CN209057198U - 降低模数转换器噪声的电路、模数转换器和成像设备 - Google Patents
降低模数转换器噪声的电路、模数转换器和成像设备 Download PDFInfo
- Publication number
- CN209057198U CN209057198U CN201821818725.1U CN201821818725U CN209057198U CN 209057198 U CN209057198 U CN 209057198U CN 201821818725 U CN201821818725 U CN 201821818725U CN 209057198 U CN209057198 U CN 209057198U
- Authority
- CN
- China
- Prior art keywords
- switch
- amplifier
- integrator
- electrically connected
- quantizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型提供了一种降低模数转换器噪声的电路、模数转换器和成像设备,涉及集成电路领域。该电路包括至少一个积分器、量化器和低通抽取滤波器,量化器与积分器电连接,低通抽取滤波器与量化器电连接,其中,至少一个积分器包括第一积分器,第一积分器包括:第一斩波开关、至少一个放大器、第二斩波开关和电容器,第一斩波开关用于对接收到的电信号进行调制;第二斩波开关用于对经过第一放大器放大后的信号进行解调制;量化器将经过至少一个积分器积分后输出的模拟信号转换为数字信号;低通抽取滤波器滤除数字信号中的高频分量并且实现降频抽取。本实用新型能够整体降低模数转换器的噪声。
Description
技术领域
本实用新型涉及集成电路领域,尤其涉及一种降低模数转换器噪声的电路、模数转换器和成像设备。
背景技术
在X光成像设备中,有效信号一般为几十到几百赫兹的窄带信号。光电探测器后续的ADC(Analog-to-Digital Converter,模数转换器) 的噪声特性对整个系统能够达到的信噪比起着决定性作用,因此,对 ADC进行降噪显得尤为必要。
发明内容
本实用新型要解决的一个技术问题是提供一种降低模数转换器噪声的电路、模数转换器和成像设备,能够降低模数转换器的噪声。
根据本实用新型一方面,提出一种降低模数转换器噪声的电路,包括:至少一个积分器,至少一个积分器包括第一积分器,第一积分器包括:第一斩波开关,用于对接收到的电信号进行调制;至少一个放大器,至少一个放大器包括第一放大器,其中,第一放大器的输入端与第一斩波开关电连接;第二斩波开关,与第一放大器的输出端电连接,用于对经过第一放大器放大后的信号进行解调制;电容器,第一端与第一斩波开关的输入端电连接,第二端与第二斩波开关的输出端电连接;量化器,与至少一个积分器电连接,用于将经过至少一个积分器积分后输出的模拟信号转换为数字信号;低通抽取滤波器,与量化器电连接,用于滤除数字信号中的高频分量。
进一步地,第一斩波开关和第二斩波开关分别包括:第一开关;第二开关;第三开关,第三开关的第一端与第二开关的第一端电连接,第三开关的第二端与第一开关的第二端电连接;第四开关,第四开关的第一端与第一开关的第一端电连接,第四开关的第二端与第二开关的第二端电连接。
进一步地,第一开关和第二开关导通时,第三开关和第四开关关断;第一开关和第二开关关断时,第三开关和第四开关导通。
进一步地,第一开关、第二开关、第三开关和第四开关的导通类型相同;第一开关和第二开关被配置为响应于第一斩波时钟信号导通或关断;第三开关和第四开关被配置为响应于第二斩波时钟信号关断或导通;其中,第一斩波时钟信号和第二斩波时钟信号相位相反。
进一步地,第一放大器的差分输入器件为P型金属氧化物半导体 PMOS器件。
进一步地,第一放大器的负载器件为N型金属氧化物半导体 NMOS器件。
进一步地,至少一个积分器为级联的多个积分器,其中,第一积分器为级联的多个积分器中的第一级积分器;量化器与级联的多个积分器中的最后一级积分器电连接。
进一步地,至少一个放大器为级联的多个放大器,第一放大器为第一级放大器。
进一步地,级联的多个放大器还包括第二级放大器;第二级放大器的输入端与第二斩波开关的输出端电连接;第二级放大器的输出端与电容器的第二端电连接。
进一步地,量化器为闪烁型量化器。
进一步地,该电路还包括数模转换电路,数模转换电路的第一端与第一积分器的输入端连接,数模转换电路的第二端与量化器的输出端连接。
根据本实用新型的另一方面,还提出一种模数转换器,包括上述的降低模数转换器噪声的电路。
根据本实用新型的另一方面,还提出一种成像设备,包括上述的模数转换器。
与现有技术相比,本实用新型通过在放大器的两端设置斩波开关,对信号进行调制和解调制,使得低频噪声信号调制到高频信,然后通过低通抽取滤波器滤除高频成分,从而降低了模数转换器的噪声。
通过以下参照附图对本实用新型的示例性实施例的详细描述,本实用新型的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本实用新型的实施例,并且连同说明书一起用于解释本实用新型的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本实用新型,其中:
图1为本实用新型降低模数转换器噪声的电路的一个实施例的结构示意图。
图2为本实用新型斩波开关的一个实施例的结构示意图。
图3为本实用新型降低模数转换器噪声的电路的另一个实施例的结构示意图。
图4为本实用新型第一级积分器的一个实施例的结构示意图。
图5为本实用新型第一级放大器的一个实施例的结构示意图。
具体实施方式
现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
为使本实用新型的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本实用新型进一步详细说明。
图1为本实用新型降低模数转换器噪声的电路的一个实施例的结构示意图。该电路包括至少一个积分器1、量化器2和低通抽取滤波器3。其中,至少一个积分器指可以为一个积分器,也可以为级联的多个积分器。图1中示出一个积分器,即第一积分器1,第一积分器1 与量化器2电连接,低通抽取滤波器3与量化器2电连接。
第一积分器1包括第一斩波开关11、至少一个放大器12、第二斩波开关13和电容器14。其中,至少一个放大器指可以为一个放大器,也可以为级联的多个放大器。图1中示出第一放大器12,第一放大器12的输入端与第一斩波开关11的输出端电连接,第一放大器12 的输出端与第二斩波开关13的输入端电连接,电容器14的第一端与第一斩波开关11的输入端电连接,第二端与第二斩波开关13的输出端电连接。
第一斩波开关11用于对接收到的电信号进行调制。第一放大器 12对调制后的信号进行放大。第二斩波开关13对经过第一放大器12 后的信号进行解调制。第一积分器1通过设置电容器14能够对信号实现积分作用,量化器2将第一积分器1积分后输出的模拟信号转换为数字信号,低通抽取滤波器3用于滤除数字信号中的高频分量并且实现降频抽取。
在该实施例中,通过在放大器的两端设置斩波开关,对信号进行调制和解调制,使得第一放大器输入级低频噪声信号调制到高频,然后通过低通抽取滤波器滤除高频成分,从而使得降低了整个模数转换器的噪声。
在本实用新型的一个实施例中,第一斩波开关11和第二斩波开关13为斩波稳定器,具体结构可以如图2所示,斩波开关包括第一开关101、第二开关102、第三开关103和第四开关104。第三开关103 的第一端与第二开关102的第一端电连接,第三开关103的第二端与第一开关101的第二端电连接;第四开关104的第一端与第一开关101 的第一端电连接,第四开关104的第二端与第二开关102的第二端电连接。其中,第一开关101和第二开关102导通时,第三开关103和第四开关104关断;第一开关101和第二开关102关断时,第三开关103和第四开关104导通。
在一个实施例中,第一开关101、第二开关102、第三开关103 和第四开关104的导通类型相同。例如,第一开关101、第二开关102、第三开关103和第四开关104都为PMOS (P-Metal-Oxide-Semiconductor,P型金属-氧化物-半导体)器件,或者都为NMOS(N-Metal-Oxide-Semiconductor,N型金属-氧化物- 半导体)器件,或者都为CMOS器件(其中,CMOS器件为PMOS 开关与NMOS开关的并联),或者都为栅极自举开关(Gate Boosted Switches)。第一开关101和第二开关102被配置为响应于第一斩波时钟信号Φ导通或关断;第三开关103和第四开关104被配置为响应于第二斩波时钟信号关断或导通;其中,第一斩波时钟信号Φ和第二斩波时钟信号相位相反。
在该实施例中,电信号通过由斩波时钟控制的第一斩波开关,相当于电信号与斩波时钟信号相乘,从而实现对电信号的调制,被调制的信号被放大后再通过由斩波时钟控制的第二斩波开关,相当于再次与斩波时钟信号相乘,该过程即对信号进行解调制的过程。电信号经过两个斩波开关,仍然会出现在后续信号的基带,但放大器自身的低频噪声、失调电压或者失调电压漂移,只经过奇数级斩波开关,会被调制到N*fch(N为不为零的整数,fch为斩波时钟的频率)附近,而不会被解调制回基频,因此,噪声可以被后续的低通抽取滤波器滤掉,实现降噪的目的,同时降低了放大器直流偏置漂移对系统的影响。
图3为本实用新型降低模数转换器噪声的电路的另一个实施例的结构示意图。其中,整个模数转换器一般设计成多通道复用的结构,以节省芯片实现面积和功耗,模数转换器的结构一般采用sigma-delta (过采样型)或者SAR(successive approximation,逐次逼近式) 的结构以节约功耗提高转换精度,其中,sigma-delta结构适用于高信噪比要求的应用,SAR结构适用于中低信噪比要求的应用。该实施例中,模数转换器为sigma-delta结构。
降低模数转换器噪声的电路包括级联的多个积分器,如第一级积分器110、第二级积分器120、第三级积分器130,该电路还包括量化器2、低通抽取滤波器3和数模转换电路4。其中,量化器2可以为闪烁型量化器,与第三级积分器130电连接。低通抽取滤波器3为低通数字滤波器,与闪烁型量化器2电连接。数模转换电路4一端与第一级积分器110的输入端连接,另一端与闪烁量化器2的输出端连接,数模转换电路4起反馈作用。
其中,第一级积分器的具体结构可以如图4所示,包括级联的多个放大器,如第一级放大器12和第二级放大器15,第一级放大器12 的输入端与第一斩波开关11的输出端电连接,第一级放大器12的输出端与第二斩波开关13的输入端电连接,第二斩波开关13的输出端与第二级放大器15的输入端连接,电容器14的第一端与第一斩波开关11的输入端电连接,第二端与第二级放大器15的输出端电连接。
其中,第一级放大器决定噪声特性,并且对整个系统的信噪比产生的影响最大,而第二级放大器噪声等效到第一级放大器前会除第一级放大器的放大倍数,因此,可以仅在第一级放大器前后设置斩波开关。其中,所有积分器使用模拟时钟Cka和斩波时钟CKch,低通数字滤波器使用模拟时钟Cka和数字时钟CKd,其他各个模块仅使用模拟时钟Ck,其中,斩波时钟CKch=Cka的2分频或M分频,M 为整数。
在该实施例中,通过设置斩波开关,能够减少模数转换器的低频闪烁噪声。
在本实用新型的一个实施例中,在电路涉及时,选择闪烁噪声比较低的器件。如图5所示,Vin和Vip为第一级放大器的输入端,Von 和Vop为第一级放大器的输出端。第一级放大器的差分输入器件M1、 M2为PMOS器件,由于PMOS载流子为空穴,NMOS载流子为电子,PMOS器件相较于NMOS器件载流子迁移率低很多,因此闪烁噪声低。
闪烁噪声的频谱特性建模为Kf/(Cox*W*L*f),其中,Kf, Cox对于某种器件和工艺是常数,W,L是MOS管的宽和长,f是频率。其中,NMOS的Kf远远大于PMOS的Kf。大面积器件可以降低器件的闪烁噪声,并且闪烁噪声随着频率增大而下降。
第一级放大器的负载器件M3、M4为NMOS器件。并且,在设计时,保证负载器件M3、M4的噪声小于差分输入器件M1、M2的噪声。另外,第一级放大器的负载器件还可以包括以Vbp1作为栅极电压的两个PMOS器件,由于以Vbp1作为栅极电压的两个PMOS器件的Kf小,面积大,相对于M1,M2可忽略。
在本实用新型的另一个实施例中,保护一种模数转换器,该模数转换器包括上述的降低模数转换器噪声的电路。
在本实用新型的另一个实施例中,保护一种成像设备,该成像设备包括上述的模数转换器,从而减少成像设备的噪声。
至此,已经详细描述了本实用新型。为了避免遮蔽本实用新型的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
可能以许多方式来实现本实用新型的方法以及装置。例如,可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本实用新型的方法以及装置。用于所述方法的步骤的上述顺序仅是为了进行说明,本实用新型的方法的步骤不限于以上具体描述的顺序,除非以其它方式特别说明。此外,在一些实施例中,还可将本实用新型实施为记录在记录介质中的程序,这些程序包括用于实现根据本实用新型的方法的机器可读指令。因而,本实用新型还覆盖存储用于执行根据本实用新型的方法的程序的记录介质。
虽然已经通过示例对本实用新型的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本实用新型的范围。本领域的技术人员应该理解,可在不脱离本实用新型的范围和精神的情况下,对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。
Claims (13)
1.一种降低模数转换器噪声的电路,其特征在于,包括:
至少一个积分器,所述至少一个积分器包括第一积分器,所述第一积分器包括:
第一斩波开关,用于对接收到的电信号进行调制;
至少一个放大器,所述至少一个放大器包括第一放大器,其中,所述第一放大器的输入端与所述第一斩波开关电连接;
第二斩波开关,与所述第一放大器的输出端电连接,用于对经过所述第一放大器放大后的信号进行解调制;
电容器,第一端与所述第一斩波开关的输入端电连接,第二端与所述第二斩波开关的输出端电连接;
量化器,与所述至少一个积分器电连接,用于将经过所述至少一个积分器积分后输出的模拟信号转换为数字信号;
低通抽取滤波器,与所述量化器电连接,用于滤除所述数字信号中的高频分量。
2.根据权利要求1所述的电路,其特征在于,所述第一斩波开关和所述第二斩波开关分别包括:
第一开关;
第二开关;
第三开关,所述第三开关的第一端与所述第二开关的第一端电连接,所述第三开关的第二端与所述第一开关的第二端电连接;
第四开关,所述第四开关的第一端与所述第一开关的第一端电连接,所述第四开关的第二端与所述第二开关的第二端电连接。
3.根据权利要求2所述的电路,其特征在于,
所述第一开关和所述第二开关导通时,所述第三开关和所述第四开关关断;
所述第一开关和所述第二开关关断时,所述第三开关和所述第四开关导通。
4.根据权利要求3所述的电路,其特征在于,所述第一开关、所述第二开关、所述第三开关和所述第四开关的导通类型相同;
所述第一开关和所述第二开关被配置为响应于第一斩波时钟信号导通或关断;
所述第三开关和所述第四开关被配置为响应于第二斩波时钟信号关断或导通;
其中,所述第一斩波时钟信号和所述第二斩波时钟信号相位相反。
5.根据权利要求1所述的电路,其特征在于,
所述第一放大器的差分输入器件为P型金属氧化物半导体PMOS器件。
6.根据权利要求5所述的电路,其特征在于,
所述第一放大器的负载器件为N型金属氧化物半导体NMOS器件。
7.根据权利要求1-6任一所述的电路,其特征在于,所述至少一个积分器为级联的多个积分器,其中,所述第一积分器为所述级联的多个积分器中的第一级积分器;
所述量化器与所述级联的多个积分器中的最后一级积分器电连接。
8.根据权利要求7所述的电路,其特征在于,所述至少一个放大器为级联的多个放大器,所述第一放大器为第一级放大器。
9.根据权利要求8所述的电路,其特征在于,所述级联的多个放大器还包括第二级放大器;
所述第二级放大器的输入端与所述第二斩波开关的输出端电连接;
所述第二级放大器的输出端与所述电容器的第二端电连接。
10.根据权利要求1-6任一所述的电路,其特征在于,所述量化器为闪烁型量化器。
11.根据权利要求1-6任一所述的电路,其特征在于,还包括:
数模转换电路,所述数模转换电路的第一端与所述第一积分器的输入端连接,所述数模转换电路的第二端与所述量化器的输出端连接。
12.一种模数转换器,其特征在于,包括权利要求1-11任一所述的降低模数转换器噪声的电路。
13.一种成像设备,其特征在于,包括权利要求12所述的模数转换器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821818725.1U CN209057198U (zh) | 2018-11-06 | 2018-11-06 | 降低模数转换器噪声的电路、模数转换器和成像设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821818725.1U CN209057198U (zh) | 2018-11-06 | 2018-11-06 | 降低模数转换器噪声的电路、模数转换器和成像设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209057198U true CN209057198U (zh) | 2019-07-02 |
Family
ID=67052702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821818725.1U Active CN209057198U (zh) | 2018-11-06 | 2018-11-06 | 降低模数转换器噪声的电路、模数转换器和成像设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209057198U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109586718A (zh) * | 2018-11-06 | 2019-04-05 | 同方威视技术股份有限公司 | 降低模数转换器噪声的电路、降噪方法和设备 |
-
2018
- 2018-11-06 CN CN201821818725.1U patent/CN209057198U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109586718A (zh) * | 2018-11-06 | 2019-04-05 | 同方威视技术股份有限公司 | 降低模数转换器噪声的电路、降噪方法和设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9391628B1 (en) | Low noise precision input stage for analog-to-digital converters | |
US8633843B2 (en) | System and method for chopping oversampled data converters | |
US9537497B2 (en) | Continuous time delta sigma modulator, analog to digital converter and associated compensation method | |
CN109586718A (zh) | 降低模数转换器噪声的电路、降噪方法和设备 | |
WO2002065644A3 (en) | Hybrid multi-stage circuit utilizing different types of sampling circuit | |
US9438267B2 (en) | Apparatus and method for digital to analog conversion with current mirror amplification | |
US9559674B2 (en) | Low-ripple latch circuit for reducing short-circuit current effect | |
CN110061707A (zh) | 一种基于Sigma-Delta调制方式的隔离放大器电路 | |
Mondal et al. | 10.2 A 139 µ W 104.8 dB-DR 24kHz-BW CT ΔΣM with Chopped AC-Coupled OTA-Stacking and FIR DACs | |
CN209057198U (zh) | 降低模数转换器噪声的电路、模数转换器和成像设备 | |
CN104950165A (zh) | 检测电路和检测方法 | |
US6639532B1 (en) | Nested chopper delta-sigma modulator | |
US20190377034A1 (en) | Apparatus and method for reducing offsets and 1/f noise | |
US11588495B2 (en) | Analog front-end circuit capable of use in a sensor system | |
US7315268B1 (en) | Integrator current matching | |
US9531341B2 (en) | Method and apparatus for converting single-ended signals into differential signals | |
US9800262B1 (en) | Precision low noise continuous time sigma delta converter | |
CN204807622U (zh) | 检测电路 | |
US7489187B2 (en) | Operational amplifier and related noise separation method thereof | |
Kumar et al. | Multi-channel analog-to-digital conversion using a delta-sigma modulator without reset and a modulated-sinc-sum filter | |
US9893741B2 (en) | Amplifier sharing technique for power reduction in analog-to-digital converter | |
US20140240041A1 (en) | Operational amplifier circuit | |
CN110798221B (zh) | 信号调制电路 | |
KR101559456B1 (ko) | 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기 | |
US9628103B2 (en) | Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |