JP2008034569A - Semiconductor integrated circuit checking probe card and its manufacturing method - Google Patents
Semiconductor integrated circuit checking probe card and its manufacturing method Download PDFInfo
- Publication number
- JP2008034569A JP2008034569A JP2006205462A JP2006205462A JP2008034569A JP 2008034569 A JP2008034569 A JP 2008034569A JP 2006205462 A JP2006205462 A JP 2006205462A JP 2006205462 A JP2006205462 A JP 2006205462A JP 2008034569 A JP2008034569 A JP 2008034569A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film sheet
- integrated circuit
- semiconductor integrated
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/44—Modifications of instruments for temperature compensation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体ウェーハ上に形成された複数の半導体集積回路素子をウェーハ状態で、一括検査、スクリーニングするための半導体集積回路検査用プローブカードとその製造方法に関し、特に半導体集積回路素子の電極に電気的接続するプローブ電極の位置を補正する技術に関するものである。 The present invention relates to a probe card for semiconductor integrated circuit inspection for batch inspection and screening of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a wafer state, and a manufacturing method thereof, and more particularly to an electrode of a semiconductor integrated circuit element. The present invention relates to a technique for correcting the position of a probe electrode to be electrically connected.
半導体集積回路素子は通常、半導体ウェーハ上に拡散プロセスを経て複数個形成され、個々の半導体デバイスへと分割されている。分割された半導体デバイスは、リードフレームに対しボンディングワイヤーにより電気的に接続され、樹脂やセラミックなどでモールディングされて製品となる。 In general, a plurality of semiconductor integrated circuit elements are formed on a semiconductor wafer through a diffusion process and divided into individual semiconductor devices. The divided semiconductor device is electrically connected to the lead frame by a bonding wire, and is molded with a resin or ceramic to become a product.
半導体集積回路素子は、製造プロセスの微細化、多機能化が進むに伴って、製品の品質確保のために、そして実装後のトラブルを事前に防ぐために、バーンイン(スクリーニング)テストが必要不可欠となっている。バーンインテストは、半導体集積回路素子に温度、電気負荷をかけるもので、従来は製品の状態で実施されてきた。しかし半導体集積回路素子を単体のデバイス(チップ)売りとする形態も増え、ウェーハ状態での品質保証が重要となってきたことから、ウェーハ状態での一括バーンインテストも実施されている。一括バーンインによれば、プロセス上の欠陥を組み立て前に見つけ出し、後工程での検査時間を短縮できることに加え、バーンインコストも低減できるので、生産性の向上、検査コストの削減を図ることができる。 As semiconductor manufacturing circuit elements become more miniaturized and multifunctional, burn-in (screening) tests are indispensable to ensure product quality and prevent problems after mounting. ing. The burn-in test applies a temperature and an electric load to a semiconductor integrated circuit element, and has conventionally been performed in a product state. However, the number of semiconductor integrated circuit elements sold as single devices (chips) has increased, and quality assurance in the wafer state has become important, so a batch burn-in test in the wafer state has also been carried out. According to batch burn-in, in addition to finding defects in the process before assembling and shortening the inspection time in the post-process, the burn-in cost can also be reduced, so that the productivity can be improved and the inspection cost can be reduced.
一括バーンインを実施するためには、半導体ウェーハ上の複数の半導体集積回路素子それぞれのバーンイン検査に必要な電極(ALパッド)に一括で電源電力を印加する必要があり、大口径300mmウェーハであればその7万個以上もの電極に一括コンタクトすることになる。そのために、ウェーハ上の多数の電極に一括コンタクトできるプローブカード、つまりウェーハ全面に分布している多数の電極に対向するように多数のプローブ電極を配した媒体が提案され使用されている(例えば、特許文献1を参照)。 In order to perform batch burn-in, it is necessary to apply power supply power to the electrodes (AL pads) necessary for burn-in inspection of each of a plurality of semiconductor integrated circuit elements on a semiconductor wafer. The 70,000 or more electrodes are collectively contacted. For this purpose, a probe card that can contact a large number of electrodes on the wafer at once, that is, a medium in which a large number of probe electrodes are arranged so as to face a large number of electrodes distributed over the entire surface of the wafer has been proposed and used (for example, (See Patent Document 1).
プローブカードは上記のようにウェーハ全面に分布している多数の電極に同時コンタクトを行うものであるため、プローブ電極には非常に高い位置精度が求められる。しかしウェーハが大口径化するとプローブ電極の位置精度の追求はより困難になる。位置精度の向上を図る方法としては、プローブ電極を形成したコンタクトシートに一時的に外側又は内側に張力を加え、その状態を別の剛性リングや補正ジグにより固定することで所望の位置精度を得ることが提案されている(例えば、特許文献2を参照)。 Since the probe card performs simultaneous contact with a large number of electrodes distributed on the entire surface of the wafer as described above, the probe electrode is required to have very high positional accuracy. However, as the diameter of the wafer increases, it becomes more difficult to pursue the positional accuracy of the probe electrode. As a method for improving the positional accuracy, a desired positional accuracy is obtained by temporarily applying a tension to the contact sheet on which the probe electrode is formed on the outside or the inside, and fixing the state with another rigid ring or a correction jig. Has been proposed (see, for example, Patent Document 2).
図13にプローブカードの代表的構造を示す。31は半導体ウェーハであり複数のパッド電極(以下、単に電極という)32を有している。プローブカード1は、コンタクトシート2と局在型異方導電性ゴム3とガラス配線基板4とにより構成されている。コンタクトシート2は、半導体ウェーハ31の複数の電極32と同時にコンタクトするためのプローブ電極としてのバンプ電極5が一方の面に形成され、その裏面に各バンプ電極5と対をなすように孤立パターン電極6が形成されていて、孤立パターン電極6が局在型異方導電性ゴム3を介してガラス配線基板4の電極と接続されるようになっている。
FIG. 13 shows a typical structure of the probe card. A
コンタクトシート2の製造方法を図14に示す。まず、図14(a)(b)に示すように、熱膨張率が小さいセラミクスリング7に、Cu層8とポリイミド層9とよりなる2層基材10を張り合わせる。この際に2層基材10は200℃程度に加熱して熱膨張させてセラミクスリング7に張り合わせる。
The manufacturing method of the
次に、図14(c)に示すように2層基材10にバンプ形成用の穴11をレーザーで形成し、図14(d)に示すように穴11の箇所にメッキ成長によりバンプ電極5を形成し、図14(e)に示すようにCu層8を所定の大きさだけ残して除去して孤立パターン電極6とする(詳細は特許文献1参照)。
Next, as shown in FIG. 14C,
図14(f)は完成したコンタクトシート2を示す。ポリイミド層9(以下、薄膜シート9という)の表裏にバンプ電極5と孤立パターン電極6(図14(e)参照)とが形成されたものである。コンタクトシート2(バンプ付きの薄膜シート9)の外周部はセラミクスリング7に固定されている。先に2層基材10をセラミクスリング7に張り合わせるときに熱膨張させたのは、Cu層8(Cuの熱膨張率は16ppm/℃)を除去したときに残る薄膜シート9に一定の張力を持たせ、バーンイン温度に上昇させたときも弛みを生じさせないためである。
しかし従来のプローブカード1の構造では、上記したように2層基材10をセラミクスリング7に張り合わせた時に、セラミクスリング7はCuの張力により内向きに大きな力を受け、この力によりセラミクスリング7は等方的に縮むと同時に楕円形に歪む。この際に生ずる歪み量は、縮み量に比べ10倍以上という大きな量になる。歪みの方向はセラミクスリング7や2層基材10を製造する際の僅かなばらつきで決まるので、その方向を予測することは極めて困難である。そのため2層基材10に形成するバンプ電極5には、穴11の精度をどんなに高めても、予測困難な楕円状歪みのばらつき以上の精度を出すことは実質上不可能である。
However, in the structure of the conventional probe card 1, when the two-
穴11自体も、2層基材10がレーザー光より受ける熱の影響により、つまり、加工順序、加工時間、加工環境の影響が及ぶことにより、局所的に微妙にずれを生ずる。このずれも非常に制御しにくく、穴11ごとに形成されるバンプ電極5の位置精度の阻害要因となる。
The
特許文献2の方法では、上述したようにコンタクトシート2に一時的に外側又は内側に張力を加えるという補正を行っているのであるが、補正に必要な十分な領域を予め確保しておく必要があるなどの問題がある。
In the method of
本発明は、上記の問題に鑑み、プローブカードのプローブ電極(バンプ電極)の位置精度を向上させることを目的とする。 In view of the above problems, an object of the present invention is to improve the positional accuracy of probe electrodes (bump electrodes) of a probe card.
上記目的を達成するために本発明は、プローブ電極が形成された薄膜シートの張力歪を積極的に且つ持続して変化させることにより、プローブ電極を所望の位置に再配置させて位置精度を向上させるものである。 In order to achieve the above object, the present invention improves the positional accuracy by relocating the probe electrode to a desired position by actively and continuously changing the tensile strain of the thin film sheet on which the probe electrode is formed. It is something to be made.
すなわち本発明の半導体集積回路検査用プローブカードは、半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードであって、前記支持体に固定された薄膜シートは局所的な張力変更部を形成することで張力歪が発生されていて、前記複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されていることを特徴とする。 In other words, the probe card for testing a semiconductor integrated circuit according to the present invention has a plurality of probe electrodes for forming a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in an electrically conductive manner on one main surface, and a support on the outer periphery. A probe card for inspecting a semiconductor integrated circuit having a thin film sheet fixed to the thin film sheet, wherein the thin film sheet fixed to the support has a tensile strain generated by forming a local tension changing portion, The probe electrode is disposed at a predetermined position electrically connected to the electrode of each semiconductor integrated circuit element of the semiconductor wafer.
また本発明の半導体集積回路検査用プローブカードは、半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、張力を有する状態で外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードであって、前記薄膜シートが固定された支持体はリング状であって、この支持体の面方向の少なくとも一方向に歪を与えられて剛性を有する配線基板に固定されていて、前記薄膜シートの複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されていることを特徴とする。 In the probe card for testing a semiconductor integrated circuit according to the present invention, a plurality of probe electrodes for electrically conducting a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer are formed on one main surface, and in a state having tension. A probe card for inspecting a semiconductor integrated circuit having a thin film sheet fixed to a support at the outer periphery, wherein the support to which the thin film sheet is fixed is ring-shaped, and is at least one direction of the surface direction of the support A plurality of probe electrodes of the thin film sheet are arranged at predetermined positions electrically connected to the electrodes of the semiconductor integrated circuit elements of the semiconductor wafer. It is characterized by being.
上記の第1の構成の半導体集積回路検査用プローブカードを製造する際には、前記支持体と同一もしくは異なる枠状の支持体に固定されたプローブ電極付きの薄膜シートに張力歪を発生させる局所的な張力変更部を少なくとも一箇所形成することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正することができる。 When manufacturing the semiconductor integrated circuit test probe card having the above first configuration, a local strain that generates a tensile strain in a thin film sheet with a probe electrode fixed to a frame-shaped support that is the same as or different from the support. By forming at least one typical tension changing portion, the positions of the plurality of probe electrodes of the thin film sheet can be corrected to predetermined positions that are electrically connected to the electrodes of the semiconductor integrated circuit elements of the semiconductor wafer. it can.
また第2の構成の半導体集積回路検査用プローブカードを製造する際には、プローブ電極付きの薄膜シートが固定された枠状の前記支持体を、前記薄膜シートに張力歪を発生させる歪を与えて剛性を有する配線基板に固定することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正することができる。 Further, when manufacturing the semiconductor integrated circuit test probe card of the second configuration, the frame-like support body to which the thin film sheet with the probe electrode is fixed is applied with a strain that generates a tensile strain on the thin film sheet. The position of the plurality of probe electrodes of the thin film sheet can be corrected to a predetermined position that is electrically connected to the electrode of each semiconductor integrated circuit element of the semiconductor wafer.
プローブ電極付きの薄膜シートは、導体層と絶縁弾性材層とを表裏に有する多層基材をその外周部において枠状の支持体に張力を持たせた状態で固定する工程と、前記多層基材の所定の複数箇所に前記絶縁弾性材層側から前記導体層に達する穴を形成する工程と、各穴の箇所に前記導体層に導通するように導体材料を配置して複数のプローブ電極を形成する工程と、各穴の箇所の前記導体層を残すように前記導体層をエッチングすることにより前記複数のプローブ電極のそれぞれに電気接続する複数の第2の電極を形成する工程とを少なくとも行って製造することができる。 A thin film sheet with a probe electrode comprises a step of fixing a multilayer base material having a conductor layer and an insulating elastic material layer on the front and back in a state where tension is applied to a frame-like support at the outer periphery thereof, and the multilayer base material Forming a hole reaching the conductor layer from the insulating elastic material layer side at a predetermined plurality of locations, and forming a plurality of probe electrodes by arranging a conductor material so as to conduct to the conductor layer at each hole location And at least a step of forming a plurality of second electrodes electrically connected to each of the plurality of probe electrodes by etching the conductor layer so as to leave the conductor layer at the positions of the holes. Can be manufactured.
薄膜シートを張力を持って枠状の支持体に固定するにあたっては、薄膜シートの温度を上げるのがよい。薄膜シートの熱膨張は殆ど導体層に支配され、且つ、枠状の支持体はセラミクス等で作成されるためその熱膨張率はたいていの場合は薄膜シートの各材料よりも小さいので、昇温による導体層の伸びを利用して薄膜シート全体を伸展させた状態で枠状の支持体に固定し、温度を元に戻せば、薄膜シートは張力を持った状態となる。 In fixing the thin film sheet to the frame-like support with tension, the temperature of the thin film sheet is preferably raised. The thermal expansion of the thin film sheet is almost dominated by the conductor layer, and the frame-like support is made of ceramics and the like, so its coefficient of thermal expansion is usually smaller than each material of the thin film sheet. If the entire thin film sheet is stretched using the elongation of the conductor layer and fixed to a frame-like support, and the temperature is restored, the thin film sheet will be in tension.
このようにして固定された薄膜シートに、上記のように導体層をエッチング除去することで第2の電極を形成すると、薄膜シートを張力を持って張り合わせることで枠状の支持体を僅かに歪ませることとなっていた力は導体層の除去に伴って解放され、この張力開放により枠状の支持体が元の状態に戻ることでプローブ電極の再配置が起こることは既述した通りである。その際に、枠状の支持体の戻りは通常は等方的には起こらず、リング状の支持体であれば楕円形となり、それに張り合わされていた薄膜シートの張力が変化し、それに伴って再配置されるプローブ電極が期待位置からずれることも既述した通りである。 When the second electrode is formed on the thin film sheet thus fixed by etching and removing the conductor layer as described above, the frame-like support is slightly attached by attaching the thin film sheet with tension. The force that was to be distorted is released along with the removal of the conductor layer, and the release of the tension causes the frame-shaped support to return to its original state, causing the probe electrode to be rearranged as described above. is there. At that time, the return of the frame-shaped support usually does not occur isotropically, and if it is a ring-shaped support, it becomes an ellipse, and the tension of the thin film sheet attached thereto changes, and accordingly As described above, the probe electrode to be rearranged deviates from the expected position.
このような原因で、あるいは他の原因であっても、プローブ電極が期待位置からずれている場合に、これを補正する方向に、上記したように張力変更部を形成するか、あるいは枠状の支持体に積極的に歪みを与えて薄膜シートを引っ張りながら配線基板に固定するという組み立て方式を採用することにより、プローブ電極を期待位置に再配置することが可能となる。 If the probe electrode is deviated from the expected position for such a cause or other cause, a tension changing portion is formed as described above in the direction of correcting the probe electrode, or a frame-like By adopting an assembly method in which the support is positively distorted and fixed to the wiring substrate while pulling the thin film sheet, the probe electrode can be rearranged at the expected position.
薄膜シートの張力変更部は複数のプローブ電極の形成領域よりも外周側、支持体への固定部までの位置に発生されているのが好ましい。バンプの再配置が連続的に緩やかに起こるのを可能とするためである。 It is preferable that the tension changing portion of the thin film sheet is generated on the outer peripheral side of the plurality of probe electrode formation regions and at a position up to the fixing portion to the support. This is because the rearrangement of the bumps can continuously and gradually occur.
張力変更部としては、加熱収縮部あるいは弾性率低下部を形成することができる。
加熱収縮部を形成するためには、予めその材料に加熱収縮特性を有するもの、たとえばポリイミド樹脂などの高分子材料を選定しておく。そして局所的にガラス転移温度まで昇温させて他の部分より大きな加熱収縮を起こさせる。このことにより、張力を増大させて、他の部分を引っ張り、プローブ電極を再配置させることが可能となる。
As the tension changing portion, a heat shrinkage portion or an elastic modulus lowering portion can be formed.
In order to form the heat-shrinkable portion, a material having a heat-shrink characteristic, for example, a polymer material such as polyimide resin is selected in advance. Then, the temperature is locally raised to the glass transition temperature to cause larger heat shrinkage than other portions. This makes it possible to increase the tension, pull the other part, and reposition the probe electrode.
加熱収縮部を形成するために薄膜シートを加熱する際には、プローブ電極の位置を計測しながら加熱量(熱量・時間)と加熱位置(場所・範囲)とを制御するのが望ましい。加熱収縮の効果を確認しながら、希望の状態に補正できるまで、加熱することになる。熱源として、温風、電気ヒータ、レーザー、またはハロゲンランプを使用することができる。ハロゲンランプを使用するときには光ファイバーによって集光するのが好ましい。必要とする部分のみを局所的に加熱できるからである。 When the thin film sheet is heated to form the heat shrinkage part, it is desirable to control the heating amount (heat amount / time) and the heating position (location / range) while measuring the position of the probe electrode. While confirming the effect of heat shrinkage, heating is performed until the desired state can be corrected. Hot air, an electric heater, a laser, or a halogen lamp can be used as a heat source. When using a halogen lamp, the light is preferably condensed by an optical fiber. This is because only the necessary part can be locally heated.
弾性率低下部を形成するために、薄膜シートに物理的手段により複数の孔を形成してもよい。物理的手段としては、レーザー、針、パンチなどがある。レーザーを使用する際には、薄膜シートの下地に耐熱材を設ける。透過側にある他の部材等のダメージを防ぐためである。弾性率低下部を形成するために、薄膜シートを機械的研磨または化学的エッチングにより薄膜化してもよい。 In order to form the elastic modulus lowering portion, a plurality of holes may be formed in the thin film sheet by physical means. Physical means include lasers, needles and punches. When using a laser, a heat-resistant material is provided on the base of the thin film sheet. This is to prevent damage to other members on the transmission side. In order to form the elastic modulus lowering portion, the thin film sheet may be thinned by mechanical polishing or chemical etching.
枠状の支持体の歪は、薄膜シートの面方向に発生させるものとし、支持体自体が破損しない量を限界とする。たとえば直径300mmのセラミックスリングを支持体とする場合は、歪量を100μm未満とするのが適切である。かかる枠状の支持体の歪は、所望の箇所をテープで結合することによって与えることができる。このテープはリング状剛性体の配線基板への固定後には取り外してもよい。 The distortion of the frame-shaped support is generated in the surface direction of the thin film sheet, and the limit is the amount that the support itself is not damaged. For example, when a ceramic ring having a diameter of 300 mm is used as the support, it is appropriate that the amount of strain is less than 100 μm. The distortion of such a frame-like support can be given by joining desired portions with tape. This tape may be removed after the ring-shaped rigid body is fixed to the wiring board.
前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正するための位置補正装置であって、前記半導体ウェーハおよび前記支持体と同一または異なる枠状の支持体に固定された前記薄膜シートを保持するためのステージと、前記ステージに保持された半導体ウェーハおよび薄膜シートの任意の位置を認識する認識手段と、前記薄膜シートに熱を加えるための熱源ユニットおよび熱量コントローラと、前記薄膜シートを前記熱源ユニットによる加熱位置に配置するために前記ステージと熱源ユニットの少なくとも一方を移動させる移動手段およびX,Y、Z位置コントローラと、前記認識手段で認識された薄膜シートのプローブ電極の位置と対応する半導体集積回路素子の電極の位置とのずれ量に基づいて、前記薄膜シートに張力歪を発生させる局所的な加熱収縮部を形成するように、前記X,Y,Z位置コントローラおよび熱量コントローラに加熱位置および加熱時間を指令する統合制御装置とを備えた位置補正装置も本発明を構成する。 A position correction apparatus for correcting positions of a plurality of probe electrodes of the thin film sheet to predetermined positions electrically connected to electrodes of each semiconductor integrated circuit element of the semiconductor wafer, the semiconductor wafer and the support body A stage for holding the thin film sheet fixed to the same or different frame-shaped support, a recognition means for recognizing an arbitrary position of the semiconductor wafer and the thin film sheet held on the stage, and the thin film sheet A heat source unit and a heat quantity controller for applying heat; a moving means for moving at least one of the stage and the heat source unit to arrange the thin film sheet at a heating position by the heat source unit; and an X, Y, Z position controller; The semiconductor integrated circuit corresponding to the position of the probe electrode of the thin film sheet recognized by the recognition means. Based on the amount of deviation from the position of the electrode of the element, the heating position and heating are set in the X, Y, Z position controller and the heat quantity controller so as to form a local heating contraction part that generates a tensile strain in the thin film sheet. A position correction apparatus including an integrated control apparatus that commands time also constitutes the present invention.
本発明のプローブカードは、プローブ電極が形成された薄膜シートの張力歪を積極的に且つ持続して変化させることでプローブ電極の位置を補正するので、位置精度を向上することができ、半導体ウェーハに対する接続不良、それに起因する再検査の無駄をなくすことが可能になり、リードタイムの短縮、低コスト化が図れ、安定したウェーハバーンイン測定を実現できる。 Since the probe card of the present invention corrects the position of the probe electrode by positively and continuously changing the tensile strain of the thin film sheet on which the probe electrode is formed, the position accuracy can be improved and the semiconductor wafer can be improved. It is possible to eliminate a connection failure with respect to and a waste of re-inspection caused thereby, lead time can be shortened and cost can be reduced, and stable wafer burn-in measurement can be realized.
以下、本発明の実施の形態を図面を用いて説明する。本発明に係るプローブカードは、先に図13および図14を用いて説明した従来のプローブカードと基本的に同様の構成、製造方法を有しているので、図13および図14を援用して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Since the probe card according to the present invention has basically the same configuration and manufacturing method as the conventional probe card described with reference to FIGS. 13 and 14, FIG. 13 and FIG. 14 are cited. explain.
図13において、31は半導体ウェーハであり複数のパッド電極(以下、単に電極という)32を有している。プローブカード1は、コンタクトシート2と局在型異方導電性ゴム3とガラス配線基板4とにより構成されている。ガラス配線基板4は、検査用の電源や信号を供給するための電極を一主面に有し、剛性を備えている。
In FIG. 13,
コンタクトシート2は、半導体ウェーハ31の複数の電極32と同時に一括でコンタクトするためのプローブ電極としての複数のバンプ電極5が一方の面に形成され、その背面側に各バンプ電極5と対をなすように孤立パターン電極6が形成されていて、前記ガラス配線基板4と一体化されるセラミクスリング7(SiNやSiCなどの熱膨張率が3−4ppm/℃程度以下の物が好ましい)などのリング状支持体に対して固定されている。孤立パターン電極6は各々、バンプ電極5に直接に電気的に接続しており、局在型異方導電性ゴム3を介してガラス配線基板1の電極に接続されるようになっている。ただし局在型異方導電性ゴム3を介さずにガラス配線基板1の電極に直接に接続されてもよい。
In the
コンタクトシート2を製造する際には、図14(a)(b)に示すように、Cu層8などの金属導体層とポリイミド層9などの絶縁弾性材層とを表裏に有する2層基材10(接着材層等が介在する3層以上の基材でもよい)の外周部を、前記半導体ウェーハ31よりも大きな内周を有するセラミクスリング7に張り合わせる。この際に2層基材10は200℃程度に加熱して熱膨張させる。
When the
次に、図14(c)に示すように2層基材10の所定の複数箇所にポリイミド層9側からCu層8に達する穴11をレーザーで形成し、図14(d)に示すように各穴11の箇所にメッキ成長によりバンプ電極5を形成し、図14(e)に示すようにCu層8を孤立パターン電極6とする領域に残してエッチング除去する。
Next, as shown in FIG. 14 (c), holes 11 reaching the Cu layer 8 from the
図14(f)は完成したコンタクトシート2を示す。ポリイミド層9(以下、薄膜シート9という)の表裏にバンプ電極5と孤立パターン電極6(図14(e)参照)とが形成されたものである。コンタクトシート2(バンプ付きの薄膜シート9)の外周部はセラミクスリング7に固定されている。先に2層基材10をセラミクスリング7に張り合わせるときに熱膨張させたことにより、バンプ付きの薄膜シート9は張力を持った状態で固定されている。
FIG. 14 (f) shows the completed
本発明のプローブカード1が従来のものと相違する点について、図1に示すコンタクトシート2を主に参照しながら説明する。このコンタクトシート2は、薄膜シート9の一部に、ここではバンプ形成領域9Aよりも外周側の領域9B(以下、外周領域9Bという)に、他の部分とは張力が相違する部分12(以下、張力変更部12という)が形成され、張力歪が発生した状態でセラミクスリング7に固定され、このことにより、上述した複数のバンプ電極5の位置が半導体ウェーハ31の各半導体集積回路素子の電極32に電気的に接続する所定の位置に補正されている。
The difference between the probe card 1 of the present invention and the conventional one will be described with reference mainly to the
なお本明細書において、張力は、物体内の任意の断面に垂直に当該断面を互いに引っ張るように働く応力を言い、張力歪は、物体に外力(不均一な張力に基づく)が加わった時に現れる形状または体積の変化を言う。上記のコンタクトシート2では、セラミクスリング7に貼り付けた薄膜シート9(張力が均一に保たれた状態)を、何らかの手段により加工することで張力の均衡を部分的に崩して(張力変更部12を形成して)、張力歪(形状変化)を起こし、そのときに薄膜シート9が再び張力が均一な状態になろうとすることを利用して、バンプ電極5を所望の位置に移動させている。
In this specification, the tension refers to a stress that works to pull the cross sections perpendicular to each other in the object, and the tension strain appears when an external force (based on non-uniform tension) is applied to the object. A change in shape or volume. In the
図2を参照して説明する。上記の張力変更部12の張力を他の部分よりも大きくしたときの薄膜シート9の各位置の張力を直線A−A'方向に示したのが図2(a)であり、この局所的な張力歪みの変化により起こるバンプ電極5の移動の方向(つまり薄膜シート9の各位置の変位の方向)と量を示したのが図2(b)である。このように薄膜シート9の張力を局所的に増大させることにより、薄膜シート9上のバンプ電極5は、薄膜シート9全体の張力が均一になる方向に再配置される。この場合、外周領域9Bにある張力変更部12で張力を増大させているので、A−A'ライン上(およびその近傍)のバンプ電極5が、薄膜シート9の外周側へ移動する再配置がなされる。
This will be described with reference to FIG. FIG. 2A shows the tension at each position of the
これとは逆に薄膜シート9の張力を局所的に減少させてもバンプ電極5の再配置は起こる。上記した張力変更部12の張力を減少させると、A−A'ライン上(およびその近傍)のバンプ電極5が薄膜シート9の中央側へ移動する再配置がなされる。
On the contrary, even if the tension of the
なお外周領域9Bで張力を変化させることは、比較的均一な再配置を起こす特徴がある。従って急峻な位置ずれではなく、全体的になだらかな位置ずれを補正する際に有効である。バンプ形成領域9A内で局所的に張力を変化させることによっては、複雑な再配置を実現できる。特に張力を変化させる領域を狭く急峻にすることで、その効果は増大する。
Note that changing the tension in the outer
局所的な張力の変化を起こすにあたっては、薄膜シート9は上述したようにポリイミドなどの高分子材料を主体とした基材を用いて形成されており、高分子材料は一般にそのガラス転移温度前後の温度まで昇温させると熱収縮するので、この特性を利用して熱によって所望の部分に張力歪を発生させることができる。
In causing a local change in tension, the
図3は熱収縮特性図である。高分子材料よりなるシートでは、加える熱量(加熱温度と時間とにより決まる)がある程度の範囲内にある間はその増大にしたがって収縮率が増大し、その範囲を超えると収縮量は飽和する。単位時間当たりの熱量が一定であると、時間を横軸にとっても同様の特性図となる。このような熱収縮特性を利用して、収縮率が熱量に依存(望ましくは比例)する範囲内の熱量を選定することにより、またその熱量に対応する収縮率を予め把握することにより、補正量(移動量)を予想し選定することが可能である。ポリイミドであれば、350℃、10分程度の加熱で0.45%程度の熱収縮を生じる。 FIG. 3 is a heat shrinkage characteristic diagram. In a sheet made of a polymer material, while the amount of heat applied (determined by the heating temperature and time) is within a certain range, the shrinkage rate increases with the increase, and when the amount exceeds that range, the shrinkage amount is saturated. When the amount of heat per unit time is constant, the same characteristic diagram is obtained even with time on the horizontal axis. By using such heat shrinkage characteristics, the amount of correction can be determined by selecting the amount of heat within a range where the shrinkage rate depends on the amount of heat (preferably proportional), and by grasping in advance the shrinkage rate corresponding to the amount of heat. (Movement amount) can be predicted and selected. In the case of polyimide, heat shrinkage of about 0.45% occurs at 350 ° C. for about 10 minutes.
なお先の図1は、温風をステンレス製のノズルで絞って必要な範囲に集中させることで張力変更部12に熱収縮を引き起こした状態を示している。温風はノズルで絞ったとはいえ比較的広い範囲に吹き付けられ、張力歪は張力変更部12に濃淡で示したように連続的に変化する結果となっている。熱収縮させようとする箇所の近傍のバンプの位置をカメラなどを通してモニター(計測)しながら、加熱の温度や場所、時間などを調節する加熱制御を行えば、目的の補正をより正確に行うことができる。局所的な張力の変化は、熱の他、薬品や機械的加工によっても起こすことができる。
FIG. 1 shows a state in which the hot air is contracted by a stainless steel nozzle and concentrated in a necessary range to cause thermal contraction in the
以下、局所的な張力歪みを発生させる方法をより具体的に説明する。
図4は半導体ウェーハに対する位置決めのためにコンタクトシート2に一般に設けられている位置決め用のバンプ電極5を指標として位置補正する方法を示す概念図である。位置決め用のバンプ電極5は薄膜シート9上の8箇所に形成されており、薄膜シート9は全体に一定以上の張力を持ってセラミックスリング7に貼り付けられている。位置決め用のバンプ電極5が図示したように所定位置からずれた破線の位置にある場合、外周領域9Bであって当該バンプ電極5の近傍を熱源13からの温風により加熱することで、薄膜シート9に熱収縮を起こし(張力変更部12)、当該バンプ電極5を所定位置へと加熱箇所に近づく方向に移動させることが可能である。
Hereinafter, a method for generating local tension strain will be described more specifically.
FIG. 4 is a conceptual diagram showing a method of correcting the position using a
このことについて詳述する。図5において、薄膜シート9上のバンプ電極5を位置5aから位置5bまで移動量Y′だけ位置補正したい場合、元の位置5aと移動先の位置5bとを結ぶ直線上にある加熱領域12aを熱源13aにより加熱する。その際に、熱源13aを、バンプ電極5の移動量を認識しつつ加熱制御することにより、移動量Y′の座標にある位置5bへと精度よく位置補正できる。バンプ電極5を位置5aから位置5cまで移動量X″、Y″だけ位置補正したい場合には、元の位置5aと移動先の位置5cとを結ぶ直線上の加熱領域12bを熱源13bにより加熱する。このときも、熱源13bを、バンプ電極5の移動量を認識しつつ加熱制御することにより、移動量X″、Y″の座標にある位置5cへと精度よく位置補正できる。
This will be described in detail. In FIG. 5, when it is desired to correct the position of the
以上、熱源として温風を用いた例について説明したが、ヒータを用いることも有効である。先端を5mmφ程度に平坦にした半田ごて様のヒータを用いると、温風に比較して面方向の温度分布が急峻になり、急峻な張力歪、言い換えるとステップ的な張力歪を与えることが可能となる。熱源としてレーザー光を用いてもよく、それにより更に微小な領域に局所的な熱収縮を起こさせることが可能となる。レーザー光を効率よく熱に変換するために、レーザーの吸収率の高い材料を予め塗布しておくと更に良い結果が得られる。ハロゲンランプなどの光源を熱源として用いることも有効である。特定の箇所に効率的に熱収縮を起こさせるためには、光ファイバーなどで絞り込むとよい。熱収縮を起こしたい部分のみに光の吸収率の良い材料を塗布しておいて、全面にある程度強い光を与える方法も簡便である。いずれの熱源を用いる場合も、薄膜シート9の背面側に、耐熱性に優れ、断熱効果の高い材料を配することが、効率的に熱収縮を起こさせる上で、また背面側を保護する上で、好ましい。
The example using warm air as a heat source has been described above, but it is also effective to use a heater. When using a soldering iron-like heater with a flat tip of about 5 mmφ, the temperature distribution in the surface direction is steeper compared to warm air, giving a steep tension strain, in other words, a stepwise strain. It becomes possible. Laser light may be used as a heat source, which makes it possible to cause local thermal contraction in a further minute area. In order to efficiently convert laser light into heat, a better result can be obtained by applying a material having a high laser absorption rate in advance. It is also effective to use a light source such as a halogen lamp as a heat source. In order to efficiently cause heat shrinkage at a specific location, it is preferable to narrow down with an optical fiber or the like. A method of applying a material having a high light absorption rate only to a portion where heat shrinkage is desired and applying a strong light to the entire surface is also simple. Whichever heat source is used, it is possible to arrange a material having excellent heat resistance and a high heat insulating effect on the back side of the
図6に、位置補正装置の構成を示す。
コンタクトシート2は、複数のバンプ電極5とそれと対をなす孤立パターン電極(図示せず)とが透明な薄膜シート9に形成されたものであり、薄膜シート9の外周部においてセラミクスリング7に固定されている。14はコンタクトシート2と半導体ウェーハ31との間に配置されるリング状の焼付き防止プレートである。15はアルミニウム製のウェーハトレーであり、半導体ウェーハ31、焼付き防止プレート14、コンタクトシート2を一体に保持する。
FIG. 6 shows the configuration of the position correction apparatus.
In the
16はウェーハトレー15をX方向およびY方向に移動させるX−Yテーブル、17はウェーハトレー15に保持された半導体ウェーハ31とコンタクトシート2の任意位置を上方から認識するための認識カメラ、18は薄膜シート9に熱を加えるための熱源ユニットであって上下機構(Z方向)を備えたもの、19は熱源ユニット18により加える熱量を制御する熱量コントローラ、20は薄膜シート9を熱源ユニット18による加熱位置に配置すべく、X−Yテーブル16、熱源ユニット18を移動させるX,Y、Z位置コントローラ、21は認識カメラのための画像処理および統合制御を行う統合PCである。
16 is an XY table for moving the
半導体ウェーハ31、焼付き防止プレート14、コンタクトシート2を一体に保持したウェーハトレー15をX−Yテーブル16上に設置すると、統合PC21からの指令により、X,Y、Z位置コントローラ20、X−Yテーブル16によって、熱源ユニット18による加熱エリアに自動移動される。
When the
そして、認識カメラ17により、コンタクトシート2上のたとえば位置決め用のバンプ電極5とそれに対応する半導体ウェーハ31の電極とが上方から一度にモニターされ、画像処理を経て、前記半導体ウェーハ31の電極の位置を基準として位置決め用のバンプ電極5の位置のズレ量が求められる。
Then, for example, the
そして、そのズレをなくすようにX,Y、Z位置コントローラ20および熱量コントローラ19に対して、加熱位置(場所、範囲)および加熱量(加熱温度、加熱時間)のフィードバック制御が行われ、薄膜シート9に上述した局所的な加熱収縮部が形成され、張力歪みが発生されることで、位置決め用のバンプ電極5およびその近傍のバンプ電極5が適正な位置に再配置される。半導体ウェーハ31の焼付きは焼付き防止プレート14によって防止される。
Then, feedback control of the heating position (location, range) and heating amount (heating temperature, heating time) is performed on the X, Y,
なお、認識カメラ17によるモニターの開始時にはまず、薄膜シート9の全面の位置決め用のバンプ電極5の位置が観察される。そして、位置補正を要するバンプ電極5が複数あって、そのそれぞれが近い場合は、各バンプ電極5の相対位置を考慮して、最適と思われる位置で張力歪が起こされる。たとえば、最も補正量が大きいバンプ電極(以下、第1補正バンプ電極という)の補正を最初に実施した場合に他のバンプ電極(以下、第2補正バンプ電極という)が移動する移動方向を予想し、そのうえで、第1補正バンプ電極の補正を、第2補正バンプ電極の移動量を考慮しつつ、また続いて第2補正バンプ電極を補正する場合に1補正バンプ電極自体が移動する方向および移動量を考慮しつつ実施し、その後に第2補正バンプ電極の補正を、各位置のバンプが最適な位置に来るように実施することになる。
At the start of monitoring by the
当然ながら、上記したように単一の認識カメラ17でコンタクトシート2と半導体ウェーハ31の双方を一度に観察するのでなく、単一あるいは複数の認識カメラで別個に観察して画像上で重ね合わせてもよい。
Of course, as described above, both the
また、図示したように、セラミクスリング7に固定したコンタクトシート2は単独で、つまり配線基板4と一体化しない状態で加工する方がよい。配線基板4の上方で加工する必要がある場合は、配線基板4にレーザー光等によるダメージを与えないように遮光・断熱シートを配置する。
Further, as illustrated, the
次に、上記したように薄膜シート9の一部の張力を増大させるのでなく、逆に一部の張力を緩和することで、薄膜シート9に張力歪みを発生させ、バンプ電極5の再配置を行う方法について説明する。
Next, as described above, the tension of a part of the
図7に示すコンタクトシート2において、外周部をセラミクスリング7に固定された薄膜シート9上のバンプ電極5は、本来の設計位置より右側に作成されているものとする。薄膜シート9は当初、全体に張力を持って貼り付けられている。
In the
このようなときに、図示したように、薄膜シート9に穴23をあけることで張力を緩和する。すなわち、針24で、位置補正対象のバンプ電極5に関して、移動させたい方向とは逆側に穴23を開ける。穴23が開いたことにより、その部分の張力が低下し、伸びるため(見かけの弾性率低下)、バンプ電極5は穴23とは逆方向に移動する。
In such a case, as shown in the drawing, the tension is relaxed by making a
穴23の数や大きさは、必要とする補正量に応じて任意に調整すればよく、少しずつ何回かに分けて穴23を形成すればバンプ電極5を徐々に移動させることができる。加工が単純かつ容易であり、張力歪量も制御でき、薄膜シート9の外周領域を加工することで中心方向への補正を容易にできる手法である。
The number and size of the
穴23の形状は必ずしも円形でなくともよいが、張力を持った薄膜シート9に形成するのであるから、滑らかな形状の方が、角を基点とした破れが起こりにくく、より張力の大きい薄膜シートへの適用が可能となる。真円、それに近い形状が好ましいといえる。
The shape of the
針24は針先が0.3mm〜3mm程度のものが望ましく、デイスペンサー用の針や注射針などを先端を円錐状に尖らせて用いる。それにより真円、それに近い形状の穴23が形成されることとなる。簡便には、ドリルなどの回転器具の回転部に針24を固定して回転させながら先端を鑢などで削る。針先の表面を化学的エッチングによって滑らかにすると尚良い。
The
針24に代えて、エキシマや炭酸ガスのレーザー光(図示省略)を用いてもよい。レーザー光によれば、薄膜シート9が溶融して穴23が形成されるので、穴23の形状は滑らかになり、穴23を開始点とした薄膜シート9の破れは針24を用いる場合よりも発生しにくい。
Instead of the
薄膜シート9の張力を緩和するための他の方法としては、薄膜シート9の一部を機械的に研磨して薄くする方法がある。図8に示すコンタクトシート2においては、先に図7について説明したのと同様に、外周部をセラミクスリング7に固定された薄膜シート9上のバンプ電極5は、本来の設計位置より右側に作成されている。
As another method for relaxing the tension of the
この場合も、位置補正対象のバンプ電極5に関して、移動させたい方向とは逆側を加工する。張力を緩和させたい部分28を、回転軸25の先端に鑢26を付けた機械研磨やすり27で研磨して薄膜化する。薄膜化した部分28の張力が低下し、伸びることになるため、バンプ電極5はその部分28とは逆の方向に移動する。
In this case as well, the side opposite to the direction of movement is processed with respect to the
薄膜シート9の張力を緩和するための更に他の方法としては、薄膜シート9の一部を化学的にエッチングして薄くする方法がある。図9に示すコンタクトシート2においては、先に図7について説明したのと同様に、外周部をセラミクスリング7に固定された薄膜シート9上のバンプ電極5は、本来の設計位置より右側に作成されている。
As still another method for relaxing the tension of the
この場合も、位置補正対象のバンプ電極5に関して、移動させたい方向とは逆側を加工する。張力を緩和させたい部分28を、エッチング液29を滴下または塗布などの方法により供給することで薄膜化し、適当な時点で大量の水などで洗い流す。薄膜化した部分28の張力が低下し、伸びることになるため、バンプ電極5はその部分28と逆の方向に移動する。エッチングの速度は、エッチング液29の量や希釈度合いにより、また温度などによっても調整が可能である。
In this case as well, the side opposite to the direction of movement is processed with respect to the
なおこれまで、セラミクスリング7に固定された薄膜シート9上のバンプ電極5の位置を補正し、このセラミクスリング7を配線基板に固定するものとして説明してきたが、セラミクスリング7を配線基板に固定するのでなく、バンプ電極5の位置を補正するための治具としてセラミクスリング7と同様の枠状の支持体を用いてもよい。この場合は、図10に示すように、治具(図示せず)に固定された位置補正済みの薄膜シート9のみを配線基板4の貼り付け位置(仮想線で示したリング状領域)に貼り付け、治具を取り除く。
Heretofore, it has been described that the position of the
図11(a)に示すように、コンタクトシート2を固定したセラミクスリング7に歪みを与えてプローブカード1を組み立ててもよい。このようにすることによっても薄膜シート9上のバンプ電極5の位置を補正することができる。図中の一点鎖線はセラミクスリング7が本来の楕円形状で組み立てられた場合の位置を示す。実線で示すように、セラミクスリング7はB−B’ラインに沿う方向に内向きに力が加えられることで、B−B’方向に縮み、それと直交する方向に伸びる、という歪みが生じた状態にある。
As shown in FIG. 11A, the probe card 1 may be assembled by applying distortion to the
例えば8インチウェーハをバーンインする場合に、外形240mm、内径222mm、厚み2mmのSiCのセラミクスリング7にコンタクトシート2を固定したものを用いるとすると、セラミクスリング7に内向きに加える力を数kgから数十kg程度にすれば、最外周における歪みの程度は数umから100um程度となる。セラミクスは一定以上の外圧を与えると割れを起こすので、100um未満の歪みが適当である。
For example, when an 8 inch wafer is burned in, if the
歪みの程度をできるだけ高く保つためには、セラミクスの表面をきめ細かな粒子で研磨して傷等を取り除いておくことが好ましく、更には鋭利な傷は化学エッチなどで取り除いておくことが好ましい。 In order to keep the degree of distortion as high as possible, it is preferable to remove the scratches by polishing the surface of the ceramic with fine particles, and it is preferable to remove sharp scratches by chemical etching or the like.
なお、セラミクスリング7に単に歪みを与えた状態でプローブカード1を組み立てると、セラミクスリング7は歪を緩和する方向に変形し、つまり元の状態に戻ってしまう。これを防ぐために、セラミクスリング7を配線基板4に対して接着剤等により固定するか、配線基板4上に押さえジグなどで固定することが必要となる。図11(a)は接着固定した状態を示している。
Note that if the probe card 1 is assembled with the
図11(b)は、コンタクトシート2を固定したセラミクスリング7に歪みを与え、その形状をテープ30で固定した後に、セラミクスリング7を配線基板4に固定した状態を示している。セラミクスリング7の最も伸びた方向の両端の箇所(この場合はB−B’との交点)に、カプトンテープなどの張力の大きい接着性のテープ30を前記両端の箇所を互いに引き寄せるように引っ張って貼付するのが有効である。配線基板4への固定完了後にはテープ30は取り外してもよい。
FIG. 11B shows a state in which the
以上のようにしてセラミクスリング7に歪みを与えることで位置補正する場合の効果を調べた。具体的には、300mmウェーハに対応するプローブカード1のコンタクトシート2(セラミクスリング7+バンプ付きの薄膜シート9)について、図中に示したような最外周にある8箇所のバンプ電極5、すなわち、ウェーハセンターに対応する設計上の中心を基準として上下左右および斜めに位置する45度間隔にある8箇所のバンプ電極5を選び、補正の前後のバンプ位置を測定した。
As described above, the effect of correcting the position by applying distortion to the
図12は測定結果を示す。縦軸には、プローブカード1の設計中心からの距離(実測値)と対応する設計上の距離(設計値)との差を取った。外側へのバンプ電極5の移動をプラスとし、内側への移動をマイナスとして、補正前の測定結果を丸印でプロットし、補正後の測定結果を四角印でプロットした。一点鎖線は各測定点にフィッティングさせたサインカーブを表している。位置補正によって設計値に近づくことが明らかである。
FIG. 12 shows the measurement results. On the vertical axis, the difference between the distance from the design center of the probe card 1 (actual value) and the corresponding design distance (design value) was taken. With the movement of the
以上説明したようにしてバンプ電極5を位置補正したプローブカード1を用いれば、半導体ウェーハ31の電極32とのコンタクト不良が無くなり、再検査の必要が無く、検査リードタイムの短縮が図れ、品質向上につながる。
If the probe card 1 in which the
なお、バンプ電極5はプローブ電極の代表例として挙げたもので、たとえば針状や角錐状の電極であっても構わない。セラミクスリング7も、セラミクスあるいは他の材料からなる四角形、多角形等の枠状の支持体(支持治具)であっても構わない。
The
本発明に係る半導体集積回路検査用プローブカード及びその製造法は、プローブ電極の位置精度を向上させることができるので、微細化が進む半導体ウェーハの微小電極に高精度で接続させてバーンインを行うのに有用である。 The probe card for semiconductor integrated circuit inspection and the manufacturing method thereof according to the present invention can improve the positional accuracy of the probe electrode, so that the burn-in is performed by connecting to the microelectrode of the semiconductor wafer which is being miniaturized with high accuracy. Useful for.
1 プローブカード
2 コンタクトシート(バンプ付き薄膜シート)
4 配線基板
5 バンプ電極(プローブ電極)
6 孤立パターン電極(第2の電極)
7 セラミクスリング
8 Cu層
9 薄膜シート
10 2層基材
12 張力変更部
13 熱源
14 焼付き防止プレート
15 ウェーハトレー
16 X−Y移動ステージ
17 認識カメラ
18 熱源ユニット
31 半導体ウェーハ
32 パッド電極
1
4
6 Isolated pattern electrode (second electrode)
7 Ceramics ring 8
10 Two-layer substrate
12 Tension change section
13 Heat source
14 Seizing prevention plate
15 Wafer tray
16 XY moving stage
17 Recognition camera
18 Heat source unit
31 Semiconductor wafer
32 pad electrode
Claims (16)
前記支持体に固定された薄膜シートは局所的な張力変更部を形成することで張力歪が発生されていて、前記複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されている半導体集積回路検査用プローブカード。 For testing a semiconductor integrated circuit having a thin film sheet formed on a main surface and having a plurality of probe electrodes for conducting a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a lump on one main surface and fixed to a support at an outer peripheral portion A probe card,
The thin film sheet fixed to the support is subjected to tension strain by forming a local tension changing portion, and the plurality of probe electrodes are electrically connected to the electrodes of the semiconductor integrated circuit elements of the semiconductor wafer. A probe card for testing a semiconductor integrated circuit disposed at a predetermined position to be connected.
前記薄膜シートが固定された支持体はリング状であって、この支持体の面方向の少なくとも一方向に歪を与えられて剛性を有する配線基板に固定されていて、前記薄膜シートの複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されている半導体集積回路検査用プローブカード。 A plurality of probe electrodes for electrically conducting a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer at a time are formed on one main surface, and have a thin film sheet fixed to a support at an outer peripheral portion in a tensioned state. A probe card for testing a semiconductor integrated circuit,
The support to which the thin film sheet is fixed is ring-shaped, and is fixed to a rigid wiring board that is distorted in at least one direction of the surface of the support, and a plurality of probes of the thin film sheet A probe card for testing a semiconductor integrated circuit, wherein the electrode is disposed at a predetermined position where the electrode is electrically connected to the electrode of each semiconductor integrated circuit element of the semiconductor wafer.
前記支持体と同一もしくは異なる枠状の支持体に固定された薄膜シートに張力歪を発生させる局所的な張力変更部を少なくとも一箇所形成することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正する、半導体集積回路検査用プローブカードの製造方法。 For testing a semiconductor integrated circuit having a thin film sheet formed on a main surface and having a plurality of probe electrodes for conducting a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a lump on one main surface and fixed to a support at an outer peripheral portion When manufacturing probe cards,
By forming at least one local tension changing portion that generates a tensile strain on the thin film sheet fixed to the same or different frame-shaped support as the support, the positions of the plurality of probe electrodes of the thin film sheet are determined. A method of manufacturing a probe card for testing a semiconductor integrated circuit, wherein the probe is corrected to a predetermined position electrically connected to an electrode of each semiconductor integrated circuit element of the semiconductor wafer.
前記薄膜シートが固定された枠状の前記支持体を、前記薄膜シートに張力歪を発生させる歪を与えて剛性を有する配線基板に固定することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正する、半導体集積回路検査用プローブカードの製造方法。 For testing a semiconductor integrated circuit having a thin film sheet formed on a main surface and having a plurality of probe electrodes for conducting a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a lump on one main surface and fixed to a support at an outer peripheral portion When manufacturing probe cards,
By fixing the frame-shaped support body to which the thin film sheet is fixed to a wiring board having a rigidity by applying a strain that generates a tensile strain to the thin film sheet, the positions of the plurality of probe electrodes of the thin film sheet are determined. A method of manufacturing a probe card for testing a semiconductor integrated circuit, wherein the probe is corrected to a predetermined position electrically connected to an electrode of each semiconductor integrated circuit element of the semiconductor wafer.
導体層と絶縁弾性材層とを表裏に有する多層基材をその外周部において枠状の支持体に張力を持たせた状態で固定する工程と、
前記多層基材の所定の複数箇所に前記絶縁弾性材層側から前記導体層に達する穴を形成する工程と、
各穴の箇所に前記導体層に導通するように導体材料を配置して複数のプローブ電極を形成する工程と、
各穴の箇所の前記導体層を残すように前記導体層をエッチングすることにより前記複数のプローブ電極のそれぞれに電気接続する複数の第2の電極を形成する工程と
を少なくとも行って製造する、請求項4または請求項12のいずれかに記載の半導体集積回路検査用プローブカードの製造方法。 Thin film sheet with probe electrode
Fixing a multilayer base material having a conductor layer and an insulating elastic material layer on the front and back in a state where tension is applied to a frame-like support at the outer periphery thereof;
Forming a hole reaching the conductor layer from the insulating elastic material layer side in a predetermined plurality of locations of the multilayer substrate;
A step of forming a plurality of probe electrodes by arranging a conductor material so as to be electrically connected to the conductor layer at each hole; and
Forming at least a plurality of second electrodes that are electrically connected to each of the plurality of probe electrodes by etching the conductor layer so as to leave the conductor layer at each hole. A method for manufacturing a probe card for testing a semiconductor integrated circuit according to claim 4.
前記半導体ウェーハおよび前記支持体と同一または異なる枠状の支持体に固定された前記薄膜シートを保持するためのステージと、
前記ステージに保持された半導体ウェーハおよび薄膜シートの任意の位置を認識する認識手段と、
前記薄膜シートに熱を加えるための熱源ユニットおよび熱量コントローラと、
前記薄膜シートを前記熱源ユニットによる加熱位置に配置するために前記ステージと熱源ユニットの少なくとも一方を移動させる移動手段およびX,Y、Z位置コントローラと、
前記認識手段で認識された薄膜シートのプローブ電極の位置と対応する半導体集積回路素子の電極の位置とのずれ量に基づいて、前記薄膜シートに張力歪を発生させる局所的な加熱収縮部を形成するように、前記X,Y,Z位置コントローラおよび熱量コントローラに加熱位置および加熱時間を指令する統合制御装置とを備えた位置補正装置。 For testing a semiconductor integrated circuit having a thin film sheet formed on a main surface and having a plurality of probe electrodes for conducting a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a lump on one main surface and fixed to a support at an outer peripheral portion A position correction device for correcting the positions of a plurality of probe electrodes of the thin film sheet to predetermined positions electrically connected to the electrodes of each semiconductor integrated circuit element of the semiconductor wafer when manufacturing a probe card, ,
A stage for holding the thin film sheet fixed to the same or different frame-shaped support as the semiconductor wafer and the support;
A recognition means for recognizing an arbitrary position of the semiconductor wafer and the thin film sheet held on the stage;
A heat source unit and a heat quantity controller for applying heat to the thin film sheet;
A moving means for moving at least one of the stage and the heat source unit in order to place the thin film sheet at a heating position by the heat source unit, and an X, Y, Z position controller;
Based on the amount of deviation between the position of the probe electrode of the thin film sheet recognized by the recognition means and the position of the corresponding electrode of the semiconductor integrated circuit element, a local heating contraction part that generates a tensile strain in the thin film sheet is formed. A position correction apparatus comprising: an integrated control device that commands a heating position and a heating time to the X, Y, Z position controller and the heat quantity controller.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205462A JP2008034569A (en) | 2006-07-28 | 2006-07-28 | Semiconductor integrated circuit checking probe card and its manufacturing method |
CN200710101399.2A CN101114603A (en) | 2006-07-28 | 2007-04-23 | Probe card for semiconductor integrated circuit detection and manufacturing method thereof |
US11/812,463 US7768285B2 (en) | 2006-07-28 | 2007-06-19 | Probe card for semiconductor IC test and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205462A JP2008034569A (en) | 2006-07-28 | 2006-07-28 | Semiconductor integrated circuit checking probe card and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034569A true JP2008034569A (en) | 2008-02-14 |
Family
ID=39022840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205462A Pending JP2008034569A (en) | 2006-07-28 | 2006-07-28 | Semiconductor integrated circuit checking probe card and its manufacturing method |
Country Status (3)
Country | Link |
---|---|
US (1) | US7768285B2 (en) |
JP (1) | JP2008034569A (en) |
CN (1) | CN101114603A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009270880A (en) * | 2008-05-02 | 2009-11-19 | Micronics Japan Co Ltd | Contact for electrical test of electronic device, manufacturing method thereof, and probe assembly |
KR102586832B1 (en) * | 2023-07-12 | 2023-10-11 | 김왕균 | Method for manufacturing probe card |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5436146B2 (en) * | 2009-10-23 | 2014-03-05 | パナソニック株式会社 | Wafer inspection equipment |
CN104215892A (en) * | 2013-05-31 | 2014-12-17 | 立锜科技股份有限公司 | Test handler, test carrier and related test method |
WO2016177850A1 (en) * | 2015-05-07 | 2016-11-10 | Technoprobe S.P.A. | Testing head having vertical probes, in particular for reduced pitch applications |
US10832927B2 (en) * | 2015-12-18 | 2020-11-10 | Texas Instruments Incorporated | Interlocking nest wafer protector |
JP7157019B2 (en) * | 2019-08-07 | 2022-10-19 | 株式会社東芝 | pressure sensor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326540A (en) * | 1991-04-25 | 1992-11-16 | Tokyo Electron Ltd | Prober |
JPH0783953A (en) * | 1993-09-14 | 1995-03-31 | Matsushita Electric Ind Co Ltd | Probe for circuit board inspection, circuit board inspection system provided with it and manufacture of probe for circuit board inspection |
JPH1167856A (en) * | 1997-08-08 | 1999-03-09 | Hoya Corp | Burn-in board and manufacture thereof |
JPH11121555A (en) * | 1997-10-20 | 1999-04-30 | Matsushita Electric Ind Co Ltd | Wafer cassette |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5124639A (en) * | 1990-11-20 | 1992-06-23 | Motorola, Inc. | Probe card apparatus having a heating element and process for using the same |
US5325052A (en) * | 1990-11-30 | 1994-06-28 | Tokyo Electron Yamanashi Limited | Probe apparatus |
KR0140034B1 (en) * | 1993-12-16 | 1998-07-15 | 모리시다 요이치 | Semiconductor wafer case, connection method and apparatus, and inspection method for semiconductor integrated circuit, probe card, and its manufacturing method |
JP2828410B2 (en) | 1993-12-21 | 1998-11-25 | 松下電器産業株式会社 | Probe card and semiconductor chip inspection method |
US5990695A (en) * | 1998-01-16 | 1999-11-23 | Packard Hughes Interconnect Co. | Membrane test probe |
JP4088121B2 (en) * | 2002-08-14 | 2008-05-21 | 富士通株式会社 | Contactor manufacturing method |
JP2005340485A (en) | 2004-05-27 | 2005-12-08 | Matsushita Electric Ind Co Ltd | Manufacturing method and correction tool of substrate for inspection |
-
2006
- 2006-07-28 JP JP2006205462A patent/JP2008034569A/en active Pending
-
2007
- 2007-04-23 CN CN200710101399.2A patent/CN101114603A/en active Pending
- 2007-06-19 US US11/812,463 patent/US7768285B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326540A (en) * | 1991-04-25 | 1992-11-16 | Tokyo Electron Ltd | Prober |
JPH0783953A (en) * | 1993-09-14 | 1995-03-31 | Matsushita Electric Ind Co Ltd | Probe for circuit board inspection, circuit board inspection system provided with it and manufacture of probe for circuit board inspection |
JPH1167856A (en) * | 1997-08-08 | 1999-03-09 | Hoya Corp | Burn-in board and manufacture thereof |
JPH11121555A (en) * | 1997-10-20 | 1999-04-30 | Matsushita Electric Ind Co Ltd | Wafer cassette |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009270880A (en) * | 2008-05-02 | 2009-11-19 | Micronics Japan Co Ltd | Contact for electrical test of electronic device, manufacturing method thereof, and probe assembly |
KR102586832B1 (en) * | 2023-07-12 | 2023-10-11 | 김왕균 | Method for manufacturing probe card |
Also Published As
Publication number | Publication date |
---|---|
US20080150563A1 (en) | 2008-06-26 |
CN101114603A (en) | 2008-01-30 |
US7768285B2 (en) | 2010-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4187718B2 (en) | Probe card | |
JP2008034569A (en) | Semiconductor integrated circuit checking probe card and its manufacturing method | |
KR100781856B1 (en) | Probe card and semiconductor testing device using probe sheet or probe card and semiconductor device producing method | |
JP2009198407A (en) | Needle mark transfer member of probe, and probe device | |
WO2003062836A1 (en) | Probe with trapezoidal contactor and device based on application thereof, and method of producing them | |
JP2006515067A (en) | Probe positioning and bonding apparatus and probe bonding method | |
JP3315339B2 (en) | Method for manufacturing semiconductor device, method for probing to semiconductor device, and apparatus therefor | |
US20100301884A1 (en) | Thin-film probe sheet and method of manufacturing the same, probe card, and semiconductor chip inspection apparatus | |
US8148646B2 (en) | Process of positioning groups of contact structures | |
JP3096197B2 (en) | Probe card | |
JP6625847B2 (en) | Probe, probe assembly manufacturing method, and probe assembly | |
US10481177B2 (en) | Wafer inspection method | |
WO2013190844A1 (en) | Probe card-securing device, probe inspection device, probe inspection method, and probe card | |
KR100746884B1 (en) | Connecting apparatus, semiconductor chip inspecting apparatus, and method for manufacturing the semiconductor device | |
JP6333225B2 (en) | Membrane sheet with bump for probe card, probe card, and method for manufacturing membrane sheet with bump for probe card | |
US20120161806A1 (en) | Probe manufacturing method, probe structure, probe apparatus, and test apparatus | |
JP2011112517A (en) | Probe card and method for manufacturing the same | |
JP2006292471A (en) | Method and apparatus for manufacturing contact probe | |
JP2009098153A (en) | Method for manufacturing thin film probe | |
JP3313031B2 (en) | Probe card | |
JP2008502912A (en) | Silicon wafer for probe bonding and probe bonding method using the same | |
KR100972995B1 (en) | Method for bonding probe | |
JP2005038983A (en) | Wiring board for probe and manufacturing method of semiconductor element | |
JP5718978B2 (en) | Wafer inspection method | |
KR20100027736A (en) | Method for bonding probe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |