JP2008034569A - 半導体集積回路検査用プローブカードとその製造方法 - Google Patents

半導体集積回路検査用プローブカードとその製造方法 Download PDF

Info

Publication number
JP2008034569A
JP2008034569A JP2006205462A JP2006205462A JP2008034569A JP 2008034569 A JP2008034569 A JP 2008034569A JP 2006205462 A JP2006205462 A JP 2006205462A JP 2006205462 A JP2006205462 A JP 2006205462A JP 2008034569 A JP2008034569 A JP 2008034569A
Authority
JP
Japan
Prior art keywords
thin film
film sheet
integrated circuit
semiconductor integrated
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006205462A
Other languages
English (en)
Inventor
Minoru Sanada
稔 眞田
Yoshiro Nakada
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006205462A priority Critical patent/JP2008034569A/ja
Priority to CN200710101399.2A priority patent/CN101114603A/zh
Priority to US11/812,463 priority patent/US7768285B2/en
Publication of JP2008034569A publication Critical patent/JP2008034569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/44Modifications of instruments for temperature compensation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】一括ウェーハレベルバーンイン測定に使用するプローブカードのプローブ電極の位置精度を向上させる。
【解決手段】複数のバンプ電極5などのプローブ電極が一主面に形成され、外周部においてセラミクスリング7などの支持体に固定された薄膜シート9を有する半導体集積回路検査用プローブカードにおいて、前記セラミクスリング7に固定された薄膜シート9は局所的な張力変更部12を形成することで張力歪が発生されていて、複数のバンプ電極5が半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されている。薄膜シート9の張力歪を積極的に且つ持続して変化させることにより、バンプ電極5を所望の位置に再配置させたものである。
【選択図】図4

Description

本発明は、半導体ウェーハ上に形成された複数の半導体集積回路素子をウェーハ状態で、一括検査、スクリーニングするための半導体集積回路検査用プローブカードとその製造方法に関し、特に半導体集積回路素子の電極に電気的接続するプローブ電極の位置を補正する技術に関するものである。
半導体集積回路素子は通常、半導体ウェーハ上に拡散プロセスを経て複数個形成され、個々の半導体デバイスへと分割されている。分割された半導体デバイスは、リードフレームに対しボンディングワイヤーにより電気的に接続され、樹脂やセラミックなどでモールディングされて製品となる。
半導体集積回路素子は、製造プロセスの微細化、多機能化が進むに伴って、製品の品質確保のために、そして実装後のトラブルを事前に防ぐために、バーンイン(スクリーニング)テストが必要不可欠となっている。バーンインテストは、半導体集積回路素子に温度、電気負荷をかけるもので、従来は製品の状態で実施されてきた。しかし半導体集積回路素子を単体のデバイス(チップ)売りとする形態も増え、ウェーハ状態での品質保証が重要となってきたことから、ウェーハ状態での一括バーンインテストも実施されている。一括バーンインによれば、プロセス上の欠陥を組み立て前に見つけ出し、後工程での検査時間を短縮できることに加え、バーンインコストも低減できるので、生産性の向上、検査コストの削減を図ることができる。
一括バーンインを実施するためには、半導体ウェーハ上の複数の半導体集積回路素子それぞれのバーンイン検査に必要な電極(ALパッド)に一括で電源電力を印加する必要があり、大口径300mmウェーハであればその7万個以上もの電極に一括コンタクトすることになる。そのために、ウェーハ上の多数の電極に一括コンタクトできるプローブカード、つまりウェーハ全面に分布している多数の電極に対向するように多数のプローブ電極を配した媒体が提案され使用されている(例えば、特許文献1を参照)。
プローブカードは上記のようにウェーハ全面に分布している多数の電極に同時コンタクトを行うものであるため、プローブ電極には非常に高い位置精度が求められる。しかしウェーハが大口径化するとプローブ電極の位置精度の追求はより困難になる。位置精度の向上を図る方法としては、プローブ電極を形成したコンタクトシートに一時的に外側又は内側に張力を加え、その状態を別の剛性リングや補正ジグにより固定することで所望の位置精度を得ることが提案されている(例えば、特許文献2を参照)。
図13にプローブカードの代表的構造を示す。31は半導体ウェーハであり複数のパッド電極(以下、単に電極という)32を有している。プローブカード1は、コンタクトシート2と局在型異方導電性ゴム3とガラス配線基板4とにより構成されている。コンタクトシート2は、半導体ウェーハ31の複数の電極32と同時にコンタクトするためのプローブ電極としてのバンプ電極5が一方の面に形成され、その裏面に各バンプ電極5と対をなすように孤立パターン電極6が形成されていて、孤立パターン電極6が局在型異方導電性ゴム3を介してガラス配線基板4の電極と接続されるようになっている。
コンタクトシート2の製造方法を図14に示す。まず、図14(a)(b)に示すように、熱膨張率が小さいセラミクスリング7に、Cu層8とポリイミド層9とよりなる2層基材10を張り合わせる。この際に2層基材10は200℃程度に加熱して熱膨張させてセラミクスリング7に張り合わせる。
次に、図14(c)に示すように2層基材10にバンプ形成用の穴11をレーザーで形成し、図14(d)に示すように穴11の箇所にメッキ成長によりバンプ電極5を形成し、図14(e)に示すようにCu層8を所定の大きさだけ残して除去して孤立パターン電極6とする(詳細は特許文献1参照)。
図14(f)は完成したコンタクトシート2を示す。ポリイミド層9(以下、薄膜シート9という)の表裏にバンプ電極5と孤立パターン電極6(図14(e)参照)とが形成されたものである。コンタクトシート2(バンプ付きの薄膜シート9)の外周部はセラミクスリング7に固定されている。先に2層基材10をセラミクスリング7に張り合わせるときに熱膨張させたのは、Cu層8(Cuの熱膨張率は16ppm/℃)を除去したときに残る薄膜シート9に一定の張力を持たせ、バーンイン温度に上昇させたときも弛みを生じさせないためである。
特開平7−231019公報 特開2005−340485公報
しかし従来のプローブカード1の構造では、上記したように2層基材10をセラミクスリング7に張り合わせた時に、セラミクスリング7はCuの張力により内向きに大きな力を受け、この力によりセラミクスリング7は等方的に縮むと同時に楕円形に歪む。この際に生ずる歪み量は、縮み量に比べ10倍以上という大きな量になる。歪みの方向はセラミクスリング7や2層基材10を製造する際の僅かなばらつきで決まるので、その方向を予測することは極めて困難である。そのため2層基材10に形成するバンプ電極5には、穴11の精度をどんなに高めても、予測困難な楕円状歪みのばらつき以上の精度を出すことは実質上不可能である。
穴11自体も、2層基材10がレーザー光より受ける熱の影響により、つまり、加工順序、加工時間、加工環境の影響が及ぶことにより、局所的に微妙にずれを生ずる。このずれも非常に制御しにくく、穴11ごとに形成されるバンプ電極5の位置精度の阻害要因となる。
特許文献2の方法では、上述したようにコンタクトシート2に一時的に外側又は内側に張力を加えるという補正を行っているのであるが、補正に必要な十分な領域を予め確保しておく必要があるなどの問題がある。
本発明は、上記の問題に鑑み、プローブカードのプローブ電極(バンプ電極)の位置精度を向上させることを目的とする。
上記目的を達成するために本発明は、プローブ電極が形成された薄膜シートの張力歪を積極的に且つ持続して変化させることにより、プローブ電極を所望の位置に再配置させて位置精度を向上させるものである。
すなわち本発明の半導体集積回路検査用プローブカードは、半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードであって、前記支持体に固定された薄膜シートは局所的な張力変更部を形成することで張力歪が発生されていて、前記複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されていることを特徴とする。
また本発明の半導体集積回路検査用プローブカードは、半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、張力を有する状態で外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードであって、前記薄膜シートが固定された支持体はリング状であって、この支持体の面方向の少なくとも一方向に歪を与えられて剛性を有する配線基板に固定されていて、前記薄膜シートの複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されていることを特徴とする。
上記の第1の構成の半導体集積回路検査用プローブカードを製造する際には、前記支持体と同一もしくは異なる枠状の支持体に固定されたプローブ電極付きの薄膜シートに張力歪を発生させる局所的な張力変更部を少なくとも一箇所形成することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正することができる。
また第2の構成の半導体集積回路検査用プローブカードを製造する際には、プローブ電極付きの薄膜シートが固定された枠状の前記支持体を、前記薄膜シートに張力歪を発生させる歪を与えて剛性を有する配線基板に固定することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正することができる。
プローブ電極付きの薄膜シートは、導体層と絶縁弾性材層とを表裏に有する多層基材をその外周部において枠状の支持体に張力を持たせた状態で固定する工程と、前記多層基材の所定の複数箇所に前記絶縁弾性材層側から前記導体層に達する穴を形成する工程と、各穴の箇所に前記導体層に導通するように導体材料を配置して複数のプローブ電極を形成する工程と、各穴の箇所の前記導体層を残すように前記導体層をエッチングすることにより前記複数のプローブ電極のそれぞれに電気接続する複数の第2の電極を形成する工程とを少なくとも行って製造することができる。
薄膜シートを張力を持って枠状の支持体に固定するにあたっては、薄膜シートの温度を上げるのがよい。薄膜シートの熱膨張は殆ど導体層に支配され、且つ、枠状の支持体はセラミクス等で作成されるためその熱膨張率はたいていの場合は薄膜シートの各材料よりも小さいので、昇温による導体層の伸びを利用して薄膜シート全体を伸展させた状態で枠状の支持体に固定し、温度を元に戻せば、薄膜シートは張力を持った状態となる。
このようにして固定された薄膜シートに、上記のように導体層をエッチング除去することで第2の電極を形成すると、薄膜シートを張力を持って張り合わせることで枠状の支持体を僅かに歪ませることとなっていた力は導体層の除去に伴って解放され、この張力開放により枠状の支持体が元の状態に戻ることでプローブ電極の再配置が起こることは既述した通りである。その際に、枠状の支持体の戻りは通常は等方的には起こらず、リング状の支持体であれば楕円形となり、それに張り合わされていた薄膜シートの張力が変化し、それに伴って再配置されるプローブ電極が期待位置からずれることも既述した通りである。
このような原因で、あるいは他の原因であっても、プローブ電極が期待位置からずれている場合に、これを補正する方向に、上記したように張力変更部を形成するか、あるいは枠状の支持体に積極的に歪みを与えて薄膜シートを引っ張りながら配線基板に固定するという組み立て方式を採用することにより、プローブ電極を期待位置に再配置することが可能となる。
薄膜シートの張力変更部は複数のプローブ電極の形成領域よりも外周側、支持体への固定部までの位置に発生されているのが好ましい。バンプの再配置が連続的に緩やかに起こるのを可能とするためである。
張力変更部としては、加熱収縮部あるいは弾性率低下部を形成することができる。
加熱収縮部を形成するためには、予めその材料に加熱収縮特性を有するもの、たとえばポリイミド樹脂などの高分子材料を選定しておく。そして局所的にガラス転移温度まで昇温させて他の部分より大きな加熱収縮を起こさせる。このことにより、張力を増大させて、他の部分を引っ張り、プローブ電極を再配置させることが可能となる。
加熱収縮部を形成するために薄膜シートを加熱する際には、プローブ電極の位置を計測しながら加熱量(熱量・時間)と加熱位置(場所・範囲)とを制御するのが望ましい。加熱収縮の効果を確認しながら、希望の状態に補正できるまで、加熱することになる。熱源として、温風、電気ヒータ、レーザー、またはハロゲンランプを使用することができる。ハロゲンランプを使用するときには光ファイバーによって集光するのが好ましい。必要とする部分のみを局所的に加熱できるからである。
弾性率低下部を形成するために、薄膜シートに物理的手段により複数の孔を形成してもよい。物理的手段としては、レーザー、針、パンチなどがある。レーザーを使用する際には、薄膜シートの下地に耐熱材を設ける。透過側にある他の部材等のダメージを防ぐためである。弾性率低下部を形成するために、薄膜シートを機械的研磨または化学的エッチングにより薄膜化してもよい。
枠状の支持体の歪は、薄膜シートの面方向に発生させるものとし、支持体自体が破損しない量を限界とする。たとえば直径300mmのセラミックスリングを支持体とする場合は、歪量を100μm未満とするのが適切である。かかる枠状の支持体の歪は、所望の箇所をテープで結合することによって与えることができる。このテープはリング状剛性体の配線基板への固定後には取り外してもよい。
前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正するための位置補正装置であって、前記半導体ウェーハおよび前記支持体と同一または異なる枠状の支持体に固定された前記薄膜シートを保持するためのステージと、前記ステージに保持された半導体ウェーハおよび薄膜シートの任意の位置を認識する認識手段と、前記薄膜シートに熱を加えるための熱源ユニットおよび熱量コントローラと、前記薄膜シートを前記熱源ユニットによる加熱位置に配置するために前記ステージと熱源ユニットの少なくとも一方を移動させる移動手段およびX,Y、Z位置コントローラと、前記認識手段で認識された薄膜シートのプローブ電極の位置と対応する半導体集積回路素子の電極の位置とのずれ量に基づいて、前記薄膜シートに張力歪を発生させる局所的な加熱収縮部を形成するように、前記X,Y,Z位置コントローラおよび熱量コントローラに加熱位置および加熱時間を指令する統合制御装置とを備えた位置補正装置も本発明を構成する。
本発明のプローブカードは、プローブ電極が形成された薄膜シートの張力歪を積極的に且つ持続して変化させることでプローブ電極の位置を補正するので、位置精度を向上することができ、半導体ウェーハに対する接続不良、それに起因する再検査の無駄をなくすことが可能になり、リードタイムの短縮、低コスト化が図れ、安定したウェーハバーンイン測定を実現できる。
以下、本発明の実施の形態を図面を用いて説明する。本発明に係るプローブカードは、先に図13および図14を用いて説明した従来のプローブカードと基本的に同様の構成、製造方法を有しているので、図13および図14を援用して説明する。
図13において、31は半導体ウェーハであり複数のパッド電極(以下、単に電極という)32を有している。プローブカード1は、コンタクトシート2と局在型異方導電性ゴム3とガラス配線基板4とにより構成されている。ガラス配線基板4は、検査用の電源や信号を供給するための電極を一主面に有し、剛性を備えている。
コンタクトシート2は、半導体ウェーハ31の複数の電極32と同時に一括でコンタクトするためのプローブ電極としての複数のバンプ電極5が一方の面に形成され、その背面側に各バンプ電極5と対をなすように孤立パターン電極6が形成されていて、前記ガラス配線基板4と一体化されるセラミクスリング7(SiNやSiCなどの熱膨張率が3−4ppm/℃程度以下の物が好ましい)などのリング状支持体に対して固定されている。孤立パターン電極6は各々、バンプ電極5に直接に電気的に接続しており、局在型異方導電性ゴム3を介してガラス配線基板1の電極に接続されるようになっている。ただし局在型異方導電性ゴム3を介さずにガラス配線基板1の電極に直接に接続されてもよい。
コンタクトシート2を製造する際には、図14(a)(b)に示すように、Cu層8などの金属導体層とポリイミド層9などの絶縁弾性材層とを表裏に有する2層基材10(接着材層等が介在する3層以上の基材でもよい)の外周部を、前記半導体ウェーハ31よりも大きな内周を有するセラミクスリング7に張り合わせる。この際に2層基材10は200℃程度に加熱して熱膨張させる。
次に、図14(c)に示すように2層基材10の所定の複数箇所にポリイミド層9側からCu層8に達する穴11をレーザーで形成し、図14(d)に示すように各穴11の箇所にメッキ成長によりバンプ電極5を形成し、図14(e)に示すようにCu層8を孤立パターン電極6とする領域に残してエッチング除去する。
図14(f)は完成したコンタクトシート2を示す。ポリイミド層9(以下、薄膜シート9という)の表裏にバンプ電極5と孤立パターン電極6(図14(e)参照)とが形成されたものである。コンタクトシート2(バンプ付きの薄膜シート9)の外周部はセラミクスリング7に固定されている。先に2層基材10をセラミクスリング7に張り合わせるときに熱膨張させたことにより、バンプ付きの薄膜シート9は張力を持った状態で固定されている。
本発明のプローブカード1が従来のものと相違する点について、図1に示すコンタクトシート2を主に参照しながら説明する。このコンタクトシート2は、薄膜シート9の一部に、ここではバンプ形成領域9Aよりも外周側の領域9B(以下、外周領域9Bという)に、他の部分とは張力が相違する部分12(以下、張力変更部12という)が形成され、張力歪が発生した状態でセラミクスリング7に固定され、このことにより、上述した複数のバンプ電極5の位置が半導体ウェーハ31の各半導体集積回路素子の電極32に電気的に接続する所定の位置に補正されている。
なお本明細書において、張力は、物体内の任意の断面に垂直に当該断面を互いに引っ張るように働く応力を言い、張力歪は、物体に外力(不均一な張力に基づく)が加わった時に現れる形状または体積の変化を言う。上記のコンタクトシート2では、セラミクスリング7に貼り付けた薄膜シート9(張力が均一に保たれた状態)を、何らかの手段により加工することで張力の均衡を部分的に崩して(張力変更部12を形成して)、張力歪(形状変化)を起こし、そのときに薄膜シート9が再び張力が均一な状態になろうとすることを利用して、バンプ電極5を所望の位置に移動させている。
図2を参照して説明する。上記の張力変更部12の張力を他の部分よりも大きくしたときの薄膜シート9の各位置の張力を直線A−A'方向に示したのが図2(a)であり、この局所的な張力歪みの変化により起こるバンプ電極5の移動の方向(つまり薄膜シート9の各位置の変位の方向)と量を示したのが図2(b)である。このように薄膜シート9の張力を局所的に増大させることにより、薄膜シート9上のバンプ電極5は、薄膜シート9全体の張力が均一になる方向に再配置される。この場合、外周領域9Bにある張力変更部12で張力を増大させているので、A−A'ライン上(およびその近傍)のバンプ電極5が、薄膜シート9の外周側へ移動する再配置がなされる。
これとは逆に薄膜シート9の張力を局所的に減少させてもバンプ電極5の再配置は起こる。上記した張力変更部12の張力を減少させると、A−A'ライン上(およびその近傍)のバンプ電極5が薄膜シート9の中央側へ移動する再配置がなされる。
なお外周領域9Bで張力を変化させることは、比較的均一な再配置を起こす特徴がある。従って急峻な位置ずれではなく、全体的になだらかな位置ずれを補正する際に有効である。バンプ形成領域9A内で局所的に張力を変化させることによっては、複雑な再配置を実現できる。特に張力を変化させる領域を狭く急峻にすることで、その効果は増大する。
局所的な張力の変化を起こすにあたっては、薄膜シート9は上述したようにポリイミドなどの高分子材料を主体とした基材を用いて形成されており、高分子材料は一般にそのガラス転移温度前後の温度まで昇温させると熱収縮するので、この特性を利用して熱によって所望の部分に張力歪を発生させることができる。
図3は熱収縮特性図である。高分子材料よりなるシートでは、加える熱量(加熱温度と時間とにより決まる)がある程度の範囲内にある間はその増大にしたがって収縮率が増大し、その範囲を超えると収縮量は飽和する。単位時間当たりの熱量が一定であると、時間を横軸にとっても同様の特性図となる。このような熱収縮特性を利用して、収縮率が熱量に依存(望ましくは比例)する範囲内の熱量を選定することにより、またその熱量に対応する収縮率を予め把握することにより、補正量(移動量)を予想し選定することが可能である。ポリイミドであれば、350℃、10分程度の加熱で0.45%程度の熱収縮を生じる。
なお先の図1は、温風をステンレス製のノズルで絞って必要な範囲に集中させることで張力変更部12に熱収縮を引き起こした状態を示している。温風はノズルで絞ったとはいえ比較的広い範囲に吹き付けられ、張力歪は張力変更部12に濃淡で示したように連続的に変化する結果となっている。熱収縮させようとする箇所の近傍のバンプの位置をカメラなどを通してモニター(計測)しながら、加熱の温度や場所、時間などを調節する加熱制御を行えば、目的の補正をより正確に行うことができる。局所的な張力の変化は、熱の他、薬品や機械的加工によっても起こすことができる。
以下、局所的な張力歪みを発生させる方法をより具体的に説明する。
図4は半導体ウェーハに対する位置決めのためにコンタクトシート2に一般に設けられている位置決め用のバンプ電極5を指標として位置補正する方法を示す概念図である。位置決め用のバンプ電極5は薄膜シート9上の8箇所に形成されており、薄膜シート9は全体に一定以上の張力を持ってセラミックスリング7に貼り付けられている。位置決め用のバンプ電極5が図示したように所定位置からずれた破線の位置にある場合、外周領域9Bであって当該バンプ電極5の近傍を熱源13からの温風により加熱することで、薄膜シート9に熱収縮を起こし(張力変更部12)、当該バンプ電極5を所定位置へと加熱箇所に近づく方向に移動させることが可能である。
このことについて詳述する。図5において、薄膜シート9上のバンプ電極5を位置5aから位置5bまで移動量Y′だけ位置補正したい場合、元の位置5aと移動先の位置5bとを結ぶ直線上にある加熱領域12aを熱源13aにより加熱する。その際に、熱源13aを、バンプ電極5の移動量を認識しつつ加熱制御することにより、移動量Y′の座標にある位置5bへと精度よく位置補正できる。バンプ電極5を位置5aから位置5cまで移動量X″、Y″だけ位置補正したい場合には、元の位置5aと移動先の位置5cとを結ぶ直線上の加熱領域12bを熱源13bにより加熱する。このときも、熱源13bを、バンプ電極5の移動量を認識しつつ加熱制御することにより、移動量X″、Y″の座標にある位置5cへと精度よく位置補正できる。
以上、熱源として温風を用いた例について説明したが、ヒータを用いることも有効である。先端を5mmφ程度に平坦にした半田ごて様のヒータを用いると、温風に比較して面方向の温度分布が急峻になり、急峻な張力歪、言い換えるとステップ的な張力歪を与えることが可能となる。熱源としてレーザー光を用いてもよく、それにより更に微小な領域に局所的な熱収縮を起こさせることが可能となる。レーザー光を効率よく熱に変換するために、レーザーの吸収率の高い材料を予め塗布しておくと更に良い結果が得られる。ハロゲンランプなどの光源を熱源として用いることも有効である。特定の箇所に効率的に熱収縮を起こさせるためには、光ファイバーなどで絞り込むとよい。熱収縮を起こしたい部分のみに光の吸収率の良い材料を塗布しておいて、全面にある程度強い光を与える方法も簡便である。いずれの熱源を用いる場合も、薄膜シート9の背面側に、耐熱性に優れ、断熱効果の高い材料を配することが、効率的に熱収縮を起こさせる上で、また背面側を保護する上で、好ましい。
図6に、位置補正装置の構成を示す。
コンタクトシート2は、複数のバンプ電極5とそれと対をなす孤立パターン電極(図示せず)とが透明な薄膜シート9に形成されたものであり、薄膜シート9の外周部においてセラミクスリング7に固定されている。14はコンタクトシート2と半導体ウェーハ31との間に配置されるリング状の焼付き防止プレートである。15はアルミニウム製のウェーハトレーであり、半導体ウェーハ31、焼付き防止プレート14、コンタクトシート2を一体に保持する。
16はウェーハトレー15をX方向およびY方向に移動させるX−Yテーブル、17はウェーハトレー15に保持された半導体ウェーハ31とコンタクトシート2の任意位置を上方から認識するための認識カメラ、18は薄膜シート9に熱を加えるための熱源ユニットであって上下機構(Z方向)を備えたもの、19は熱源ユニット18により加える熱量を制御する熱量コントローラ、20は薄膜シート9を熱源ユニット18による加熱位置に配置すべく、X−Yテーブル16、熱源ユニット18を移動させるX,Y、Z位置コントローラ、21は認識カメラのための画像処理および統合制御を行う統合PCである。
半導体ウェーハ31、焼付き防止プレート14、コンタクトシート2を一体に保持したウェーハトレー15をX−Yテーブル16上に設置すると、統合PC21からの指令により、X,Y、Z位置コントローラ20、X−Yテーブル16によって、熱源ユニット18による加熱エリアに自動移動される。
そして、認識カメラ17により、コンタクトシート2上のたとえば位置決め用のバンプ電極5とそれに対応する半導体ウェーハ31の電極とが上方から一度にモニターされ、画像処理を経て、前記半導体ウェーハ31の電極の位置を基準として位置決め用のバンプ電極5の位置のズレ量が求められる。
そして、そのズレをなくすようにX,Y、Z位置コントローラ20および熱量コントローラ19に対して、加熱位置(場所、範囲)および加熱量(加熱温度、加熱時間)のフィードバック制御が行われ、薄膜シート9に上述した局所的な加熱収縮部が形成され、張力歪みが発生されることで、位置決め用のバンプ電極5およびその近傍のバンプ電極5が適正な位置に再配置される。半導体ウェーハ31の焼付きは焼付き防止プレート14によって防止される。
なお、認識カメラ17によるモニターの開始時にはまず、薄膜シート9の全面の位置決め用のバンプ電極5の位置が観察される。そして、位置補正を要するバンプ電極5が複数あって、そのそれぞれが近い場合は、各バンプ電極5の相対位置を考慮して、最適と思われる位置で張力歪が起こされる。たとえば、最も補正量が大きいバンプ電極(以下、第1補正バンプ電極という)の補正を最初に実施した場合に他のバンプ電極(以下、第2補正バンプ電極という)が移動する移動方向を予想し、そのうえで、第1補正バンプ電極の補正を、第2補正バンプ電極の移動量を考慮しつつ、また続いて第2補正バンプ電極を補正する場合に1補正バンプ電極自体が移動する方向および移動量を考慮しつつ実施し、その後に第2補正バンプ電極の補正を、各位置のバンプが最適な位置に来るように実施することになる。
当然ながら、上記したように単一の認識カメラ17でコンタクトシート2と半導体ウェーハ31の双方を一度に観察するのでなく、単一あるいは複数の認識カメラで別個に観察して画像上で重ね合わせてもよい。
また、図示したように、セラミクスリング7に固定したコンタクトシート2は単独で、つまり配線基板4と一体化しない状態で加工する方がよい。配線基板4の上方で加工する必要がある場合は、配線基板4にレーザー光等によるダメージを与えないように遮光・断熱シートを配置する。
次に、上記したように薄膜シート9の一部の張力を増大させるのでなく、逆に一部の張力を緩和することで、薄膜シート9に張力歪みを発生させ、バンプ電極5の再配置を行う方法について説明する。
図7に示すコンタクトシート2において、外周部をセラミクスリング7に固定された薄膜シート9上のバンプ電極5は、本来の設計位置より右側に作成されているものとする。薄膜シート9は当初、全体に張力を持って貼り付けられている。
このようなときに、図示したように、薄膜シート9に穴23をあけることで張力を緩和する。すなわち、針24で、位置補正対象のバンプ電極5に関して、移動させたい方向とは逆側に穴23を開ける。穴23が開いたことにより、その部分の張力が低下し、伸びるため(見かけの弾性率低下)、バンプ電極5は穴23とは逆方向に移動する。
穴23の数や大きさは、必要とする補正量に応じて任意に調整すればよく、少しずつ何回かに分けて穴23を形成すればバンプ電極5を徐々に移動させることができる。加工が単純かつ容易であり、張力歪量も制御でき、薄膜シート9の外周領域を加工することで中心方向への補正を容易にできる手法である。
穴23の形状は必ずしも円形でなくともよいが、張力を持った薄膜シート9に形成するのであるから、滑らかな形状の方が、角を基点とした破れが起こりにくく、より張力の大きい薄膜シートへの適用が可能となる。真円、それに近い形状が好ましいといえる。
針24は針先が0.3mm〜3mm程度のものが望ましく、デイスペンサー用の針や注射針などを先端を円錐状に尖らせて用いる。それにより真円、それに近い形状の穴23が形成されることとなる。簡便には、ドリルなどの回転器具の回転部に針24を固定して回転させながら先端を鑢などで削る。針先の表面を化学的エッチングによって滑らかにすると尚良い。
針24に代えて、エキシマや炭酸ガスのレーザー光(図示省略)を用いてもよい。レーザー光によれば、薄膜シート9が溶融して穴23が形成されるので、穴23の形状は滑らかになり、穴23を開始点とした薄膜シート9の破れは針24を用いる場合よりも発生しにくい。
薄膜シート9の張力を緩和するための他の方法としては、薄膜シート9の一部を機械的に研磨して薄くする方法がある。図8に示すコンタクトシート2においては、先に図7について説明したのと同様に、外周部をセラミクスリング7に固定された薄膜シート9上のバンプ電極5は、本来の設計位置より右側に作成されている。
この場合も、位置補正対象のバンプ電極5に関して、移動させたい方向とは逆側を加工する。張力を緩和させたい部分28を、回転軸25の先端に鑢26を付けた機械研磨やすり27で研磨して薄膜化する。薄膜化した部分28の張力が低下し、伸びることになるため、バンプ電極5はその部分28とは逆の方向に移動する。
薄膜シート9の張力を緩和するための更に他の方法としては、薄膜シート9の一部を化学的にエッチングして薄くする方法がある。図9に示すコンタクトシート2においては、先に図7について説明したのと同様に、外周部をセラミクスリング7に固定された薄膜シート9上のバンプ電極5は、本来の設計位置より右側に作成されている。
この場合も、位置補正対象のバンプ電極5に関して、移動させたい方向とは逆側を加工する。張力を緩和させたい部分28を、エッチング液29を滴下または塗布などの方法により供給することで薄膜化し、適当な時点で大量の水などで洗い流す。薄膜化した部分28の張力が低下し、伸びることになるため、バンプ電極5はその部分28と逆の方向に移動する。エッチングの速度は、エッチング液29の量や希釈度合いにより、また温度などによっても調整が可能である。
なおこれまで、セラミクスリング7に固定された薄膜シート9上のバンプ電極5の位置を補正し、このセラミクスリング7を配線基板に固定するものとして説明してきたが、セラミクスリング7を配線基板に固定するのでなく、バンプ電極5の位置を補正するための治具としてセラミクスリング7と同様の枠状の支持体を用いてもよい。この場合は、図10に示すように、治具(図示せず)に固定された位置補正済みの薄膜シート9のみを配線基板4の貼り付け位置(仮想線で示したリング状領域)に貼り付け、治具を取り除く。
図11(a)に示すように、コンタクトシート2を固定したセラミクスリング7に歪みを与えてプローブカード1を組み立ててもよい。このようにすることによっても薄膜シート9上のバンプ電極5の位置を補正することができる。図中の一点鎖線はセラミクスリング7が本来の楕円形状で組み立てられた場合の位置を示す。実線で示すように、セラミクスリング7はB−B’ラインに沿う方向に内向きに力が加えられることで、B−B’方向に縮み、それと直交する方向に伸びる、という歪みが生じた状態にある。
例えば8インチウェーハをバーンインする場合に、外形240mm、内径222mm、厚み2mmのSiCのセラミクスリング7にコンタクトシート2を固定したものを用いるとすると、セラミクスリング7に内向きに加える力を数kgから数十kg程度にすれば、最外周における歪みの程度は数umから100um程度となる。セラミクスは一定以上の外圧を与えると割れを起こすので、100um未満の歪みが適当である。
歪みの程度をできるだけ高く保つためには、セラミクスの表面をきめ細かな粒子で研磨して傷等を取り除いておくことが好ましく、更には鋭利な傷は化学エッチなどで取り除いておくことが好ましい。
なお、セラミクスリング7に単に歪みを与えた状態でプローブカード1を組み立てると、セラミクスリング7は歪を緩和する方向に変形し、つまり元の状態に戻ってしまう。これを防ぐために、セラミクスリング7を配線基板4に対して接着剤等により固定するか、配線基板4上に押さえジグなどで固定することが必要となる。図11(a)は接着固定した状態を示している。
図11(b)は、コンタクトシート2を固定したセラミクスリング7に歪みを与え、その形状をテープ30で固定した後に、セラミクスリング7を配線基板4に固定した状態を示している。セラミクスリング7の最も伸びた方向の両端の箇所(この場合はB−B’との交点)に、カプトンテープなどの張力の大きい接着性のテープ30を前記両端の箇所を互いに引き寄せるように引っ張って貼付するのが有効である。配線基板4への固定完了後にはテープ30は取り外してもよい。
以上のようにしてセラミクスリング7に歪みを与えることで位置補正する場合の効果を調べた。具体的には、300mmウェーハに対応するプローブカード1のコンタクトシート2(セラミクスリング7+バンプ付きの薄膜シート9)について、図中に示したような最外周にある8箇所のバンプ電極5、すなわち、ウェーハセンターに対応する設計上の中心を基準として上下左右および斜めに位置する45度間隔にある8箇所のバンプ電極5を選び、補正の前後のバンプ位置を測定した。
図12は測定結果を示す。縦軸には、プローブカード1の設計中心からの距離(実測値)と対応する設計上の距離(設計値)との差を取った。外側へのバンプ電極5の移動をプラスとし、内側への移動をマイナスとして、補正前の測定結果を丸印でプロットし、補正後の測定結果を四角印でプロットした。一点鎖線は各測定点にフィッティングさせたサインカーブを表している。位置補正によって設計値に近づくことが明らかである。
以上説明したようにしてバンプ電極5を位置補正したプローブカード1を用いれば、半導体ウェーハ31の電極32とのコンタクト不良が無くなり、再検査の必要が無く、検査リードタイムの短縮が図れ、品質向上につながる。
なお、バンプ電極5はプローブ電極の代表例として挙げたもので、たとえば針状や角錐状の電極であっても構わない。セラミクスリング7も、セラミクスあるいは他の材料からなる四角形、多角形等の枠状の支持体(支持治具)であっても構わない。
本発明に係る半導体集積回路検査用プローブカード及びその製造法は、プローブ電極の位置精度を向上させることができるので、微細化が進む半導体ウェーハの微小電極に高精度で接続させてバーンインを行うのに有用である。
本発明の一実施形態におけるプローブカードの内のコンタクトシートの概略構成を示す平面図 図1のコンタクトシートの面内張力分布と変位量との相関図 本発明および従来のコンタクトシートに用いられている高分子材料の熱収縮特性図 コンタクトシートのプローブ電極を位置補正する本発明の第1の方法を説明する平面図 図4の位置補正方法をさらに説明する概念図 本発明の位置補正装置の構成図 コンタクトシートのプローブ電極を位置補正する本発明の第2の方法を説明する平面図 コンタクトシートのプローブ電極を位置補正する本発明の第3の方法を説明する平面図 コンタクトシートのプローブ電極を位置補正する本発明の第4の方法を説明する平面図 本発明の他の実施形態におけるプローブカードの概略構成を示す分解斜視図 本発明の他の実施形態におけるプローブカードの概略構成およびそのプローブ電極を位置補正する本発明の第5の方法を説明する平面図 図11の方法の効果を示す図 従来よりあるプローブカードの構成図 図13のプローブカードの内のコンタクトシートの製造工程図
符号の説明
1 プローブカード
2 コンタクトシート(バンプ付き薄膜シート)
4 配線基板
5 バンプ電極(プローブ電極)
6 孤立パターン電極(第2の電極)
7 セラミクスリング
8 Cu層
9 薄膜シート
10 2層基材
12 張力変更部
13 熱源
14 焼付き防止プレート
15 ウェーハトレー
16 X−Y移動ステージ
17 認識カメラ
18 熱源ユニット
31 半導体ウェーハ
32 パッド電極

Claims (16)

  1. 半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードであって、
    前記支持体に固定された薄膜シートは局所的な張力変更部を形成することで張力歪が発生されていて、前記複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されている半導体集積回路検査用プローブカード。
  2. 薄膜シートの張力変更部が複数のプローブ電極の形成領域よりも外周側に形成された請求項1記載の半導体集積回路検査用プローブカード。
  3. 半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、張力を有する状態で外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードであって、
    前記薄膜シートが固定された支持体はリング状であって、この支持体の面方向の少なくとも一方向に歪を与えられて剛性を有する配線基板に固定されていて、前記薄膜シートの複数のプローブ電極が前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されている半導体集積回路検査用プローブカード。
  4. 半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードを製造する際に、
    前記支持体と同一もしくは異なる枠状の支持体に固定された薄膜シートに張力歪を発生させる局所的な張力変更部を少なくとも一箇所形成することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正する、半導体集積回路検査用プローブカードの製造方法。
  5. 張力変更部として加熱収縮部あるいは弾性率低下部を形成する請求項4記載の半導体集積回路検査用プローブカードの製造方法。
  6. 加熱収縮部を形成するために薄膜シートを加熱する際には、プローブ電極の位置を計測しながら加熱量と加熱位置とを制御する請求項5記載の半導体集積回路検査用プローブカードの製造方法。
  7. 加熱収縮部を形成するために薄膜シートを加熱する際には、熱源として、温風、電気ヒータ、レーザー、またはハロゲンランプを使用する請求項5または請求項6のいずれかに記載の半導体集積回路検査用プローブカードの製造方法。
  8. ハロゲンランプを使用するときに光ファイバーによって集光する請求項7記載の半導体集積回路検査用プローブカードの製造方法。
  9. 弾性率低下部を形成するために、薄膜シートに物理的手段により孔を形成する請求項5記載の半導体集積回路検査用プローブカードの製造方法。
  10. 物理的手段としてレーザーを使用する際には、薄膜シートの下地に耐熱材を設ける請求項9記載の半導体集積回路検査用プローブカードの製造方法。
  11. 弾性率低下部を形成するために、薄膜シートを機械的研磨または化学的エッチングにより薄膜化する請求項5記載の半導体集積回路検査用プローブカードの製造方法。
  12. 半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードを製造する際に、
    前記薄膜シートが固定された枠状の前記支持体を、前記薄膜シートに張力歪を発生させる歪を与えて剛性を有する配線基板に固定することにより、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正する、半導体集積回路検査用プローブカードの製造方法。
  13. 枠状の支持体の歪は薄膜シートの面方向に100um未満とする請求項12記載の半導体集積回路検査用プローブカードの製造方法。
  14. 枠状の支持体の歪は所望の箇所をテープで結合することによって与える請求項12記載の半導体集積回路検査用プローブカードの製造方法。
  15. プローブ電極付きの薄膜シートは、
    導体層と絶縁弾性材層とを表裏に有する多層基材をその外周部において枠状の支持体に張力を持たせた状態で固定する工程と、
    前記多層基材の所定の複数箇所に前記絶縁弾性材層側から前記導体層に達する穴を形成する工程と、
    各穴の箇所に前記導体層に導通するように導体材料を配置して複数のプローブ電極を形成する工程と、
    各穴の箇所の前記導体層を残すように前記導体層をエッチングすることにより前記複数のプローブ電極のそれぞれに電気接続する複数の第2の電極を形成する工程と
    を少なくとも行って製造する、請求項4または請求項12のいずれかに記載の半導体集積回路検査用プローブカードの製造方法。
  16. 半導体ウェーハに形成された複数の半導体集積回路素子を一括で電気導通させるための複数のプローブ電極が一主面に形成され、外周部において支持体に固定された薄膜シートを有する半導体集積回路検査用プローブカードを製造する際に、前記薄膜シートの複数のプローブ電極の位置を前記半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に補正するための位置補正装置であって、
    前記半導体ウェーハおよび前記支持体と同一または異なる枠状の支持体に固定された前記薄膜シートを保持するためのステージと、
    前記ステージに保持された半導体ウェーハおよび薄膜シートの任意の位置を認識する認識手段と、
    前記薄膜シートに熱を加えるための熱源ユニットおよび熱量コントローラと、
    前記薄膜シートを前記熱源ユニットによる加熱位置に配置するために前記ステージと熱源ユニットの少なくとも一方を移動させる移動手段およびX,Y、Z位置コントローラと、
    前記認識手段で認識された薄膜シートのプローブ電極の位置と対応する半導体集積回路素子の電極の位置とのずれ量に基づいて、前記薄膜シートに張力歪を発生させる局所的な加熱収縮部を形成するように、前記X,Y,Z位置コントローラおよび熱量コントローラに加熱位置および加熱時間を指令する統合制御装置とを備えた位置補正装置。
JP2006205462A 2006-07-28 2006-07-28 半導体集積回路検査用プローブカードとその製造方法 Pending JP2008034569A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006205462A JP2008034569A (ja) 2006-07-28 2006-07-28 半導体集積回路検査用プローブカードとその製造方法
CN200710101399.2A CN101114603A (zh) 2006-07-28 2007-04-23 半导体集成电路检查用探头卡及其制造方法
US11/812,463 US7768285B2 (en) 2006-07-28 2007-06-19 Probe card for semiconductor IC test and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205462A JP2008034569A (ja) 2006-07-28 2006-07-28 半導体集積回路検査用プローブカードとその製造方法

Publications (1)

Publication Number Publication Date
JP2008034569A true JP2008034569A (ja) 2008-02-14

Family

ID=39022840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205462A Pending JP2008034569A (ja) 2006-07-28 2006-07-28 半導体集積回路検査用プローブカードとその製造方法

Country Status (3)

Country Link
US (1) US7768285B2 (ja)
JP (1) JP2008034569A (ja)
CN (1) CN101114603A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009270880A (ja) * 2008-05-02 2009-11-19 Micronics Japan Co Ltd 電子デバイスの電気的試験用接触子、その製造方法及びプローブ組立体
KR102586832B1 (ko) * 2023-07-12 2023-10-11 김왕균 프로브 카드의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436146B2 (ja) * 2009-10-23 2014-03-05 パナソニック株式会社 ウェーハ検査装置
CN104215892A (zh) * 2013-05-31 2014-12-17 立锜科技股份有限公司 测试操作机与测试载具以及相关测试方法
TWI702402B (zh) * 2015-05-07 2020-08-21 義大利商探針科技公司 特別用於減少間距應用的具有垂直探針的測試頭
US10832927B2 (en) 2015-12-18 2020-11-10 Texas Instruments Incorporated Interlocking nest wafer protector
JP7157019B2 (ja) * 2019-08-07 2022-10-19 株式会社東芝 圧力センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326540A (ja) * 1991-04-25 1992-11-16 Tokyo Electron Ltd プローバ
JPH0783953A (ja) * 1993-09-14 1995-03-31 Matsushita Electric Ind Co Ltd 回路基板検査用プローブおよびこれを備えた回路基板検査システム並びに回路基板検査用プローブの製造方法
JPH1167856A (ja) * 1997-08-08 1999-03-09 Hoya Corp バーンインボード及びその製造方法
JPH11121555A (ja) * 1997-10-20 1999-04-30 Matsushita Electric Ind Co Ltd ウェハカセット

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124639A (en) * 1990-11-20 1992-06-23 Motorola, Inc. Probe card apparatus having a heating element and process for using the same
US5325052A (en) * 1990-11-30 1994-06-28 Tokyo Electron Yamanashi Limited Probe apparatus
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2828410B2 (ja) 1993-12-21 1998-11-25 松下電器産業株式会社 プローブカード及び半導体チップの検査方法
US5990695A (en) * 1998-01-16 1999-11-23 Packard Hughes Interconnect Co. Membrane test probe
JP4088121B2 (ja) * 2002-08-14 2008-05-21 富士通株式会社 コンタクタの製造方法
JP2005340485A (ja) 2004-05-27 2005-12-08 Matsushita Electric Ind Co Ltd 検査用基板の製造方法及び検査用基板の補正治具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326540A (ja) * 1991-04-25 1992-11-16 Tokyo Electron Ltd プローバ
JPH0783953A (ja) * 1993-09-14 1995-03-31 Matsushita Electric Ind Co Ltd 回路基板検査用プローブおよびこれを備えた回路基板検査システム並びに回路基板検査用プローブの製造方法
JPH1167856A (ja) * 1997-08-08 1999-03-09 Hoya Corp バーンインボード及びその製造方法
JPH11121555A (ja) * 1997-10-20 1999-04-30 Matsushita Electric Ind Co Ltd ウェハカセット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009270880A (ja) * 2008-05-02 2009-11-19 Micronics Japan Co Ltd 電子デバイスの電気的試験用接触子、その製造方法及びプローブ組立体
KR102586832B1 (ko) * 2023-07-12 2023-10-11 김왕균 프로브 카드의 제조방법

Also Published As

Publication number Publication date
US20080150563A1 (en) 2008-06-26
US7768285B2 (en) 2010-08-03
CN101114603A (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
JP4187718B2 (ja) プローブカード
JP2008034569A (ja) 半導体集積回路検査用プローブカードとその製造方法
KR100781856B1 (ko) 프로브 카드 및 프로브 시트 또는 프로브 카드를 이용한반도체 검사 장치 및 반도체 장치의 제조 방법
JP2009198407A (ja) プローブの針跡転写部材及びプローブ装置
WO2003062836A1 (fr) Sonde avec contacteur trapezoidal, dispositif utilisant cette sonde et procede de fabrication de cette sonde et de ce dispositif
JP2006515067A (ja) プローブポジショニング及びボンディング装置並びにプローブボンディング方法
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
US20100301884A1 (en) Thin-film probe sheet and method of manufacturing the same, probe card, and semiconductor chip inspection apparatus
US8148646B2 (en) Process of positioning groups of contact structures
JP3096197B2 (ja) プローブカード
JP6625847B2 (ja) プローブ、プローブ組立体の製造方法およびプローブ組立体
JP2011022001A (ja) プローブカード
US10481177B2 (en) Wafer inspection method
WO2013190844A1 (ja) プローブカード固定装置、プローブ検査装置、プローブ検査方法及びプローブカード
KR100746884B1 (ko) 접속 장치, 반도체 칩 검사 장치 및 반도체 장치의 제조방법
JP6333225B2 (ja) プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法
US20120161806A1 (en) Probe manufacturing method, probe structure, probe apparatus, and test apparatus
JP2008502912A (ja) プローブボンディング用シリコンウェハ及びそれを用いたプローブボンディング方法
JP2011112517A (ja) プローブカード及びその製造方法
JP2006292471A (ja) コンタクトプローブの製造方法およびコンタクトプローブ製造装置
JP2009098153A (ja) 薄膜プローブの製造方法
JP3313031B2 (ja) プローブカード
JP2005038983A (ja) プローブ用配線基板及び半導体素子の製造方法
JP5718978B2 (ja) ウェーハの検査方法
KR20100027736A (ko) 프로브 본딩 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327