JP2008028800A - システム回路及びその設定方法 - Google Patents
システム回路及びその設定方法 Download PDFInfo
- Publication number
- JP2008028800A JP2008028800A JP2006200394A JP2006200394A JP2008028800A JP 2008028800 A JP2008028800 A JP 2008028800A JP 2006200394 A JP2006200394 A JP 2006200394A JP 2006200394 A JP2006200394 A JP 2006200394A JP 2008028800 A JP2008028800 A JP 2008028800A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- stage unit
- terminal
- mode selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】前段回路と、前段回路の後段かつ被制御装置の前段に位置に設けられた後段回路とを含み、被制御装置に動作を許可する第1の工程と、被制御装置に動作を維持させる第2の工程と、被制御装置に動作を引き続き維持させる第3の工程と、被制御装置に動作を禁止させる第4の工程とを、前段回路と後段回路とが協動して行う。
【選択図】図1
Description
このような問題発生を防止する方法としては特許文献2に開示された発明の如く、信号端子構造をデバイス実装面より物理的に浮かせた状態となるよう特殊なパッケージを利用する方法もあるが、この場合、パッケージ構造が複雑化する為、デバイスの小型化・低価格化が十分に達成できないという問題が発生する。
請求項1の発明は、被制御装置と、動作制御装置と、モード選択信号端子と、データ信号端子とを有し、
前記動作制御装置が前記モード選択信号端子に入力されたモード選択信号と前記データ信号端子に入力されたデータ信号とを前記被制御装置に供給する機能を有するシステム回路であり、
前記被制御装置が、モード設定回路とメモリとを有し、
前記動作制御装置が、初段ユニットと中後段ユニットと遅延ユニットとヒューズユニットとを有し、
前記初段ユニットが、前記モード選択信号端子から供給された前記モード選択信号と前記データ信号端子から供給された前記データ信号とを初段出力信号として前記中後段ユニットへ供給するものであり、
前記中後段ユニットが、前記初段ユニットから供給された前記モード選択信号を前記モード設定回路に、前記初段ユニットから供給された前記データ信号を前記メモリと前記モード設定回路に、それぞれ中後段出力信号として供給するものであり、
前記遅延ユニットが、第1の遅延回路と、第2の遅延回路とを有し、
前記第1の遅延回路が、前記モード設定回路の切換信号に従い第1の制御信号を前記中後段ユニットに供給するものであり、
前記第2の遅延回路が、前記モード設定回路の制御信号に従い前記第1の制御信号の出力から遅れて第2の制御信号を前記中後段ユニットに供給するものであり、
前記ヒューズユニットが、前記モード設定回路の制御信号に従い前記第2の制御信号の出力から遅れて初段制御用信号を前記初段ユニットに供給するものであり、
前記中後段ユニットが、前記第1の制御信号を受けて該中後段ユニットの中後段出力信号をモード選択信号とデータ信号とを前記被制御装置の動作状態を保持させる為の保持信号に切り換えて出力する機能と、前記第2の制御信号を受けて前記初段ユニットとの前記モード選択信号及び前記データ信号の伝達路を遮断状態とする機能を有し、
前記初段ユニットが、前記初段制御用信号を受けて前記モード選択信号端子の入力インピーダンス及び入力抵抗の値と前記データ信号入力端子の入力インピーダンス及び入力抵抗の値とを大きくする機能と、該初段ユニットの前記初段出力信号を固定値とする機能を有する。
前記モード選択信号端子と固定電位間に第1のスイッチ回路を接続し、前記モード選択信号端子に第1のクロックド・インバータの入力端を接続し、前記第1のインバータの閾値電位よりも高電位の固定電位と前記第1のクロックド・インバータの出力端との間に第2のスイッチ回路を接続し、前記第1のクロックド・インバータの出力端と第1のインバータの入力端とを接続した構成と、
前記データ信号端子と固定電位間に第3のスイッチ回路を接続し、前記モード選択信号端子に第2のクロックド・インバータの入力端を接続し、前記第2のインバータの閾値電位よりも高電位の固定電位と前記第2のクロックド・インバータの出力端との間に第4のスイッチ回路を接続し、前記第2のクロックド・インバータの出力端と第2のインバータの入力端とを接続した構成と、を有し、
前記初段制御用信号による制御に基づき、前記第1のスイッチ回路と第3のスイッチ回路をオフに、第1のクロックド・インバータと第2のクロックド・インバータの出力インピーダンスを高インピーダンスに、前記第2のスイッチ回路と前記第4のスイッチ回路をオンにするものであることを特徴とする。
前記中後段ユニットが、第5〜第8のスイッチ回路と、第1のバッファと、第2のバッファとを有し、
前記第1のバッファの入力端と前記手段ユニットの前記第1のインバータの出力端との間に前記第5のスイッチ回路を接続し、前記第1のバッファの入力端と固定電位間に前記第6のスイッチ回路を接続し、前記第1のバッファの出力端を前記モード設定回路側に接続した構成を有し、
前記第2のバッファの入力端と前記初段ユニットの前記第2のインバータの出力端との間に前記第7のスイッチ回路を接続し、前記第2のバッファの入力端と固定電位間に前記第8のスイッチ回路を接続し、前記第2のバッファの出力端を前記メモリ側に接続した構成を有し、
前記第1の制御信号による制御に基づき、前記第6のスイッチ回路と前記第8のスイッチ回路をオンに、前記第2の制御信号による制御に基づき、前記第5のスイッチ回路と前記第7のスイッチ回路をオフにするものであることを特徴とする。
前記メモリに記憶されたデータに基づき前記温度補償回路の動作を制御する発振装置であることを特徴とする。
前記動作制御装置が、初段ユニットと中後段ユニットと遅延ユニットとヒューズユニットとを有し、前記モード選択信号端子に入力されたモード選択信号と前記データ信号端子に入力されたデータ信号とを前記被制御装置に供給する機能を有し、
前記遅延ユニットが、第1の遅延回路と、第2の遅延回路とを有し、
前記被制御装置が、モード設定回路とメモリとを有するシステム回路の設定方法であり、
前記初段ユニットが、前記モード選択信号端子から供給された前記モード選択信号と前記データ信号端子から供給された前記データ信号とを初段出力信号として前記中後段ユニットへ供給する工程と、
前記中後段ユニットが、前記初段ユニットから供給された前記モード選択信号を前記モード設定回路に、前記初段ユニットから供給された前記データ信号を前記メモリと前記モード設定回路に、それぞれ中後段出力信号として供給する工程と、
前記第1の遅延回路が、前記モード設定回路の制御信号に従い第1の制御信号を前記中後段ユニットに供給する工程と、
前記第2の遅延回路が、前記モード設定回路の切換信号に従い前記第1の制御信号の出力から遅れて第2の制御信号を前記中後段ユニットに供給する工程と、
前記ヒューズユニットが、前記モード設定回路の制御信号に従い前記第2の制御信号の出力から遅れて初段制御用信号を前記初段ユニットに供給する工程と、
前記中後段ユニットが、前記第1の制御信号を受けて該中後段ユニットの中後段出力信号をモード選択信号とデータ信号とを前記被制御装置の動作状態を保持させる為の保持信号に切り換えて出力する工程と、
前記中後段ユニットが、前記第2の制御信号を受けて前記初段ユニットとの前記モード選択信号及び前記データ信号の伝達路を遮断状態とする工程と、
前記初段ユニットが、前記初段制御用信号を受けて前記モード選択信号端子の入力インピーダンス及び入力抵抗の値と前記データ信号入力端子の入力インピーダンス及び入力抵抗の値とを大きくするよう制御する工程と、
前記初段ユニットが、該初段ユニットの前記初段出力信号を固定値とするよう制御する工程と、を有する。
図1に示されるように、実施例の発振システム回路SYSは、『被動作制御装置』である発振装置DEV、及び、『動作制御装置』であるモード制御装置CNTを含み、入力されるモード選択信号MS、データ信号DT、及び、クロック信号CLK(いずれもデジタル信号)に従って、発振装置DEV内への温度補償用データ700入力に関する処理を行う。
初段ユニット10は、クロック信号CLKに同期するモード選択信号MS及びデータ信号DTの入力を受ける。初段ユニット10は、前記モード選択信号MSについて、モード選択信号端子MS_Tに一端が接続された抵抗器11aと、当該抵抗器11aの他端及び接地電位GND間に設けられた第1のスイッチ回路であるNMOSトランジスタ12aと、当該モード選択信号MSを受ける、『前段回路』である第1のクロックド・インバータ13aと、第1のクロックド・インバータ13aの出力端に一端が接続された抵抗器14aと、当該抵抗器14aの他端及び電源電位Vdd間に設けられた第2のスイッチ回路であるPMOSトランジスタ15aと、第1のクロックド・インバータ13aの後段に設けられた第1のインバータ16aとを有する。
中後段ユニット20は、モード選択信号MSについて、第5のスイッチ回路であるトランスミッションゲート21a(相互に並列接続されたPMOSトランジスタとNMOSトランジスタとからなる。)と、トランスミッションゲート21aの出力端及び電源電位Vdd間に設けられた第6のスイッチ回路であるPMOSトランジスタ22aと、前記トランスミッションゲート21aの後段に設けられた、『後段回路』である第1のバッファ23aとを有する。更に中後段ユニット20は、データ信号DTについて、第7のスイッチ回路であるトランスミッションゲート21b(トランスミッションゲート21aと同様な構成を有する。)と、当該トランスミッションゲート21bの出力端及び接地電位GND間に設けられた第8のスイッチ回路であるNMOSトランジスタ22bと、前記トランスミッションゲート21bの後段に設けられた、『後段回路』である第2のバッファ23bとを有する。
そして、第1、第2のバッファ23a、23bは、被制御装置へ中後段出力信号として供給する。
遅延ユニット30は、第1の遅延回路31と、第2の遅延回路32とを有する。第1、第2の遅延回路31、32は、共に、モード設定回路100から切換信号swを受けて第1の遅延回路31が第1の制御信号cnt1を出力し、第2の遅延回路32が第1の制御信号cnt2を出力する。当該切換信号swを受けてから第1の遅延回路31が第1の制御信号cnt1を出力するまでの時間(遅延時間)は、前記切換信号swを受けてから第2の遅延回路32が第2の制御信号cnt2を出力するまでの時間(遅延時間)よりも短い。
ヒューズユニット40は、発振装置DEVから出力される遮断信号cutをゲート端に受けるNMOSトランジスタ41と、第1のカレントミラー回路42と、前記NMOSトランジスタ41及び前記第1のカレントミラー回路42間に設けられた抵抗器43と、当該第1のカレントミラー回路42と接地電位GND間に設けられた抵抗器44と、前記第1のカレントミラー回路42にゲート端が接続された遮断用NMOSトランジスタ45と、当該遮断用NMOSトランジスタ45と電源電位Vdd間に設けられたヒューズ46(ポリシリコンヒューズ)と、第2のカレントミラー回路47と、当該第2のカレントミラー回路47及び電源電位Vdd間に設けられた抵抗器48と、前記ヒューズ46の一端と前記遮断用NMOSトランジスタ45のドレイン端、及び前記第2のカレントミラー回路47の出力端とがその入力端に接続されたインバータ49とを有する。
実施例の発振システムSYSの動作について図2〜図7を用いて説明する。
尚、RAMエミュレーションモードでは、前記温度補償回路400が、初段ユニット10と中後段ユニット20とを介して供給を受けたデータ信号DTに基づくRAM300に一時的に格納された温度補償用データを用いて前記水晶振動子500と発振回路600とからなる水晶発振装置の発振動作について前記温度補償を行うことにより、当該温度補償の動作を確認する。上記したRAMエミュレーションモードに引き続き行うPROM書込モードでは、前記RAM300に一時的に格納されている前記温度補償用データをPROM200に固定的に書き込む(図1に示す温度補償データ700)。前記PROM書込モードに引き続くPROMベリファイモードでは、前記PROM200に固定的に書き込んだ温度補償用データ700の内容を検証するものである。
上記した発振システムSYSによれば、工程4以後には、仮に、モード選択信号端子MS_T及びデータ信号端子DT_Tに外乱が加わって、例えば、モード選択信号端子MS_Tに、発振装置DEVの動作(モード設定回路100によるデータ信号DTの受付動作)の許否に悪影響を及ぼし得る外乱「1」が印加されても、クロックド・インバータ13aが『遮断状態』であることから、当該外乱「1」が、トランスミッションゲート21a及びバッファ23aを経由してモード設定回路100等に出力されることはなく、これにより、モード設定回路100は、データ信号DTを受け付けることができず、即ち、上記のような外乱「1」の影響に起因する不測の誤動作を回避することが可能となる。更に、NMOSトランジスタ12a、12bがオフ状態であることによりモード選択信号端子MS_Tとデータ信号端子DT_Tとが接地電位GNDと切離され入力抵抗・入力インピーダンスが高い状態であるので例えば、発振システム回路SYSの電源電圧Vddの端子とモード選択信号端子MS_Tとの間が導電性異物等により短絡してしまっても、電源電圧Vddの端子と接地電位GNDである配線とが短絡しないので発振システム回路や発振システム回路を搭載した装置の動作が停止するなどの誤動作が起きるのを防止することができる。
更に、発振システム回路を有する発振装置として発振システム回路を収容するパッケージに設けたデータ信号端子やモード選択信号端子等の信号端子構造を特殊なものとすることなく外乱による異常動作発生を防止することができるので、パッケージの設計自由度が広がり、発振装置の小型化、低価格化を十分達成させることができる。
Claims (6)
- 被制御装置と、動作制御装置と、モード選択信号端子と、データ信号端子とを有し、
前記動作制御装置が前記モード選択信号端子に入力されたモード選択信号と前記データ信号端子に入力されたデータ信号とを前記被制御装置に供給する機能を有するシステム回路であり、
前記被制御装置が、モード設定回路とメモリとを有し、
前記動作制御装置が、初段ユニットと中後段ユニットと遅延ユニットとヒューズユニットとを有し、
前記初段ユニットが、前記モード選択信号端子から供給された前記モード選択信号と前記データ信号端子から供給された前記データ信号とを初段出力信号として前記中後段ユニットへ供給するものであり、
前記中後段ユニットが、前記初段ユニットから供給された前記モード選択信号を前記モード設定回路に、前記初段ユニットから供給された前記データ信号を前記メモリと前記モード設定回路に、それぞれ中後段出力信号として供給するものであり、
前記遅延ユニットが、第1の遅延回路と、第2の遅延回路とを有し、
前記第1の遅延回路が、前記モード設定回路の切換信号に従い第1の制御信号を前記中後段ユニットに供給するものであり、
前記第2の遅延回路が、前記モード設定回路の制御信号に従い前記第1の制御信号の出力から遅れて第2の制御信号を前記中後段ユニットに供給するものであり、
前記ヒューズユニットが、前記モード設定回路の制御信号に従い前記第2の制御信号の出力から遅れて初段制御用信号を前記初段ユニットに供給するものであり、
前記中後段ユニットが、前記第1の制御信号を受けて該中後段ユニットの中後段出力信号をモード選択信号とデータ信号とを前記被制御装置の動作状態を保持させる為の保持信号に切り換えて出力する機能と、前記第2の制御信号を受けて前記初段ユニットとの前記モード選択信号及び前記データ信号の伝達路を遮断状態とする機能を有し、
前記初段ユニットが、前記初段制御用信号を受けて前記モード選択信号端子の入力インピーダンス及び入力抵抗の値と前記データ信号入力端子の入力インピーダンス及び入力抵抗の値とを大きくする機能と、該初段ユニットの前記初段出力信号を固定値とする機能を有するシステム回路。 - 前記初段ユニットが、前記初段制御用信号を受けて固定値0の前記初段出力信号を出力するものであることを特徴とする請求項1に記載のシステム回路。
- 前記初段ユニットが、第1〜第4のスイッチ回路と、第1のクロックド・インバータと、第2のクロックド・インバータと、前記初段出力信号を出力する第1及び第2のインバータとを有し、
前記モード選択信号端子と固定電位間に第1のスイッチ回路を接続し、前記モード選択信号端子に第1のクロックド・インバータの入力端を接続し、前記第1のインバータの閾値電位よりも高電位の固定電位と前記第1のクロックド・インバータの出力端との間に第2のスイッチ回路を接続し、前記第1のクロックド・インバータの出力端と第1のインバータの入力端とを接続した構成と、
前記データ信号端子と固定電位間に第3のスイッチ回路を接続し、前記モード選択信号端子に第2のクロックド・インバータの入力端を接続し、前記第2のインバータの閾値電位よりも高電位の固定電位と前記第2のクロックド・インバータの出力端との間に第4のスイッチ回路を接続し、前記第2のクロックド・インバータの出力端と第2のインバータの入力端とを接続した構成と、を有し、
前記初段制御用信号による制御に基づき、前記第1のスイッチ回路と第3のスイッチ回路をオフに、第1のクロックド・インバータと第2のクロックド・インバータの出力インピーダンスを高インピーダンスに、前記第2のスイッチ回路と前記第4のスイッチ回路をオンにするものであることを特徴とする請求項1に記載のシステム回路。 - 前記中後段ユニットが、第5〜第8のスイッチ回路と、第1のバッファと、第2のバッファとを有し、
前記第1のバッファの入力端と前記手段ユニットの前記第1のインバータの出力端との間に前記第5のスイッチ回路を接続し、前記第1のバッファの入力端と固定電位間に前記第6のスイッチ回路を接続し、前記第1のバッファの出力端を前記モード設定回路側に接続した構成を有し、
前記第2のバッファの入力端と前記初段ユニットの前記第2のインバータの出力端との間に前記第7のスイッチ回路を接続し、前記第2のバッファの入力端と固定電位間に前記第8のスイッチ回路を接続し、前記第2のバッファの出力端を前記メモリ側に接続した構成を有し、
前記第1の制御信号による制御に基づき、前記第6のスイッチ回路と前記第8のスイッチ回路をオンに、前記第2の制御信号による制御に基づき、前記第5のスイッチ回路と前記第7のスイッチ回路をオフにするものであることを特徴とする請求項1乃至3のいずれか一項に記載のシステム回路。 - 前記被制御装置が、圧電発振回路と、該圧電発振回路の周波数温度特性を補償する為の温度補償回路とを備え、
前記メモリに記憶されたデータに基づき前記温度補償回路の動作を制御する発振装置であることを特徴とする請求項1乃至4のいずれか一項に記載のシステム回路。 - 被制御装置と、動作制御装置と、モード選択信号端子と、データ信号端子とを有し、
前記動作制御装置が、初段ユニットと中後段ユニットと遅延ユニットとヒューズユニットとを有し、前記モード選択信号端子に入力されたモード選択信号と前記データ信号端子に入力されたデータ信号とを前記被制御装置に供給する機能を有し、
前記遅延ユニットが、第1の遅延回路と、第2の遅延回路とを有し、
前記被制御装置が、モード設定回路とメモリとを有するシステム回路の設定方法であり、
前記初段ユニットが、前記モード選択信号端子から供給された前記モード選択信号と前記データ信号端子から供給された前記データ信号とを初段出力信号として前記中後段ユニットへ供給する工程と、
前記中後段ユニットが、前記初段ユニットから供給された前記モード選択信号を前記モード設定回路に、前記初段ユニットから供給された前記データ信号を前記メモリと前記モード設定回路に、それぞれ中後段出力信号として供給する工程と、
前記第1の遅延回路が、前記モード設定回路の制御信号に従い第1の制御信号を前記中後段ユニットに供給する工程と、
前記第2の遅延回路が、前記モード設定回路の切換信号に従い前記第1の制御信号の出力から遅れて第2の制御信号を前記中後段ユニットに供給する工程と、
前記ヒューズユニットが、前記モード設定回路の制御信号に従い前記第2の制御信号の出力から遅れて初段制御用信号を前記初段ユニットに供給する工程と、
前記中後段ユニットが、前記第1の制御信号を受けて該中後段ユニットの中後段出力信号をモード選択信号とデータ信号とを前記被制御装置の動作状態を保持させる為の保持信号に切り換えて出力する工程と、
前記中後段ユニットが、前記第2の制御信号を受けて前記初段ユニットとの前記モード選択信号及び前記データ信号の伝達路を遮断状態とする工程と、
前記初段ユニットが、前記初段制御用信号を受けて前記モード選択信号端子の入力インピーダンス及び入力抵抗の値と前記データ信号入力端子の入力インピーダンス及び入力抵抗の値とを大きくするよう制御する工程と、
前記初段ユニットが、該初段ユニットの前記初段出力信号を固定値とするよう制御する工程と、を有するシステム回路の設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200394A JP4957107B2 (ja) | 2006-07-24 | 2006-07-24 | システム回路及びその設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200394A JP4957107B2 (ja) | 2006-07-24 | 2006-07-24 | システム回路及びその設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028800A true JP2008028800A (ja) | 2008-02-07 |
JP4957107B2 JP4957107B2 (ja) | 2012-06-20 |
Family
ID=39118980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006200394A Expired - Fee Related JP4957107B2 (ja) | 2006-07-24 | 2006-07-24 | システム回路及びその設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4957107B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105406852A (zh) * | 2014-09-08 | 2016-03-16 | 精工爱普生株式会社 | 振荡电路、振荡器、电子设备、移动体及振荡器的控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63272206A (ja) * | 1987-04-30 | 1988-11-09 | Nippon Telegr & Teleph Corp <Ntt> | 温度補償型水晶発振回路 |
JPH07162232A (ja) * | 1993-12-08 | 1995-06-23 | Meidensha Corp | ディジタル温度補償水晶発振器 |
JPH10163751A (ja) * | 1996-11-28 | 1998-06-19 | Nec Corp | デジタル温度補償発振器 |
JP3310550B2 (ja) * | 1996-01-23 | 2002-08-05 | 日本電波工業株式会社 | 温度補償水晶発振器およびその特性最適化方法 |
-
2006
- 2006-07-24 JP JP2006200394A patent/JP4957107B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63272206A (ja) * | 1987-04-30 | 1988-11-09 | Nippon Telegr & Teleph Corp <Ntt> | 温度補償型水晶発振回路 |
JPH07162232A (ja) * | 1993-12-08 | 1995-06-23 | Meidensha Corp | ディジタル温度補償水晶発振器 |
JP3310550B2 (ja) * | 1996-01-23 | 2002-08-05 | 日本電波工業株式会社 | 温度補償水晶発振器およびその特性最適化方法 |
JPH10163751A (ja) * | 1996-11-28 | 1998-06-19 | Nec Corp | デジタル温度補償発振器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105406852A (zh) * | 2014-09-08 | 2016-03-16 | 精工爱普生株式会社 | 振荡电路、振荡器、电子设备、移动体及振荡器的控制方法 |
JP2016058823A (ja) * | 2014-09-08 | 2016-04-21 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器、移動体及び発振器の制御方法 |
CN105406852B (zh) * | 2014-09-08 | 2021-06-15 | 精工爱普生株式会社 | 振荡电路、振荡器、电子设备、移动体及振荡器的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4957107B2 (ja) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2693629B1 (en) | Crystal resonator-based oscillator and control method thereof | |
KR100660899B1 (ko) | 누설 전류 패스를 제거할 수 있는 퓨즈 회로 | |
JP2007097138A (ja) | フリップフロップ回路 | |
KR100416625B1 (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
US7532535B2 (en) | Apparatus and method for supplying power voltages in active and stand-by modes | |
KR20090037617A (ko) | 스큐 보상 회로 | |
JP4957107B2 (ja) | システム回路及びその設定方法 | |
US20070182462A1 (en) | Output driver capable of controlling a short circuit current | |
US20060132183A1 (en) | Semiconductor device | |
US8395420B2 (en) | Input buffer circuit | |
KR20080038954A (ko) | 파워 온 리셋 회로 | |
US20060091939A1 (en) | Power supply circuit of delay locked loop | |
CN109947006B (zh) | 电力门控控制电路 | |
US8324942B2 (en) | Clock signal amplification circuit, control method thereof, and clock signal distribution circuit | |
JP2009110568A (ja) | 半導体装置及びそのタイミング制御方法 | |
JP2004208108A (ja) | 集積回路 | |
KR100632595B1 (ko) | 칼럼 제어신호 펄스 폭 제어 회로 | |
KR100520678B1 (ko) | 퓨즈를 포함하는 지연회로, 이를 이용한 반도체 집적회로및 반도체 메모리 장치 | |
US7719342B2 (en) | Input latch circuit having fuses for adjusting a setup and hold time | |
JP2011124703A (ja) | 半導体装置 | |
US8239429B2 (en) | Output buffer receiving first and second input signals and outputting an output signal, and corresponding electronic circuit | |
KR100621227B1 (ko) | 파워 온 리셋 회로 | |
KR101043739B1 (ko) | 집적회로 | |
KR100546180B1 (ko) | 타이밍 튜닝 장치 | |
KR20010004550A (ko) | 데이타 출력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110729 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |