JP2008017268A - 電流制限回路 - Google Patents

Abstract

【課題】Ｄ級増幅器の出力段のスイッチング素子に過電流が発生した場合に、各スイッチング素子に大きなダメージを与えないように保護する。
【解決手段】出力バッファ回路１０の例えばトランジスタＮＰの過電流が許容値を越えると、電流制限部６０ＮＰは、トランジスタＮＰのドレイン電流を直ちに電流制限目標値に制限する。従って、過電流の検出に応じてトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭをＯＦＦ状態に切り換える電流遮断部３０の動作が遅れる場合でも、トランジスタＮＰへのダメージを減らすことができる。
【選択図】図１

Description

この発明は、半導体集積回路に係り、特にＤ級増幅器等のように比較的大きな電流のスイッチングを行うスイッチング素子を備えた回路の過電流保護回路として好適な電流制限回路に関する。

周知の通り、Ｄ級増幅器では、入力信号に応じて変調されたパルス状の制御信号により、スイッチング素子たるトランジスタのＯＮ／ＯＦＦ切り換えを行い、このトランジスタを介してスピーカ等の負荷の駆動を行う。ここで、スピーカ等の負荷を適切に駆動するためには、トランジスタのＯＮ抵抗を低くする必要がある。しかし、トランジスタのＯＮ抵抗を低くした場合、負荷の一端の天絡または地絡、あるいは負荷の両端の短絡などがあった場合に、トランジスタに許容範囲を越える過電流が流れ、最悪の場合、トランジスタが破壊に至る可能性がある。特許文献１は、この問題を解決するための技術として、負荷駆動用のトランジスタに流れる電流を監視し、トランジスタにおいて過電流が検出された場合には、トランジスタをＯＦＦ状態とする技術を提案している。
特開２００２−１７１１４０号公報

ところで、Ｄ級増幅器は、出力段のトランジスタをスイッチング動作させて負荷を駆動するものであるため、通常の動作においてもトランジスタには過渡的に大きなスイッチング電流が流れる。従って、トランジスタに流れる過電流に過剰に反応してトランジスタをＯＦＦ状態に切り換えたのでは、Ｄ級増幅器の動作が極めて不安定なものとなる。そこで、従来技術の下では、比較的短時間の過電流には反応しないように、過電流の検知を行う回路を構成し、所定時間以上継続して過電流が検知された場合に出力段のトランジスタをＯＦＦ状態に切り換える、という対処法を採用していた（例えば特許文献１の請求項７および図１２参照）。しかし、このような対処法を採用した場合、過電流の検知されたトランジスタに所定時間に亙って過電流を流すことになり、この過電流の通電によるダメージを当該トランジスタに与えてしまう。また、このような対処法を採用した場合には、過電流が検知され始めてからトランジスタがＯＦＦ状態とされるまでの間に時間遅れが生じるので、トランジスタがＯＦＦ状態とされるとき、そのトランジスタに流れる過電流の電流値は大きな値となっている。このため、トランジスタがＯＦＦ状態にされるとき、Ｄ級増幅器に接続されたスピーカ等の誘導性負荷のインダクタンスがそれまでに流れていた電流を維持しようとして、負荷の両端に大きな電圧が発生する。このため、出力バッファ回路の一部の出力ノードに電源電圧のレベルを越える大きな電圧が発生し、関係するトランジスタにダメージが与えられるという問題が発生する。なお、この問題はＤ級増幅器のような外部の負荷をスイッチング素子により駆動する回路に限らず、スイッチングレギュレータ等のように比較的大きな電流のスイッチングを行う回路全般において生じる問題である。

この発明は、以上説明した事情に鑑みてなされたものであり、大電流のスイッチングを行うスイッチング素子を有する回路において、スイッチング素子に大きなダメージが与えられることがないようにスイッチング素子を過電流から保護することができる電流制限回路を提供することを目的とする。

この発明は、制御信号のレベルに応じた電流を通過させるスイッチング素子について、当該スイッチング素子に流れる電流を検出する電流検出部と、前記電流検出部によって許容値を越える電流が検出されたとき、前記スイッチング素子に流れる電流が所定の電流制限目標値に制限されるように前記スイッチング素子に与えられる制御信号のレベルを制御する電流制御部とを有する電流制限部を具備することを特徴とする電流制限回路を提供する。
かかる発明によれば、スイッチング素子に許容値を越える過電流が流れた場合、スイッチング素子に流れる電流が電流制限部によって直ちに電流制限目標値に制限される。従って、スイッチング素子に与えられるダメージを少なくすることができる。

以下、図面を参照し、この発明の実施の形態を説明する。
＜全体構成＞
図１はこの発明による電流制限回路の一実施形態である過電流保護回路を備えたＤ級増幅器の構成を示す回路図である。このＤ級増幅器を構成する各回路は、電界効果トランジスタ（以下、単にトランジスタという）等により構成されており、これら各回路には図示しない電源から電源電圧ＶＤＤが与えられる。

出力バッファ回路１０は、Ｄ級増幅器の最終出力段をなしており、ＰチャネルトランジスタＰＰと、ＮチャネルトランジスタＮＰと、ＰチャネルトランジスタＰＭと、ＮチャネルトランジスタＮＭとにより構成されている。ここで、ＰチャネルトランジスタＰＰおよびＰＭの各ソースは電源線に、ＮチャネルトランジスタＮＰおよびＮＭの各ソースは接地線に接続されている。そして、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＰのドレイン同士が接続され、この接続点が負荷Ｌの一端に接続されており、同様に、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＭのドレイン同士が接続され、この接続点が負荷Ｌの他端に接続されている。

この負荷Ｌは、例えばスピーカである。このＤ級増幅器の稼動時、この負荷Ｌの一端に天絡または地絡が発生し、あるいは負荷Ｌの両端が短絡される事故が発生し、出力バッファ回路１０を構成するトランジスタＰＰ、ＮＰ、ＰＭまたはＮＭのいずれかに許容範囲を越える電流値の過電流が流れる場合がある。本実施形態の特徴は、そのような過電流からトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭを保護する過電流保護回路にある。なお、この過電流保護回路の詳細については後述する。

ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調部２０は、外部から与えられる入力信号ＩＮのレベルに応じてパルス幅変調された４相のパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭを出力する。トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭのいずれにも過電流が流れておらず、Ｄ級増幅器が正常に動作している状況では、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭは、ＡＮＤゲート３１、ＡＮＤゲート３２、ＯＲゲート３３およびＯＲゲート３４を各々通過する。そして、ＡＮＤゲート３１、ＡＮＤゲート３２、ＯＲゲート３３およびＯＲゲート３４の出力信号ＣＰＰ、ＣＰＭ、ＣＮＰおよびＣＮＭ（この場合、パルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭ）はプリドライバ５１、５２、５３および５４に各々与えられる。

ここで、プリドライバ５１〜５４は、各々出力バッファ回路１０のトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭを駆動するインバータ構成のドライバであり、プリドライバ５１は、Ｐチャネルトランジスタ５１ＰおよびＮチャネルトランジスタ５１Ｎにより、プリドライバ５２は、Ｐチャネルトランジスタ５２ＰおよびＮチャネルトランジスタ５２Ｎにより、プリドライバ５３は、Ｐチャネルトランジスタ５３ＰおよびＮチャネルトランジスタ５３Ｎにより、プリドライバ５４は、Ｐチャネルトランジスタ５４ＰおよびＮチャネルトランジスタ５４Ｎにより各々構成されている。これらのプリドライバ５１、５２、５３および５４は、信号ＣＰＰ、ＣＰＭ、ＣＮＰおよびＣＮＭに基づいて、駆動のための制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭを各々発生し、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの各ゲートに出力する。

図２は、正常な状態においてトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの各ゲートに与えられる制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭの波形を示すものである。図２において、期間ＴＡでは、制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭが各々Ｌレベル、Ｈレベル、ＬレベルおよびＨレベルとされ、トランジスタＰＰおよびＮＭの組がＯＮ状態、トランジスタＰＭおよびＮＰの組がＯＦＦ状態とされる。従って、期間ＴＡでは、トランジスタＰＰ、負荷ＬおよびトランジスタＮＭという経路を介して電源からの電流が流れる。また、期間ＴＢでは、制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭが各々Ｈレベル、Ｌレベル、ＨレベルおよびＬレベルとされ、トランジスタＰＭおよびＮＰの組がＯＮ状態、トランジスタＰＰおよびＮＭの組がＯＦＦ状態とされる。従って、期間ＴＢでは、トランジスタＰＭ、負荷ＬおよびトランジスタＮＰという経路を介して電源からの電流が流れる。

期間ＴＡとその後の期間ＴＢとの間および期間ＴＢとその後の期間ＴＡとの間にはデッドタイムＴＤが介在している。このデッドタイムＴＤにおいては、トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭの全てがＯＦＦ状態とされる。正常動作時においては、図示のように期間ＴＡおよびＴＢがデッドタイムＴＤを間に挟んで交互に繰り返され、出力バッファ回路１０による負荷Ｌのプッシュプル駆動が行われる。なお、期間ＴＡおよびＴＢの間にデッドタイムＴＤを設けるのは、貫通電流の発生を防止するためである。

次に、本実施形態による過電流保護回路について説明する。本実施形態による過電流保護回路は、図１に示す電流遮断部３０と、電流制限部６０ＰＰ、６０ＰＭ、６０ＮＰおよび６０ＮＭとを有している。

ここで、電流遮断部３０は、出力バッファ回路１０におけるトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭに流れる電流を監視し、監視結果に基づいて、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭを強制的にＯＦＦ状態とするか否かの制御を行う回路である。

さらに詳述すると、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭのいずれにも基準値ｔｈ１を越える過電流が流れていないと認められる場合、電流遮断部３０は、非アクティブレベル（Ｈレベル）のエラー信号Ｅｒｒ１をＡＮＤゲート３１および３２に、非アクティブレベル（Ｌレベル）のエラー信号Ｅｒｒ２をＯＲゲート３３および３４に与える。この結果、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭは、ＡＮＤゲート３１および３２、ＯＲゲート３３および３４を各々通過した後、プリドライバ５１、５２、５３および５４により各々レベル反転され、制御信号ＧＰＰ、ＧＰＭ、ＧＮＰ、ＧＮＭとしてトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの各ゲートに与えられる。

一方、出力バッファ回路１０におけるトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに基準値ｔｈ１を越える過電流が所定時間以上継続して流れたことを検出した場合、電流遮断部３０は、アクティブレベル（Ｌレベル）のエラー信号Ｅｒｒ１をＡＮＤゲート３１および３２に、アクティブレベル（Ｈレベル）のエラー信号Ｅｒｒ２をＯＲゲート３３および３４に与える。これにより出力バッファ回路１０のＰチャネルトランジスタＰＰおよびＰＭに対する制御信号ＧＰＰおよびＧＰＭは強制的にＨレベルとされ、ＮチャネルトランジスタＮＰおよびＮＭに対する制御信号ＧＮＰおよびＧＮＭは強制的にＬレベルとされる。この結果、出力バッファ回路１０のトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭは、全てＯＦＦ状態とされ、過電流から保護される。

電流制限部６０ＰＰ、６０ＰＭ、６０ＮＰおよび６０ＮＭは、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに流れるドレイン電流の大きさが所定の許容値ＵＬを越えたとき、そのドレイン電流を所定の電流制限目標値ＬＭＴに制限するための制御を行う回路である。好ましい態様において、この電流制限部６０ＰＰ、６０ＰＭ、６０ＮＰおよび６０ＮＭに用いられる許容値ＵＬは、上述した電流遮断部３０に用いられる基準値ｔｈ１よりもやや大きな値とされる。

電流制限部６０ＰＰは、トランジスタＰＰに流れるドレイン電流を検出する電流検出部６１ＰＰと、電流検出部６１ＰＰにより検出されるドレイン電流の大きさが許容値ＵＬを越えたときに、トランジスタＰＰのドレイン電流が許容値ＵＬと同じ大きさまたはそれより小さな値の電流制限目標値ＬＭＴに制限されるようにトランジスタＰＰのゲートに与えられる制御信号ＧＰＰを制御する電流制御部６２ＰＰとにより構成されている。他の電流制限部６０ＰＭ、６０ＮＰおよび６０ＮＭも同様であり、電流制限部６０ＰＭは、電流検出部６１ＰＭと電流制御部６２ＰＭにより、電流制限部６０ＮＰは、電流検出部６１ＮＰと電流制御部６２ＮＰにより、電流制限部６０ＮＭは、電流検出部６１ＮＭと電流制御部６２ＮＭにより各々構成されている。

本実施形態による過電流保護回路の特徴は、電流遮断部３０と、電流制限部６０ＰＰ、６０ＰＭ、６０ＮＰおよび６０ＮＭとを併用した点にある。

既に述べたように、従来のＤ級増幅器では、本実施形態における電流遮断部３０に相当するもののみにより出力バッファ回路１０の各トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭを過電流から保護していた。ここで、電流遮断部３０においてトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭをＯＦＦ状態にするための条件が緩やかなものであると、Ｄ級増幅器の通常の動作の際、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭに一時的な過大なスイッチング電流が流れた場合にも電流遮断部３０がこれに反応し、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭを破壊に至らしめる可能性のあるエネルギーの大きな過電流が流れていないにも拘わらず、電流遮断部３０によってトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭがＯＦＦ状態とされるおそれがある。従来技術の下では、このような不安定な動作を招かないようにするために、本実施形態における電流遮断部３０のように、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに所定時間以上に亙って基準値ｔｈ１を越える過電流が流れたときにトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭをＯＦＦ状態にする、という方法で対処していた。

しかし、このような対処法では、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに過電流が流れてからトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭがＯＦＦ状態とされるまでの間、そのトランジスタに過電流を流してしまうため、そのトランジスタに過電流の通電によるダメージが与えられるという不都合が生じる。

また、電流遮断部３０のみにより過電流保護を行うと、過電流が検知され始めてからトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭをＯＦＦ状態とするまでの間に時間遅れが生じるため、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭに流れる過電流の電流値が大きな値になったときに、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭがＯＦＦ状態とされる。このため、負荷Ｌの両端に過大な電圧が誘発され、この電圧が印加されることによりトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭにダメージが与えられるという不都合が生じる。

本実施形態による過電流保護回路には、電流遮断部３０に加えて、電流制限部６０ＰＰ、６０ＰＭ、６０ＮＰおよび６０ＮＭが設けられているため、以上のような不都合が是正される。以下、具体例を挙げ、本実施形態において行われる過電流保護の動作を説明する。

図３は、図１におけるトランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡があり、トランジスタＮＰに過電流が流れた場合における過電流保護の動作例を示すタイムチャートである。

図３に示すように、パルスＰＷＭＮＰがＬレベルとなると、トランジスタＮＰのゲートに対する制御信号ＧＮＰがＨレベルとなり、トランジスタＮＰがＯＮ状態となる。このとき、天絡により、トランジスタＮＰのドレイン電流ＩＮＰが増加を始める。そして、ドレイン電流ＩＮＰが基準値ｔｈ１を越え、さらに基準値ｔｈ１よりも高い許容値ＵＬを越えたことが電流検出部６１ＮＰにより検出されると、電流制御部６２ＮＰは、ドレイン電流ＩＮＰが許容値ＵＬと同じ大きさまたはそれより低い電流制限目標値ＬＭＴに制限されるようにトランジスタＮＰのゲートに対する制御信号ＧＮＰを制御する。このため、以後、トランジスタＮＰのドレイン電流ＩＮＰは電流制限目標値ＬＭＴを維持する。

なお、図３には、ドレイン電流ＩＮＰが許容値ＵＬを越えたとき、トランジスタＮＰのゲートに対する制御信号ＧＮＰのレベルを低下させ、ドレイン電流ＩＮＰが許容値ＵＬよりも小さく、かつ、基準値ｔｈ１よりも高い電流制限目標値ＬＭＴに制限される例が示されている。

そして、トランジスタＮＰのドレイン電流ＩＮＰが基準値ｔｈ１を越えてからの経過時間が所定時間Ｔに達すると、電流遮断部３０により制御信号ＧＮＰが強制的にＬレベルとされ、トランジスタＮＰがＯＦＦ状態とされる。

以上のように、本実施形態によれば、トランジスタＮＰの過電流が許容値ＵＬを越えると、電流制限部６０ＮＰによりトランジスタＮＰのドレイン電流ＩＮＰを電流制限目標値ＬＭＴに制限する制御が直ちに行われる。従って、過電流の検出に応じてトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭをＯＦＦ状態に切り換える電流遮断部３０の動作が遅れる場合でも、トランジスタＮＰに流れる過電流を低く制限し、トランジスタＮＰに与えられるダメージを少なくすることができる。また、仮に電流制限部６０ＮＰによる電流制限が行われないとすると、トランジスタＮＰに流れるドレイン電流ＩＮＰは図３に破線で例示するように増加し、トランジスタＮＰがＯＦＦ状態に切り換えられるときには、ドレイン電流ＩＮＰの電流値は非常に大きな値（図示の例ではＩＮＰｍａｘ）となる。このため、トランジスタＮＰがＯＦＦ状態となるときに負荷Ｌの両端に過大な電圧が誘発され、この電圧により出力バッファ回路１０におけるいずれかのトランジスタに大きなダメージが与えられる可能性がある。しかし、本実施形態では、トランジスタＮＰのドレイン電流ＩＮＰは電流制限部６０ＮＰにより電流制限目標値ＬＭＴに制限される。このため、電流遮断部３０の働きにより、トランジスタＮＰがＯＦＦ状態とされるとき、負荷Ｌの両端に誘発される電圧を低くし、出力バッファ回路１０の各トランジスタに与えられるダメージを少なくすることができる。

以上、トランジスタＮＰに過電流が流れた場合の過電流保護の動作を説明したが、他のトランジスタＮＭ、ＰＰおよびＰＭに過電流が流れる場合も、上記と同様な過電流保護の動作が行われる。

次に電流遮断部３０、電流制限部６０ＰＰ、６０ＰＭ、６０ＮＰおよび６０ＮＭの具体例を順に説明する。

＜電流遮断部の具体例＞
図４は電流遮断部３０の構成例を示す回路図である。この電流遮断部３０には、基準レベルＲＥＦＰおよびＲＥＦＮが与えられるとともに、出力バッファ回路１０におけるトランジスタＰＰおよびＮＰの各ドレインの接続点の信号ＯＵＴＰと、トランジスタＰＭおよびＮＭの各ドレインの接続点の信号ＯＵＴＭと、ＰＷＭ変調器２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭとが与えられる。

電流遮断部３０は、図示のように、コンパレータ３０１〜３０４、インバータ３１１〜３１４、ローアクティブＡＮＤゲート３２１および３２２、ＡＮＤゲート３２３および３２４、タイマ３３１〜３３４、ＯＲゲート３４１、セットリセットフリップフロップ３４２を接続してなるものである。ここで、コンパレータ３０１および３０２に与えられる基準レベルＲＥＦＰは、トランジスタＰＰまたはＰＭに上記基準値ｔｈ１に相当するドレイン電流が流れた場合における同トランジスタのドレイン電圧に合わせて設定されている。また、コンパレータ３０３および３０４に与えられる基準レベルＲＥＦＮは、トランジスタＮＰまたはＮＭに上記基準値ｔｈ１に相当するドレイン電流が流れた場合の同トランジスタのドレイン電圧に合わせて設定されている。

この構成において、ローアクティブＡＮＤゲート３２１は、パルスＰＷＭＰＰがＨレベルであり、かつ、コンパレータ３０１の出力信号がＬレベルである（信号ＯＵＴＰのレベルが基準レベルＲＥＦＰより低い）場合に、トランジスタＰＰに基準値ｔｈ１を越える過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＰをアクティブレベル（Ｈレベル）とする。また、ローアクティブＡＮＤゲート３２２は、パルスＰＷＭＰＭがＨレベルであり、かつ、コンパレータ３０２の出力信号がＬレベルである（信号ＯＵＴＭのレベルが基準レベルＲＥＦＰより低い）場合に、トランジスタＰＭに基準値ｔｈ１を越える過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＭをアクティブレベル（Ｈレベル）とする。また、ＡＮＤゲート３２３は、パルスＰＷＭＮＰがＬレベルであり、かつ、コンパレータ３０３の出力信号がＨレベルである（信号ＯＵＴＰのレベルが基準レベルＲＥＦＮより高い）場合に、トランジスタＮＰに基準値ｔｈ１を越える過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＰをアクティブレベル（Ｈレベル）とする。また、ＡＮＤゲート３２４は、パルスＰＷＭＮＭがＬレベルであり、かつ、コンパレータ３０４の出力信号がＨレベルである（信号ＯＵＴＭのレベルが基準レベルＲＥＦＮより高い）場合に、トランジスタＮＭに基準値ｔｈ１を越える過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＭをアクティブレベル（Ｈレベル）とする。

タイマ３３１は、過電流検出信号ＩＮ−ＰＣＨＰが所定時間Ｔ以上に亙ってアクティブレベルを継続したときパルスを出力する。同様に、タイマ３３２は過電流検出信号ＩＮ−ＰＣＨＭが所定時間Ｔ以上に亙ってアクティブレベルを継続したとき、タイマ３３３は過電流検出信号ＩＮ−ＮＣＨＰが所定時間Ｔ以上に亙ってアクティブレベルを継続したとき、タイマ３３４は過電流検出信号ＩＮ−ＮＣＨＭが所定時間Ｔ以上に亙ってアクティブレベルを継続したときに、パルスを各々出力する。ＯＲゲート３４１は、タイマ３３１〜３３４のいずれかからパルスが出力されたとき、そのパルスをセットリセットフリップフロップ３４２のセット端子に与える。そして、セットリセットフリップフロップ３４２のハイアクティブ出力端子の出力信号は上述したエラー信号Ｅｒｒ２としてＯＲゲート３３および３４に与えられ、ローアクティブ出力端子の出力信号は上述したエラー信号Ｅｒｒ１としてＡＮＤゲート３１および３２に与えられる（図１参照）。なお、セットリセットフリップフロップ３４２は、Ｄ級増幅器の電源投入時にリセットされるようになっている。
以上が電流遮断部３０の構成例である。

＜電流制限部の第１具体例＞
図５は本実施形態における電流制限部６０ＮＰの第１具体例を示す回路図である。なお、電流制限部６０ＮＭもこの図５に示すものと同様な構成である。

本具体例では、プリドライバ５３におけるトランジスタ５３Ｐおよび５３Ｎの各ドレイン間には抵抗６０７が介挿されている。そして、抵抗６０７とトランジスタ５３Ｎのドレインとの接続点が信号線６００を介してトランジスタＮＰのゲートに接続されており、この信号線６００を介してプリドライバ５３の出力信号である制御信号ＧＮＰがトランジスタＮＰのゲートに与えられる。Ｐチャネルトランジスタ６０８は、ソースおよびドレインが抵抗６０７の両端に接続されている。

また、信号線６００と接地線との間には、Ｎチャネルトランジスタ６０１〜６０３が直列に介挿されている。ここで、トランジスタ６０１のドレインは信号線６００に接続されており、トランジスタ６０１のゲートはトランジスタＰＰおよびＮＰの各ドレインの接続点に接続され、トランジスタ６０１のソースはトランジスタ６０２のドレインおよびゲートに接続されている。そして、トランジスタ６０２のソースには、トランジスタ６０３のドレインおよびゲートが接続されており、トランジスタ６０３のソースは接地されている。Ｎチャネルトランジスタ６０９は、ゲートが電源に接続され、ドレインがトランジスタ６０３のゲートおよびドレインに接続され、ソースが接地されている。このトランジスタ６０９は、トランジスタ６０１〜６０３がＯＦＦ状態であるときに、トランジスタ６０３のゲートおよびドレインのレベルを接地レベルに保つために設けられている。

以上説明したトランジスタ６０１〜６０３と抵抗６０７とトランジスタ６０８および６０９とにより図１における電流制御部６２ＮＰが構成されている。

また、本具体例において、電源線および接地線間には、定電流源６０５およびＮチャネルトランジスタ６０４が直列に介挿されている。ここで、トランジスタ６０４には、トランジスタ６０３と共通のゲート電圧が与えられる。そして、インバータ６０６は、このトランジスタ６０４のドレインと定電流源６０５との接続点のレベルを反転し、電流制限指令信号ＣＵＲＬＭＴとしてトランジスタ６０８のゲートに供給する。これらのトランジスタ６０４、定電流源６０５およびインバータ６０６と、上述したトランジスタ６０１〜６０３および６０９とにより、図１における電流検出部６１ＮＰが構成されている。

そして、本具体例では、Ｎチャネルトランジスタ６０１〜６０３のゲート閾値がＶＴである場合に、ゲート電圧２ＶＴおよびドレイン電圧３ＶＴがトランジスタＮＰに与えられるときにトランジスタＮＰに流れうるドレイン電流ＩＮＰが許容値ＵＬとされている。また、ゲート電圧が２ＶＴであるときのトランジスタＮＰのドレイン電流の飽和電流値が電流制限目標値ＬＭＴとなっている。

図６は、本具体例において、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡がなく、正常な動作が行われている場合における各部の波形を示す波形図である。また、図７は、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡があった場合における各部の波形を示す波形図である。以下、これらの図を参照し、本具体例の動作を説明する。

図６および図７に示すように、プリドライバ５３に対する入力信号ＣＮＰが立ち下がると、制御信号ＧＮＰは０ＶからＶＤＤに向けて立ち上がる。そして、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡がない場合には、図６に示すように、制御信号ＧＮＰのレベルが２ＶＴに到達したとき、信号ＯＵＴＰは３ＶＴよりも低くなる。このため、トランジスタ６０１〜６０３はＯＦＦ状態を維持し、インバータ６０６から出力される電流制限指令信号ＣＵＲＬＭＴは非アクティブレベル（Ｌレベル）を維持し、制御信号ＧＮＰは電源電圧ＶＤＤのレベルまで立ち上がる。

これに対し、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡があると、制御信号ＧＮＰが上昇するに従ってトランジスタＮＰに流れるドレイン電流が増加し、信号ＯＵＴＰのレベルが浮く。そして、制御信号ＧＮＰのレベルが２ＶＴに達したとき、許容値ＵＬを越えるドレイン電流ＩＮＰがトランジスタＮＰに流れると、図７に示すように、信号ＯＵＴＰのレベルは３ＶＴより高くなり、トランジスタ６０１〜６０３がＯＮ状態となり、インバータ６０６から出力される電流制限指令信号ＣＵＲＬＭＴがアクティブレベル（Ｈレベル）となる。この結果、トランジスタ６０８がＯＦＦ状態となり、トランジスタ５３Ｐ、抵抗６０７、トランジスタ６０１〜６０３という経路を電流が流れ、抵抗６０７による電圧降下が生じるため、制御信号ＧＮＰのレベルは２ＶＴとなる。この結果、トランジスタＮＰに流れるドレイン電流ＩＮＰは電流制限目標値ＬＭＴに制限される。

図８は本実施形態における電流制限部６０ＰＰの第１具体例を示す回路図である。なお、電流制限部６０ＰＭもこの図８に示すものと同様な構成である。

図８に示す電流制限部６０ＰＰにおいて、Ｐチャネルトランジスタ６２１〜６２４、定電流源６２５、インバータ６２６、抵抗６２７、Ｎチャネルトランジスタ６２８およびＰチャネルトランジスタ６２９は、前掲図５の電流制限部６０ＮＰにおけるＮチャネルトランジスタ６０１〜６０４、定電流源６０５、インバータ６０６、抵抗６０７、Ｐチャネルトランジスタ６０８およびＮチャネルトランジスタ６０９に各々相当する役割を果たすものである。

この電流制限部６０ＰＰでは、Ｐチャネルトランジスタ６２１〜６２３のゲート閾値がＶＴである場合に、ゲート電圧２ＶＴおよびドレイン電圧３ＶＴがトランジスタＰＰに与えられた場合にトランジスタＰＰに流れうるドレイン電流が許容値ＵＬとなっている。また、ゲート電圧２ＶＴがトランジスタＰＰに与えられた場合におけるトランジスタＰＰのドレイン電流の飽和電流値が電流制限目標値ＬＭＴとなっている。そして、電流制限部６０ＰＰにおいても、前掲図５の電流制限部６０ＮＰと同様、許容値ＵＬを越えるドレイン電流がトランジスタＰＰに流れたときに、トランジスタＰＰに与えられるゲート電圧が２ＶＴとなるように制御信号ＧＰＰのレベルが固定され、トランジスタＰＰのドレイン電流が電流制限目標値ＬＭＴに制限される。

＜電流制限部の第２具体例＞
図９は本実施形態における電流制限部６０ＮＰの第２具体例を示す回路図である。なお、電流制限部６０ＮＭもこの図９に示すものと同様な構成である。

まず、電流制限部６０ＮＰを構成する回路のうち電流制御部６２ＮＰについて説明する。プリドライバ５３におけるトランジスタ５３Ｐおよび５３Ｎの各ドレイン間には抵抗７１１が介挿されている。この抵抗７１１の両端には、Ｐチャネルトランジスタ７１２のソースおよびドレインが各々接続されている。そして、抵抗７１１とトランジスタ５３Ｎのドレインとの接続点は信号線７００を介してトランジスタＮＰのゲートに接続されており、この信号線７００を介してプリドライバ５３の出力信号である制御信号ＧＮＰがトランジスタＮＰのゲートに与えられる。また、信号線７００と接地線との間には、Ｎチャネルトランジスタ７１３および７１４が直列に介挿されている。ここで、トランジスタ７１３は、ドレインおよびゲートが信号線７００に接続されている。トランジスタ７１３のソースは、トランジスタ７１４のドレインに接続されており、トランジスタ７１４のソースは接地されている。トランジスタ７１２および７１４の各ゲートには、電流検出部６１ＮＰから出力される電流制限指令信号ＣＵＲＬＭＴが与えられる。

抵抗７１１の抵抗値は、次のようにして決定される。
ａ．トランジスタＮＰの飽和電流値が電流制限目標値ＬＭＴとなるときのゲート電圧値を電流制限用ゲート電圧値と定める。
ｂ．プリドライバ５３に対する入力信号ＣＮＰがＬレベル、電流制限指令信号ＣＵＲＬＭＴがＨレベル（アクティブレベル）であり、トランジスタ５３Ｐ、抵抗７１１、トランジスタ７１３、トランジスタ７１４という経路を電流が流れる場合に制御信号ＧＮＰのレベルが上記電流制限用ゲート電圧値となるように抵抗７１１の抵抗値を決定する。

次に電流検出部６１ＮＰについて説明する。この電流検出部６１ＮＰは、トランジスタＮＰのドレイン電流ＩＮＰを許容値ＵＬと比較し、ドレイン電流ＩＮＰが許容値ＵＬよりも大きくなったとき、過電流検出信号ＯＶＥＲＣＵＲＮをＬレベル（アクティブレベル）として、電流制限指令信号ＣＵＲＬＭＴをＨレベル（アクティブレベル）とする回路である。この電流検出部６１ＮＰの詳細な構成は次の通りである。

Ｎチャネルトランジスタ７０１は、トランジスタＮＰの１／Ｎのチャネル幅を有しており、ソースが接地され、ゲートが信号線７００に接続されている。このトランジスタ７０１のドレインと電源線との間には電流値Ｉ１の定電流源７０２が介挿されている。また、トランジスタ７０１のドレインと電源線との間には、電流値Ｉ２の定電流源７０３とＰチャネルトランジスタ７０４が介挿されている。これらの定電流源７０２および７０３とトランジスタ７０４は、トランジスタ７０１に定電流を供給する定電流発生回路としての役割を果たす。

トランジスタ７０１は、トランジスタＮＰと共通のゲート電圧（＝ＧＮＰ）が与えられるため、トランジスタ７０１およびＮＰの各ドレイン電圧が同じであれば、トランジスタＮＰに流れるドレイン電流ＩＮＰは、トランジスタ７０１に流れるドレイン電流のＮ倍になるはずである。そこで、本具体例では、トランジスタ７０１をトランジスタＮＰとの比較用スイッチング素子とし、この比較用スイッチング素子たるトランジスタ７０１のドレインに発生する比較用信号ＯＵＴＰｒｅｆとトランジスタＮＰのドレインに発生する信号ＯＵＴＰをコンパレータ７０５により比較し、トランジスタＮＰに流れているドレイン電流ＩＮＰがトランジスタ７０１に流れるドレイン電流のＮ倍より大きいか否かを判定するようにしている。

このコンパレータ７０５は、定電流源７３１および７３２とＮチャネルトランジスタ７３３および７３４により構成されている。定電流源７３２とトランジスタ７３４のドレインとの接続点は、コンパレータ７０５の出力端子となっており、この出力端子にはインバータ７０６の入力端子が接続されている。そして、コンパレータ７０５による信号ＯＵＴＰおよびＯＵＴＰｒｅｆのレベル比較の結果、ＯＵＴＰ＜ＯＵＴＰｒｅｆの場合、インバータ７０６は、トランジスタＮＰのドレイン電流ＩＮＰがトランジスタ７０１のドレイン電流のＮ倍よりも小さいことを示すＨレベル（非アクティブレベル）の過電流検出信号ＯＶＥＲＣＵＲＮを出力し、ＯＵＴＰ＞ＯＵＴＰｒｅｆの場合、トランジスタＮＰのドレイン電流ＩＮＰがトランジスタ７０１のドレイン電流のＮ倍よりも大きいことを示すＬレベル（アクティブレベル）の過電流検出信号ＯＶＥＲＣＵＲＮを出力する。

ローアクティブＡＮＤゲート７０７には、比較用信号ＯＵＴＰｒｅｆおよび過電流検出信号ＯＶＥＲＣＵＲＮが入力される。そして、ローアクティブＡＮＤゲート７０７の出力信号は、電流制限指令信号ＣＵＲＬＭＴとしてトランジスタ７１２および７１４の各ゲートに与えられるとともに、トランジスタ７０４のゲートに与えられる。

上述したトランジスタ７０４は、トランジスタ７０１に供給する定電流をＩ１＋Ｉ２とするか、Ｉ１とするかを切り換えるためのスイッチング手段として用いられる。ここで、定電流源７０２および７０３の電流値Ｉ１およびＩ２は次式を満たすような値とされる。
Ｎ・（Ｉ１＋Ｉ２）＞ＬＭＴ ……（１）
Ｎ・Ｉ１＜ＬＭＴ ……（２）

電流制限指令信号ＣＵＲＬＭＴが非アクティブレベル（Ｌレベル）となっている初期状態では、トランジスタ７０４がＯＮ状態になるため、トランジスタ７０４に供給される定電流の電流値はＩ１＋Ｉ２とされる。このため、許容値ＵＬはＮ・（Ｉ１＋Ｉ２）となり、この許容値ＵＬを越えるドレイン電流ＩＮＰがトランジスタＮＰに流れると、電流検出部６１ＮＰでは、インバータ７０６からアクティブレベル（Ｌレベル）の過電流検出信号ＯＶＥＲＣＵＲＮが出力され、ローアクティブＡＮＤゲート７０７からアクティブレベル（Ｈレベル）の電流制限指令信号ＣＵＲＬＭＴが出力される。

そして、電流制限指令信号ＣＵＲＬＭＴがアクティブレベル（Ｈレベル）になると、トランジスタ７０４がＯＦＦ状態になるため、トランジスタ７０４に供給される定電流の電流値はＩ１となり、許容値ＵＬは電流制限目標値ＬＭＴよりも低い値Ｎ・Ｉ１とされる。これは、電流検出部６１ＮＰにおいて、ドレイン電流ＩＮＰの変化に対する過電流検出信号ＯＶＥＲＣＵＲＮおよび電流制限指令信号ＣＵＲＬＭＴの応答特性にヒステリシス特性を持たせ、過電流検出信号ＯＶＥＲＣＵＲＮおよび電流制限指令信号ＣＵＲＬＭＴを振動させず、安定した動作を得るためである。

図１０は、本具体例において、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡がなく、正常な動作が行われている場合における各部の波形を示す波形図である。また、図１１は、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡があった場合における各部の波形を示す波形図である。以下、これらの図を参照し、本具体例の動作を説明する。

プリドライバ５３に対する入力信号ＣＮＰがＨレベルである期間は、トランジスタ５３ＰがＯＦＦ状態、トランジスタ５３ＮがＯＮ状態となるため、制御信号ＧＮＰはＬレベル（＝０Ｖ）となり、トランジスタＮＰはＯＦＦ状態、信号ＯＵＴＰはＨレベル（＝ＶＤＤ）となる。そして、制御信号ＧＮＰのレベルが０Ｖであることから、トランジスタ７０１はＯＦＦ状態となり、トランジスタ７０１のドレインに現れる比較用信号ＯＵＴＰｒｅｆのレベルはＶＤＤとなる。このため、ローアクティブＡＮＤゲート７０７から出力される電流制限指令信号ＣＵＲＬＭＴはＬレベル（非アクティブレベル）となり、トランジスタ７１２がＯＮ状態、トランジスタ７１４がＯＦＦ状態となる。また、信号ＯＵＴＰがＨレベル（＝ＶＤＤ）であることからコンパレータ７０５の出力信号はＨレベルとなり、インバータ７０６から出力される過電流検知信号ＯＶＥＲＣＵＲＮはＬレベルとなる。

次に、図１０および図１１に示すように、プリドライバ５３に対する入力信号ＣＮＰが立ち下がると、トランジスタ５３ＰがＯＮ状態、トランジスタ５３ＮがＯＦＦ状態となり、信号線７００に現れる制御信号ＧＮＰのレベルが上昇し始める。そして、制御信号ＧＮＰのレベルがＮチャネルトランジスタのゲート閾値ＶＴを越えると、トランジスタＮＰおよび７０１に電流が流れ始める。

制御信号ＧＮＰのレベルがさらに上昇し、トランジスタ７０１の飽和電流が定電流源７０２および７０３の電流値の和Ｉ１＋Ｉ２を越えると、トランジスタ７０１の動作点が飽和領域から非飽和領域に移動し、比較用信号ＯＵＴＰｒｅｆはローアクティブＡＮＤゲート７０７の論理閾値（Ｌレベルと判定される入力レベルの範囲とＨレベルと判定される入力レベルの範囲の境界値であり、ＶＤＤ／２程度のレベル）を下回る。

ここで、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡がない場合には、トランジスタＮＰのドレイン電流ＩＮＰが許容値ＵＬ＝Ｎ（Ｉ１＋Ｉ２）よりも小さくなり、図１０に示すように、信号ＯＵＴＰのレベルは比較用信号ＯＵＴＰｒｅｆよりも低くなるため、過電流検知信号ＯＶＥＲＣＵＲＮはＨレベル（非アクティブレベル）となる。この場合、電流制限指令信号ＣＵＲＬＭＴはＬレベル（非アクティブレベル）を維持し、制御信号ＧＮＰは電源電圧ＶＤＤのレベルまで上昇する。

一方、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡があり、トランジスタＮＰのドレイン電流ＩＮＰが許容値ＵＬ＝Ｎ（Ｉ１＋Ｉ２）よりも大きくなると、図１１に示すように、信号ＯＵＴＰのレベルは比較用信号ＯＵＴＰｒｅｆよりも高くなるため、過電流検知信号ＯＶＥＲＣＵＲＮはＬレベル（アクティブレベル）となり、電流制限指令信号ＣＵＲＬＭＴがＨレベル（アクティブレベル）となる。この結果、トランジスタ７１２がＯＦＦ状態、トランジスタ７１４がＯＮ状態となり、制御信号ＧＮＰのレベルは電流制限用ゲート電圧値まで低下し、トランジスタＮＰのドレイン電流ＩＮＰが電流制限目標値ＬＭＴに制限される。

また、電流制限指令信号ＣＵＲＬＭＴがＨレベルになると、トランジスタ７０４がＯＦＦ状態となり、電流制限指令信号ＣＵＲＬＭＴをＨレベルからＬレベルに変化させる閾値である許容値ＵＬがＮ・（Ｉ１＋Ｉ２）からＮ・Ｉ１に低下する。従って、電流制限指令信号ＣＵＲＬＭＴがＨレベル（アクティブレベル）となることによって制御信号ＧＮＰのレベルが低下し、ドレイン電流ＩＮＰがＮ・（Ｉ１＋Ｉ２）より低い電流制限目標値ＬＭＴに低下したとしても、このときのドレイン電流ＩＮＰ（＝ＬＭＴ）は許容値ＵＬ（＝Ｎ・Ｉ１）よりも高いので、電流制限指令信号ＣＵＲＬＭＴはＨレベル（アクティブレベル）を維持する。

本具体例は、上記第１具体例に比べて次の利点を有する。
ａ．上記第１具体例では、許容値ＵＬがトランジスタのＶＴに依存するため、Ｄ級増幅器の製造状態によりばらつくが、本具体例において許容値ＵＬは、トランジスタ７０１に流す定電流の値により定まるので、製造ばらつきの影響が少ない。
ｂ．本具体例では、ドレイン電流ＩＮＰの変化に対する過電流検出信号ＯＶＥＲＣＵＲＮおよび電流制限指令信号ＣＵＲＬＭＴの応答特性にヒステリシス特性を持たせているので、過電流検出信号ＯＶＥＲＣＵＲＮおよび電流制限指令信号ＣＵＲＬＭＴが振動せず、安定した動作が得られる。

図１２は本実施形態における電流制限部６０ＰＰの第２具体例を示す回路図である。なお、電流制限部６０ＰＭもこの図１２に示すものと同様な構成である。

図１２に示す電流制限部６０ＰＰにおいて、Ｐチャネルトランジスタ７４１、定電流源７４２および７４３、Ｎチャネルトランジスタ７４４、コンパレータ７４５、インバータ７４６、ＮＡＮＤゲート７４７、抵抗７５１、Ｎチャネルトランジスタ７５２、Ｐチャネルトランジスタ７５３および７５４は、前掲図９の電流制限部６０ＮＰにおけるＮチャネルトランジスタ７０１、定電流源７０２および７０３、Ｐチャネルトランジスタ７０４、コンパレータ７０５、インバータ７０６、ローアクティブＡＮＤゲート７０７、抵抗７１１、Ｐチャネルトランジスタ７１２、Ｎチャネルトランジスタ７１３および７１４に各々相当する役割を果たすものである。

電流制限部６０ＰＰの動作は、基本的に前掲図９の電流制限部６０ＮＰのものと同様である。すなわち、電流検出部６１ＰＰにより、トランジスタＰＰのドレイン電流ＩＰＰが許容値ＵＬ＝Ｎ・（Ｉ１＋Ｉ２）と比較される。そして、ドレイン電流ＩＰＰが許容値ＵＬよりも大きくなったとき、インバータ７４６から出力される過電流検出信号ＯＶＥＲＣＵＲＮがＨレベル（アクティブレベル）とされ、ＮＡＮＤゲート７４７から出力される電流制限指令信号ＣＵＲＬＭＴがＬレベル（アクティブレベル）とされる。この結果、電流制御部６２ＰＰにより、トランジスタＰＰのドレイン電流ＩＰＰが電流制限目標値ＬＭＴに制限される。

＜他の実施形態＞
以上、この発明の一実施形態について説明したが、この発明にはこれ以外にも他の実施形態があり得る。例えば次の通りである。

（１）上記実施形態では、２個のＰチャネルトランジスタおよび２個のＮチャネルトランジスタからなるブリッジ形の出力バッファ回路を有するＤ級増幅器に本発明を適用したが、本発明は、各１個のＰチャネルトランジスタおよびＮチャネルトランジスタからなるインバータ構成の出力バッファ回路を有するＤ級増幅器に適用してもよい。

（２）上記実施形態では、出力バッファ回路を構成する全てのトランジスタに対応させて電流制限部を設けたが、各トランジスタに流れうる過電流の大きさに差がある等の場合には、保護が必要な一部のトランジスタのみに電流制限部を設けてもよい。

（３）上記実施形態では、電流制限部の他に、電流遮断部を過電流保護回路に設けたが、電流制限部のみにより出力バッファ回路のトランジスタを過電流から保護することが可能である場合には電流遮断部を省略してもよい。

（４）電流遮断部を設ける代わりに、出力バッファ回路のトランジスタについて電流制限部によるドレイン電流の制限が行われた場合にその旨を知らせる警告信号をＤ級増幅器の外部に出力するように構成してもよい。この場合、例えば警告信号を受け取った外部の装置がＤ級増幅器に対する電源の供給を遮断するといった対処を行ってもよい。

（５）上記各実施形態では、出力バッファ回路の各スイッチング素子を電界効果トランジスタにより構成したが、各スイッチング素子をバイポーラトランジスタにより構成してもよい。

（６）上記各実施形態では、本発明による電流制限回路をＤ級増幅器の過電流保護回路として用いたが、本発明による電流制限回路は、例えばスイッチングレギュレータなど、比較的大きな電流を取り扱うスイッチング素子を有する回路において、スイッチング素子を過電流から保護するための回路として用いてもよい。

（７）上記各実施形態では、本発明による電流制限回路を過電流保護回路として用いたが、本発明による電流制限回路は、このような過電流からの保護に限らず、過電流の流れない正常動作時において、スイッチング素子に流れる電流を電流制限目標値以内に制限するのに用いてもよい。

この発明による電流制限回路の一実施形態である過電流保護回路を備えたＤ級増幅器の構成を示す回路図である。 正常な状態において同実施形態における出力バッファ回路１０の各トランジスタの各ゲートに与えられる制御信号の波形を示す波形図である。 同実施形態において出力バッファ回路１０のトランジスタＮＰおよびＰＰのドレイン同士の接続点に天絡があり、トランジスタＮＰに過電流が流れた場合における過電流保護の動作例を示すタイムチャートである。 同実施形態における電流遮断部３０の構成例を示す回路図である。 同実施形態における電流制限部６０ＮＰの第１具体例を示す回路図である。 同具体例において、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡がなく、正常な動作が行われている場合における各部の波形を示す波形図である。 同具体例において、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡があった場合における各部の波形を示す波形図である。 同実施形態における電流制限部６０ＰＰの第１具体例を示す回路図である。 同実施形態における電流制限部６０ＮＰの第２具体例を示す回路図である。 同具体例において、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡がなく、正常な動作が行われている場合における各部の波形を示す波形図である。 同具体例において、トランジスタＰＰおよびＮＰのドレイン同士の接続点に天絡があった場合における各部の波形を示す波形図である。 同実施形態における電流制限部６０ＰＰの第２具体例を示す回路図である。

符号の説明

１０……出力バッファ回路、ＰＰ，ＰＭ……Ｐチャネルトランジスタ、ＮＰ，ＮＭ……Ｎチャネルトランジスタ、Ｌ……負荷、２０……ＰＷＭ変調部、３０……電流遮断部、６０ＰＰ，６０ＰＭ，６０ＮＰ，６０ＮＭ……電流制限部、６１ＰＰ，６１ＰＭ，６１ＮＰ，６１ＮＭ……電流検出部、６２ＰＰ，６２ＰＭ，６２ＮＰ，６２ＮＭ……電流制御部。

Claims (6)

1. 制御信号のレベルに応じた電流を通過させるスイッチング素子について、当該スイッチング素子に流れる電流を検出する電流検出部と、
   前記電流検出部によって許容値を越える電流が検出されたとき、前記スイッチング素子に流れる電流が所定の電流制限目標値に制限されるように前記スイッチング素子に与えられる制御信号のレベルを制御する電流制御部と
   を有する電流制限部を具備することを特徴とする電流制限回路。
2. 前記スイッチング素子に流れる電流を監視し、前記許容値よりも小さな基準値を越える電流が前記スイッチング素子に所定時間以上継続して流れたことを検出したとき、前記スイッチング素子がＯＦＦ状態となるように前記スイッチング素子に与えられる制御信号のレベルを制御する電流遮断部を具備することを特徴とする請求項１に記載の電流制限回路。
3. 前記電流制御部は、前記電流検出部により前記許容値を越える電流が検出されたとき、前記制御信号を所定レベルに固定することにより、前記スイッチング素子に流れる電流を前記電流制限目標値に制限することを特徴とする請求項１または２に記載の電流制限回路。
4. 前記電流検出部は、前記制御信号が所定レベルに達したときに前記スイッチング素子に印加されている電圧に基づき、前記許容値を越える電流が前記スイッチング素子に流れているか否かの検出を行うことを特徴とする請求項１〜３のいずれか１の請求項に記載の電流制限回路。
5. 前記スイッチング素子と共通の制御信号が与えられる比較用スイッチング素子と、
   前記許容値に対応して決定される電流値を持った定電流を前記比較用スイッチング素子に供給する定電流発生回路と、
   前記比較用スイッチング素子に印加される電圧と前記スイッチング素子に印加される電圧とを比較して、前記許容値を越える電流が前記スイッチング素子に流れているか否かを判定するコンパレータと
   を具備することを特徴とする請求項１〜３のいずれか１の請求項に記載の電流制限回路。
6. 前記電流検出部は、前記スイッチング素子に流れる電流が前記許容値を越えたときに、前記スイッチング素子に流れる電流を前記電流制限目標値に制限するための前記制御信号の制御を前記電流制御部に行わせるとともに、前記スイッチング素子に流れる電流との比較に用いる前記許容値を前記電流制限目標値よりも低い値に低下させることを特徴とする請求項１〜５のいずれか１の請求項に記載の電流制限回路。

Images