JP2010226155A - 電流制限回路 - Google Patents

Abstract

【課題】Ｄ級増幅器の出力段を構成するスイッチング素子など、比較的大きな電流のスイッチングを行うスイッチング素子に大きなダメージが与えられることがないように、スイッチング素子を過電流から保護することができる電流制限回路を提供する。
【解決手段】保護対象であるスイッチング素子に流れる電流を検出する電流検出部と、前記スイッチング素子に流れる電流を定電流に制限する電流制限信号を発生させる電流制御部と、前記電流検出部によって許容値以上の電流が検出されていないときは、前記スイッチング素子を駆動するための制御信号をプリドライバから前記スイッチング素子に供給させ、前記電流検出部によって許容値以上の電流が検出されたときは、前記電流制限信号を前記電流制御部から前記スイッチング素子へ供給させるモード切り換え部とを有することを特徴とする電流制限回路、を提供する。
【選択図】図１

Description

本発明は、半導体集積回路に関し、特に、Ｄ級増幅器など、比較的大きな電流のスイッチングを行うスイッチング素子を備えた回路の過電流保護に好適な電流制限回路に関する。

Ｄ級増幅器としては、スイッチング素子たる４個の出力トランジスタからなるブリッジ回路を出力段として有するものが一般に知られている。この種のブリッジ回路は、高電位電源線と低電位電源線との間に直列に介挿された第１および第２の出力トランジスタと、同じく高電位電源線と低電位電源線との間に直列に介挿された第３および第４の出力トランジスタにより構成されている。そして、入力信号に応じて第１および第４の出力トランジスタの組と、第２および第３の出力トランジスタの組が交互にＯＮ／ＯＦＦ制御され、第１および第２の出力トランジスタのドレイン同士の共通接続点と、第３および第４の出力トランジスタのドレイン同士の共通接続点との間に介挿される負荷（例えば、スピーカなど）の駆動が行われる。

このようなＤ級増幅器によってスピーカを適切に駆動するためには、各スイッチング素子のＯＮ抵抗を低くする必要がある。しかし、スイッチング素子のＯＮ抵抗を低くした場合、負荷の一端の天絡または地絡、あるいは負荷の両端の短絡などがあった場合に、スイッチング素子に許容値以上の過電流が流れ、最悪の場合、スイッチング素子が破損する可能性がある。そこで、過電流によるスイッチング素子の破損を防止するための技術が種々提案されている（例えば、特許文献１）。

特許文献１は、各スイッチング素子に流れる電流を監視し、過電流が検出された場合には、そのスイッチング素子をＯＦＦ状態とする電流遮断回路を設けることを提案している。そして、この特許文献１には、上記のような電流遮断回路を用いて各スイッチング素子の保護を行う場合には、Ｄ級増幅器の動作が不安定にならないようにするため、所定時間以上継続して過電流が検出された場合に、電流遮断回路を作動させることも提案されている。

特開２００２−１７１１４０号公報 特開２００８−１７２６８号公報

しかし、特許文献１に開示された技術のように、所定時間以上継続して過電流が検出された場合にその過電流が検出されたスイッチング素子をＯＦＦ状態とする構成では、所定時間に亘ってそのスイッチング素子に電流が流れ続けるため、スイッチング素子をＯＦＦ状態にする段階では、そのスイッチング素子を流れる電流が非常に大きな値（数１０アンペアなど）に達してしまい、スイッチング素子の破損を免れることができない場合がある。

特許文献２に開示された技術は、特許文献１に開示された技術の改良に関するものである。この特許文献２には、スイッチング素子（電界効果トランジスタ）の過電流が許容値以上になると、その電界効果トランジスタのドレイン電流を電流目標制限値に制限する電流制御部（特許文献２の図５および図８、或いは図９および図１２参照）を上記電流遮断回路とは別に設けることが提案されている。このような構成とすることで、電流遮断回路の動作が遅れる場合でも、電界効果トランジスタのドレイン電流が過剰に大きくなることはなく、スイッチング素子にダメージが与えられることが回避されると期待される。しかし、特許文献２の図５に開示された構成では、上記許容値や電流目標制限値は図５のトランジスタ６０１や６０３のゲート閾値ＶＴに依存するため、Ｄ級増幅器の製造状態によってはばらつきが生じやすく、そのばらつき具合によっては、過電流によるスイッチング素子の破損を免れることができない場合もあり得る。
本発明は上記課題に鑑みて為されたものであり、Ｄ級増幅器の出力段を構成するスイッチング素子など、比較的大きな電流のスイッチングを行うスイッチング素子に大きなダメージが与えられることがないように、スイッチング素子を過電流から保護することができる電流制限回路を提供することを目的とする。

上記課題を解決するために、保護対象であるスイッチング素子に流れる電流を検出する電流検出部と、前記スイッチング素子に流れる電流を定電流に制限する電流制限信号を発生させる電流制御部と、前記電流検出部によって許容値以上の電流が検出されていないときは、前記スイッチング素子を駆動するための制御信号をプリドライバから前記スイッチング素子に供給させ、前記電流検出部によって許容値以上の電流が検出されたときは、前記電流制限信号を前記電流制御部から前記スイッチング素子へ供給させるモード切り換え部とを有することを特徴とする電流制限回路、を提供する。
このような電流制限回路によれば、スイッチング素子に許容値以上の電流が流れた場合、そのスイッチング素子を流れる電流が定電流となるようにモード切り換えが行われる。このため、その定電流を上記許容値と等しいか若干大きい程度の値に定めておけば、そのスイッチング素子に与えられるダメージを最小限にすることができる。

上記電流制御部の具体的な構成例としては、高電位電源線と低電位電源線との間に直列に介挿される第１および第２のスイッチング素子と、前記高電位電源線と低電位電源線との間に直列に介挿される定電流源および第３のスイッチング素子とを含み、前記電流検出部によって許容値以上の電流が検出されたときには、前記第１のスイッチング素子と前記保護対象のスイッチング素子とを第１のカレントミラー回路として機能させるとともに、前記第２のスイッチング素子と前記第３のスイッチング素子とを第２のカレントミラー回路として機能させ、前記第１および第２のスイッチの共通接続点の電圧を前記電流制限信号として出力する構成が考えられる。また、上記電流検出部の具体的な構成例としては、前記保護対象であるスイッチング素子の出力端の電位が所定レベルに達したことに基づき、前記許容値以上の電流が前記保護対象のスイッチング素子に流れているか否かの検出を行う構成が考えられる。

本発明の実施形態に係る電流制限回路を過電流保護回路として有するＤ級増幅器の構成例を示すブロック図である。 正常な状態において同実施形態における出力バッファ回路１０の各トランジスタの各ゲートに与えられる制御信号の波形を示す波形図である。 同実施形態において出力バッファ回路１０のトランジスタＮＰおよびＰＰのドレイン同士の接続点に地絡があり、トランジスタＰＰに過電流が流れた場合における過電流保護の動作例を示すタイムチャートである。 同実施形態における電流検出部３０の構成例を示す回路図である。 同実施形態における電流制限部７０ＰＰの構成例を示す回路図である。 同実施形態における電流制限部７０ＮＰの構成例を示す回路図である。

以下、本発明を実施するための最良の形態を図面を参照しつつ説明する。
（Ａ：第１実施形態）
図１は、本発明の一実施形態である電流制限回路を過電流保護回路として備えたＤ級増幅器の構成を示す回路図である。このＤ級増幅器を構成する各回路は、高耐圧電界効果トランジスタ（以下、単にトランジスタという）等により構成されており、これら各回路には電源電圧ＶＤＤが与えられる。ここで、高耐圧電界効果トランジスタとは、ソース、ドレイン間にダイオードが接続されているため、ドレインとソースとを入れ替えて使用することができない電界効果トランジスタをいう。このように高耐圧電界効果トランジスタを用いて各回路を構成するのは、本実施形態に係るＤ級増幅器においては、比較的大きな電流値の電流のスイッチングが行われるからである。

出力バッファ回路１０は、Ｄ級増幅器の最終出力段をなしており、ＰチャネルトランジスタＰＰと、ＮチャネルトランジスタＮＰと、ＰチャネルトランジスタＰＭと、ＮチャネルトランジスタＮＭとにより構成されている。ここで、ＰチャネルトランジスタＰＰおよびＰＭの各ソースは高電位電源線（図示省略）に、ＮチャネルトランジスタＮＰおよびＮＭの各ソースは低電位電源線（図示省略）に接続されている。この高電位電源線は、上記電源の正極側出力端子に接続されており、低電位電源線は同電源の負極側出力端子に接続されているとともに接地されている。そして、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＰのドレイン同士が接続され、この接続点が負荷Ｌの一端に接続されており、同様に、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＭのドレイン同士が接続され、この接続点が負荷Ｌの他端に接続されている。

この負荷Ｌは、例えばスピーカである。このＤ級増幅器の稼動時、この負荷Ｌの一端に天絡または地絡、あるいは負荷Ｌの両端の短絡が発生すると、出力バッファ回路１０を構成するトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに許容値以上の過電流が流れる場合がある。本実施形態の特徴は、そのような過電流からトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭを保護する過電流保護回路にある。なお、この過電流保護回路の詳細については後述する。

ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調部２０は、外部から与えられる入力信号ＩＮのレベルに応じてパルス幅変調された４相のパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭを出力する。詳細については後述するが、トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭのいずれにも過電流が流れておらず、Ｄ級増幅器が正常に動作している状況では、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭは、ＡＮＤゲート３１、ＡＮＤゲート３２、ＯＲゲート３３およびＯＲゲート３４の各々を通過し、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭの各々を通過し、プリドライバ５１〜５４の各々に与えられる。

プリドライバ５１〜５４は、各々出力バッファ回路１０のトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭを駆動するインバータ構成のドライバであり、プリドライバ５１は、Ｐチャネルトランジスタ５１ＰおよびＮチャネルトランジスタ５１Ｎにより、プリドライバ５２は、Ｐチャネルトランジスタ５２ＰおよびＮチャネルトランジスタ５２Ｎにより、プリドライバ５３は、Ｐチャネルトランジスタ５３ＰおよびＮチャネルトランジスタ５３Ｎにより、プリドライバ５４は、Ｐチャネルトランジスタ５４ＰおよびＮチャネルトランジスタ５４Ｎにより各々構成されている。これらのプリドライバ５１、５２、５３および５４は、Ｄ級増幅器が正常に動作している状況では、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭの各々から与えられる信号に基づいて、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの各々を駆動するためのゲート信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭを出力する。

図２は、正常な状態においてトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの各ゲートに与えられる制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭの波形を示すものである。図２において、期間ＴＡでは、制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭが各々Ｌレベル、Ｈレベル、ＬレベルおよびＨレベルとされ、トランジスタＰＰおよびＮＭの組がＯＮ状態、トランジスタＰＭおよびＮＰの組がＯＦＦ状態とされる。従って、期間ＴＡでは、トランジスタＰＰ、負荷ＬおよびトランジスタＮＭという経路を介して電源からの電流が流れる。また、期間ＴＢでは、制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭが各々Ｈレベル、Ｌレベル、ＨレベルおよびＬレベルとされ、トランジスタＰＭおよびＮＰの組がＯＮ状態、トランジスタＰＰおよびＮＭの組がＯＦＦ状態とされる。従って、期間ＴＢでは、トランジスタＰＭ、負荷ＬおよびトランジスタＮＰという経路を介して電源からの電流が流れる。

期間ＴＡとその後の期間ＴＢとの間および期間ＴＢとその後の期間ＴＡとの間にはデッドタイムＴＤが介在している。このデッドタイムＴＤにおいては、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの全てがＯＦＦ状態とされる。正常動作時においては、図示のように期間ＴＡおよびＴＢがデッドタイムＴＤを間に挟んで交互に繰り返され、出力バッファ回路１０による負荷Ｌのプッシュプル駆動が行われる。なお、期間ＴＡおよびＴＢの間にデッドタイムＴＤを設けるのは、貫通電流の発生を防止するためである。

次に、過電流保護回路について説明する。この過電流保護回路は、図１の電流検出部３０と、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭとで構成されている。つまり、本発明の一実施形態である電流制限回路は、電流検出部３０と、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭとで構成されている。図１に示すように、電流制限部７０ＰＰはモード切り換え部７１ＰＰと電流制御部７２ＰＰを、電流制限部７０ＰＭはモード切り換え部７１ＰＭと電流制御部７２ＰＭを、電流制限部７０ＮＰはモード切り換え部７１ＮＰと電流制御部７２ＮＰを、電流制限部７０ＮＭはモード切り換え部７１ＮＭと電流制御部７２ＮＭを、各々含んでいる。

電流検出部３０は、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭに流れる電流を検出する。そして、電流検出部３０は、予め定められた許容値ｔｈ１以上の過電流がトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭの何れかを流れていることを検出すると、過電流検出信号ＩＮ＿ＰＣＨＰ、ＩＮ＿ＰＣＨＭ、ＩＮ＿ＮＣＨＰおよびＩＮ＿ＮＣＨＭのうち該当するもの（例えば、トランジスタＰＰについて過電流が検出された場合には、ＩＮ＿ＰＣＨＰ）を非アクティブレベル（Ｌレベル）からアクティブレベル（Ｈレベル）に変化させ、上記過電流が検出されている間はその状態を維持する。この電流検出部３０は、特許文献１に開示された電流遮断回路の機能も有しており、所定時間Ｔに亘って過電流が流れ続けていることを検出すると、その過電流が流れているトランジスタを強制的にＯＦＦ状態とする制御も行う。

トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭのいずれにも許容値ｔｈ１以上の過電流が流れていないと認められる場合、電流検出部３０は、非アクティブレベルのエラー信号Ｅｒｒ１およびＥｒｒ２を出力する。本実施形態では、エラー信号Ｅｒｒ１の非アクティブレベルはＨレベルであり、エラー信号Ｅｒｒ２の非アクティブレベルはＬレベルである。電流検出部３０から出力されるエラー信号Ｅｒｒ１は、ＡＮＤゲート３１および３２に与えられるとともに、電流制限部７０ＰＰおよび７０ＰＭに与えられ、電流検出部３０から出力されるエラー信号Ｅｒｒ２は、ＯＲゲート３３および３４に与えられるとともに、電流制限部７０ＮＰおよび７０ＮＭに与えられる。

このように、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭのいずれにも許容値ｔｈ１以上の過電流が流れていないと認められる場合には、非アクティブレベル（Ｈレベル）のエラー信号Ｅｒｒ１がＡＮＤゲート３１および３２に与えられ、非アクティブレベル（Ｌレベル）のエラー信号Ｅｒｒ２がＯＲゲート３３および３４に与えられるため、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭは、ＡＮＤゲート３１および３２、ＯＲゲート３３および３４を各々通過し、制御信号ＣＰＰ、ＣＰＭ、ＣＮＰおよびＣＮＭとして電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭの各々に与えられる。詳細については後述するが、エラー信号Ｅｒｒ１およびＥｒｒ２が共に非アクティブレベルであり、かつ、過電流検出信号ＩＮ＿ＰＣＨＰ、ＩＮ＿ＰＣＨＭ、ＩＮ＿ＮＣＨＰおよびＩＮ＿ＮＣＨＭの各々が非アクティブレベルである場合には、制御信号ＣＰＰ、ＣＰＭ、ＣＮＰおよびＣＮＭの各々は、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭを各々通過し、プリドライバ５１、５２、５３および５４により各々レベル反転され、制御信号ＧＰＰ、ＧＰＭ、ＧＮＰ、ＧＮＭとしてトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの各ゲートに与えられる。

これに対して、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに許容値ｔｈ１以上の過電流が流れていることを検出すると、電流検出部３０は、過電流検出信号ＩＮ＿ＰＣＨＰ、ＩＮ＿ＰＣＨＭ、ＩＮ＿ＮＣＨＰおよびＩＮ＿ＮＣＨＭのうち該当するものをアクティブレベルにするとともに、そのような過電流が流れている状態が所定時間Ｔに亘って継続するか否かを監視し、その監視中は、エラー信号Ｅｒｒ１およびＥｒｒ２を共に非アクティブレベルに維持する。例えば、トランジスタＰＰについてのみ許容値ｔｈ１以上の過電流が流れていることが検出されると、過電流検出信号ＩＮ＿ＰＣＨＰのみがアクティブレベルとされ、他の過電流検出信号（すなわち、ＩＮ＿ＰＣＨＭ、ＩＮ＿ＮＣＨＰおよびＩＮ＿ＮＣＨＭ）は何れも非アクティブレベルとされる。このような状態においては、電流制限部７０ＰＭ、７０ＮＰおよび７０ＮＭの各々は、前述した過電流が流れていないと認められる場合と同様、制御信号ＣＰＭ、ＣＮＰおよびＣＮＭを各々通過させる。これに対して、電流制限部７０ＰＰは、プリドライバ５１のＰチャネルトランジスタ５１ＰおよびＮチャネルトランジスタ５１Ｎを共にＯＦＦ状態とし、トランジスタＰＰに流れるドレイン電流が所定の定電流（本実施形態では、許容値ｔｈ１に等しい電流値の定電流）となるように、そのトランジスタＰＰのゲートに与える制御信号ＧＰＰを制御する。

そして、出力バッファ回路１０におけるトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに許容値ｔｈ１以上の過電流が所定時間Ｔに亘って流れ続けたことを検出すると、電流検出部３０は、エラー信号Ｅｒｒ１およびＥｒｒ２の各々をアクティブレベルに変化させる。これにより、ＡＮＤゲート３１および３２は、各々Ｌレベルの制御信号ＣＰＰおよびＣＰＭを出力し、ＯＲゲート３３および３４は、各々Ｈレベルの制御信号ＣＮＰおよびＣＮＭを出力する。詳細については後述するが、電流制限部７０ＰＰ，７０ＰＭ、７０ＮＰおよび７０ＮＭの各々は、アクティブレベルのエラー信号が与えられる状況下では、制御信号ＣＰＰ、ＣＰＭ、ＣＮＰおよびＣＮＭの各々をそのまま通過させ、プリドライバ５１〜５４の各々に与える。これらＣＰＰ、ＣＰＭ、ＣＮＰおよびＣＮＭの各々はプリドライバ５１〜５４の各々によってレベル反転され、制御信号ＧＰＰ、ＧＰＭ、ＧＮＰおよびＧＮＭとして、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの各々のゲートに与えられる。その結果、出力バッファ回路１０のトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭは、全てＯＦＦ状態とされる。

既に述べたように、所定の許容値以上の過電流が流れたことを契機として即座にそのトランジスタをＯＦＦにする技術（例えば、特許文献１に従来技術として開示された技術）によりトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭの過電流保護を行うと、以下の問題があった。すなわち、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭをＯＦＦ状態にするための条件が緩やかなものであると、Ｄ級増幅器の通常の動作の際、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭに一時的に過大なスイッチング電流が流れた場合、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭを破壊に至らしめる可能性のあるエネルギーの大きな過電流が流れていないにも拘わらず、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭがＯＦＦ状態とされ、Ｄ級増幅器の動作が不安定になるおそれがある、という問題があった。そこで、このような不安定な動作を招かないようにするために、特許文献１に開示された技術では、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに所定時間に亙って許容値以上の過電流が流れ続けたときにトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭをＯＦＦ状態にする、という方法で対処していた。

しかし、このような対処法では、トランジスタＰＰ、ＰＭ、ＮＰまたはＮＭのいずれかに過電流が流れ始めてからＯＦＦ状態とされるまでの間、そのトランジスタに過電流が流れ続けてしまうため、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭに流れる過電流の電流値が非常に大きな値になり、トランジスタを破損させてしまう虞がある。また、トランジスタを流れる過電流が非常に大きな値となったときに、そのトランジスタをＯＦＦ状態にしてしまうと、負荷Ｌの両端に過大な電圧が誘発され、この電圧が印加されることによりトランジスタＰＰ、ＰＭ、ＮＰまたはＮＭにダメージが与えられるという不都合が生じ得る。

これに対して、本実施形態に係る過電流保護回路（電流制限回路）によれば、過電流が流れ続ける場合でも、その電流値は許容値ｔｈ１に抑えられるため、以上のような不都合は是正される。以下、具体例を挙げ、本実施形態において行われる過電流保護の動作を説明する。

図３は、図１におけるトランジスタＰＰおよびＮＰのドレイン同士の接続点に地絡があり、トランジスタＰＰに過電流が流れた場合における過電流保護の動作例を示すタイムチャートである。

図３に示すように、パルスＰＷＭＰＰがＨレベルとなると、トランジスタＰＰのゲートに対する制御信号ＧＰＰがＬレベルとなり、トランジスタＰＰがＯＮ状態となる。このとき、地絡が発生すると、トランジスタＰＰのドレイン電流ＩＰＰが増加を始める。そして、ドレイン電流ＩＰＰが許容値ｔｈ１以上になると、電流検出部３０は、過電流検出信号ＩＮ＿ＰＣＨＰをアクティブレベルとするとともに、その状態（すなわち、許容値ｔｈ１以上の過電流がトランジスタＰＰに流れている状態）が所定時間Ｔに亘って継続するか否かの監視を開始する。過電流検出信号ＩＮ＿ＰＣＨＰがアクティブレベルとされると、プリドライバ５１のトランジスタ５１Ｐおよび５１Ｎは電流制限部７０ＰＰによって共にＯＦＦ状態にされ、ドレイン電流ＩＰＰが許容値ｔｈ１に制限されるようにトランジスタＰＰのゲートに与える制御信号ＧＰＰが電流制限部７０ＰＰによって制御される。このため、以後、トランジスタＰＰのドレイン電流ＩＰＰは許容値ｔｈ１に制限される。

そして、トランジスタＰＰのドレイン電流ＩＰＰが許容値ｔｈ１を超えている状態の継続時間が所定時間Ｔに達すると、電流検出部３０によりエラー信号Ｅｒｒ１がアクティブレベルとされ、その結果、制御信号ＧＰＰが強制的にＨレベルとされる。これによりトランジスタＰＰがＯＦＦ状態とされるのである。

以上のように、本実施形態によれば、トランジスタＰＰの過電流が許容値ｔｈ１以上になると、電流制限部７０ＰＰによりトランジスタＰＰのドレイン電流ＩＰＰをその許容値ｔｈ１に制限する制御が直ちに行われる。仮に、電流制限部７０ＰＰによる電流制限が行われないとすると、トランジスタＰＰに流れるドレイン電流ＩＰＰは図３に破線で例示するように増加し、トランジスタＰＰがＯＦＦ状態に切り換えられるときには、ドレイン電流ＩＰＰの電流値は非常に大きな値（図示の例ではＩＰＰｍａｘ）と成り、トランジスタＰＰがＯＦＦ状態となるときに負荷Ｌの両端に過大な電圧が誘発され、この電圧により出力バッファ回路１０におけるいずれかのトランジスタに大きなダメージが与えられる可能性がある。しかし、本実施形態では、上記所定時間Ｔの監視中は、トランジスタＰＰのドレイン電流ＩＰＰは電流制限部７０ＰＰにより許容値ｔｈ１に制限されるため、トランジスタＰＰがＯＦＦ状態とされるときに負荷Ｌの両端に誘発される電圧を低くし、出力バッファ回路１０の各トランジスタに与えられるダメージを少なくすることができる。

以上、トランジスタＰＰに過電流が流れた場合の過電流保護の動作を説明したが、他のトランジスタＰＭ、ＮＰおよびＮＭに過電流が流れる場合も、上記と同様な過電流保護の動作が行われる。

次に、電流検出部３０、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭの具体例を順に説明する。

＜電流検出部の具体例＞
図４は電流検出部３０の構成例を示す回路図である。この電流検出部３０には、基準レベルＲＥＦＰおよびＲＥＦＮが与えられるとともに、出力バッファ回路１０におけるトランジスタＰＰおよびＮＰの各ドレインの接続点の信号ＯＵＴＰと、トランジスタＰＭおよびＮＭの各ドレインの接続点の信号ＯＵＴＭと、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭとが与えられる。

電流検出部３０は、図示のように、コンパレータ３０１〜３０４、インバータ３１１〜３１４、ローアクティブＡＮＤゲート３２１および３２２、ＡＮＤゲート３２３および３２４、タイマ３３１〜３３４、ＯＲゲート３４１、セットリセットフリップフロップ３４２を接続してなるものである。ここで、コンパレータ３０１および３０２に与えられる基準レベルＲＥＦＰは、トランジスタＰＰまたはＰＭに上記許容値ｔｈ１に相当するドレイン電流が流れた場合における同トランジスタのドレイン電圧に合わせて設定されている。また、コンパレータ３０３および３０４に与えられる基準レベルＲＥＦＮは、トランジスタＮＰまたはＮＭに上記許容値ｔｈ１に相当するドレイン電流が流れた場合の同トランジスタのドレイン電圧に合わせて設定されている。これら基準レベルＲＥＦＰおよびＲＥＦＮの発生態様としては種々のものが考えられる。例えば、高電位電源線と低電位電源線との間の電圧を分圧する分圧回路（図示省略）をＤ級増幅器に設け、この分圧回路により上記各基準レベルを発生させる態様であっても良く、また、高電位電源線と低電位電源線との間の電圧に基づいて上記各基準レベルに応じた定電圧を各々発生させる定電圧回路をＤ級増幅器に設け、これら定電圧回路の出力電圧を電流検出部３０に供給する態様であっても良い。

この構成において、ローアクティブＡＮＤゲート３２１は、パルスＰＷＭＰＰがＨレベルであり、かつ、コンパレータ３０１の出力信号がＬレベルである（信号ＯＵＴＰのレベルが基準レベルＲＥＦＰより低い）場合に、トランジスタＰＰに許容値ｔｈ１以上の過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＰをアクティブレベルとする。また、ローアクティブＡＮＤゲート３２２は、パルスＰＷＭＰＭがＨレベルであり、かつ、コンパレータ３０２の出力信号がＬレベルである（信号ＯＵＴＭのレベルが基準レベルＲＥＦＰより低い）場合に、トランジスタＰＭに許容値ｔｈ１以上の過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＭをアクティブレベルとする。また、ＡＮＤゲート３２３は、パルスＰＷＭＮＰがＬレベルであり、かつ、コンパレータ３０３の出力信号がＨレベルである（信号ＯＵＴＰのレベルが基準レベルＲＥＦＮより高い）場合に、トランジスタＮＰに許容値ｔｈ１以上の過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＰをアクティブレベルとする。また、ＡＮＤゲート３２４は、パルスＰＷＭＮＭがＬレベルであり、かつ、コンパレータ３０４の出力信号がＨレベルである（信号ＯＵＴＭのレベルが基準レベルＲＥＦＮより高い）場合に、トランジスタＮＭに許容値ｔｈ１以上の過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＭをアクティブレベルとする。図４に示すように、過電流検出信号ＩＮ＿ＰＣＨＰ、ＩＮ＿ＰＣＨＭ、ＩＮ＿ＮＣＨＰおよびＩＮ＿ＮＣＨＭの各々は、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭの各々に与えられるとともに、タイマ３３１〜３３４の各々に与えられる。

タイマ３３１は、過電流検出信号ＩＮ−ＰＣＨＰが所定時間Ｔ以上に亙ってアクティブレベルを継続したときパルスを出力する。同様に、タイマ３３２は過電流検出信号ＩＮ−ＰＣＨＭが所定時間Ｔ以上に亙ってアクティブレベルを継続したとき、タイマ３３３は過電流検出信号ＩＮ−ＮＣＨＰが所定時間Ｔ以上に亙ってアクティブレベルを継続したとき、タイマ３３４は過電流検出信号ＩＮ−ＮＣＨＭが所定時間Ｔ以上に亙ってアクティブレベルを継続したときに、パルスを各々出力する。ＯＲゲート３４１は、タイマ３３１〜３３４のいずれかからパルスが出力されたとき、そのパルスをセットリセットフリップフロップ３４２のセット端子に与える。そして、セットリセットフリップフロップ３４２のハイアクティブ出力端子の出力信号は上述したエラー信号Ｅｒｒ２として出力され、ローアクティブ出力端子の出力信号は上述したエラー信号Ｅｒｒ１として出力される（図１参照）。なお、セットリセットフリップフロップ３４２は、Ｄ級増幅器の電源投入時にリセットされるようになっている。

＜電流制限部の構成例＞
図５は、電流制限部７０ＰＰの構成例を示す回路図である。図５にて点線で囲われている部分が電流制限部７０ＰＰの構成要素である。図５を参照すれば明らかように、電流制限部７０ＰＰは、モード切り換え部７１ＰＰおよび電流制御部７２ＰＰの他に、ＡＮＤゲート７３ＰＰおよびインバータ７４ＰＰを含んでいる。なお、電流制限部７０ＰＭも、この図５に示すものと同様な構成である。

ＡＮＤゲート７３ＰＰの各入力端子には、過電流検出信号ＩＮ＿ＰＣＨＰとエラー信号Ｅｒｒ１が与えられる。このため、ＡＮＤゲート７３ＰＰは、過電流検出信号ＩＮ＿ＰＣＨＰがアクティブレベル（Ｈレベル）であり、かつ、エラー信号Ｅｒｒ１が非アクティブレベル（Ｈレベル）である場合に、Ｈレベルの制御信号ＭＯＤ＿ＣＨＰＰを出力し、その他の場合には、Ｌレベルの制御信号ＭＯＤ＿ＣＨＰＰを出力する。ＡＮＤゲート７３ＰＰから出力される制御信号ＭＯＤ＿ＣＨＰＰは、モード切り換え部７１ＰＰに与えられる一方、インバータ７４ＰＰによってレベル反転され、電流制御部７２ＰＰに与えられる。

モード切り換え部７１ＰＰは、プリドライバ５１を構成するトランジスタ５１Ｐにゲート信号ＣＰＰ―Ａを与え、そのＯＮ／ＯＦＦ制御を行うとともに、同じくプリドライバ５１を構成するトランジスタ５１Ｎにゲート信号ＣＰＰ−Ｂを与え、そのＯＮ／ＯＦＦ制御を行う。図５に示すようにトランジスタ５１Ｐと５１Ｎのドレイン同士の共通接続点には、ゲート信号線８００ＰＰが接続されており、このゲート信号線８００ＰＰは、出力バッファ回路１０のトランジスタＰＰのゲートに接続されている。

図５に示すように、モード切り換え部７１ＰＰは、ＯＲゲート７１１とＡＮＤゲート７１２とを有している。ＯＲゲート７１１は、前述したＡＮＤゲート３１（図１参照）の出力信号ＣＰＰと、制御信号ＭＯＤ＿ＣＨＰＰの論理和をゲート信号ＣＰＰ―Ａとして出力する。一方、ＡＮＤゲート７１２のハイアクティブ入力端子には信号ＣＰＰが与えられ、同ローアクティブ入力端子には制御信号ＭＯＤ＿ＣＨＰＰが与えられる。このＡＮＤゲート７１２の出力信号はゲート信号ＣＰＰ−Ｂとしてトランジスタ５１Ｎのゲートに与えられる。したがって、制御信号ＭＯＤ＿ＣＨＰＰがＬレベルである場合には、ＡＮＤゲート３１の出力信号ＣＰＰがそのままゲート信号ＣＰＰ−ＡおよびＣＰＰ−Ｂとしてトランジスタ５１Ｐおよび５１Ｎの各ゲートに与えられる。Ｄ級増幅器が正常に動作している状態では、過電流検出信号ＩＮ＿ＰＣＨＰは非アクティブレベル（Ｌレベル）であり、エラー信号Ｅｒｒ１も非アクティブレベル（Ｈレベル）であるから、制御信号ＭＯＤ＿ＣＨＰＰはＬレベルとなり、制御信号ＣＰＰ（ＰＷＭ変調部２０の出力信号ＰＷＭＰＰ）によってトランジスタ５１Ｐおよび５１ＮのＯＮ／ＯＦＦ制御が行われる。

これに対して、トランジスタＰＰに許容値ｔｈ１以上の過電流が流れていることが検出され、その過電流が所定時間Ｔに渡って流れ続けるのか否かを監視している状態では、過電流検出信号ＩＮ＿ＰＣＨＰはアクティブレベルとされ、エラー信号Ｅｒｒ１は非アクティブレベルに維持される。この状態では、制御信号ＭＯＤ＿ＣＨＰＰはＨレベルとなり、信号ＣＰＰがＨレベルであるかＬレベルであるかに拘らず、常にＨレベルのゲート信号ＣＰＰ−ＡがＯＲゲート７１１からトランジスタ５１Ｐのゲートに与えられるとともに、Ｌレベルのゲート信号ＣＰＰ−ＢがＡＮＤゲート７１２からトランジスタ５１Ｎのゲートに与えられる。したがって、上記所定時間Ｔの監視中は、プリドライバ５１を構成するトランジスタ５１Ｐおよび５１Ｎの両者が強制的にＯＦＦにされる。このようにトランジスタ５１Ｐおよび５１Ｎの両者がＯＦＦになると、ゲート信号線８００ＰＰは浮いた状態になり、電流制御部７２ＰＰが出力する電流制限信号によってトランジスタＰＰの制御が為される。

次いで、電流制御部７２ＰＰの構成について説明する。図５に示すように、電流制御部７２ＰＰは、電源に接続された高電位電源線（図示省略）と接地線である低電位電源線との間にＰチャネルトランジスタ７２１、Ｐチャネルトランジスタ７２２およびＮチャネルトランジスタ７２３を直列に介挿してなる部分を含んでいる。この部分において、Ｐチャネルトランジスタ７２２とＮチャネルトランジスタ７２３のドレイン同士の共通接続点にはゲート信号線８００ＰＰが接続されている。このゲート信号線８００ＰＰは、出力バッファ回路１０のトランジスタＰＰのゲートに接続されており、このトランジスタＰＰのＯＮ／ＯＦＦを制御するための制御信号をトランジスタＰＰに与える制御信号線の役割を果たす。そして、ゲート信号線８００ＰＰには、さらに、Ｐチャネルトランジスタ７２２のゲートが接続されている。詳細については後述するが、制御信号ＭＯＤ＿ＣＨＰＰがＨレベルになると、Ｐチャネルトランジスタ７２２とＮチャネルトランジスタ７２３のドレイン同士の共通接続点の電圧が上記電流制限信号としてトランジスタＰＰのゲートに与えられる。

また、電流制御部７２ＰＰは、上記高電位電源線と低電位電源線との間に定電流源７２４およびＮチャネルトランジスタ７２５を直列に介挿してなる部分を有している。図５に示すように、Ｎチャネルトランジスタ７２３と７２５はゲート同士が接続され、さらに、Ｎチャネルトランジスタ７２５のゲートは、同トランジスタのドレインに接続されている。そして、Ｎチャネルトランジスタ７２３および７２５のゲート同士の共通接続点と低電位電源線との間には、Ｎチャネルトランジスタ７２６が介挿されている。

図５に示す電流制御部７２ＰＰにおいて、Ｐチャネルトランジスタ７２１のゲートと、Ｎチャネルトランジスタ７２６のゲートには、制御信号ＭＯＤ＿ＣＨＰＰをインバータ７４ＰＰによりレベル反転した信号が与えられる。したがって、制御信号ＭＯＤ＿ＣＨＰＰがＬレベルである場合には、Ｎチャネルトランジスタ７２６はＯＮになり、定電流源７２４から出力される電流は、Ｎチャネルトランジスタ７２６を経て低電位電源線に流れる。この場合、Ｎチャネルトランジスタ７２６のドレイン電圧は接地電圧に等しくなり、Ｎチャネルトランジスタ７２３および７２５は各々ＯＦＦになる。また、制御信号ＭＯＤ＿ＣＨＰＰがＬレベルである場合には、Ｐチャネルトランジスタ７２１がＯＦＦになり、Ｐチャネルトランジスタ７２２のソースは浮いた状態となる。したがって、Ｐチャネルトランジスタ７２２とＮチャネルトランジスタ７２３のドレイン同士の共通接続点に接続されたゲート信号線８００ＰＰも浮いた状態となる。このように、制御信号ＭＯＤ＿ＣＨＰＰがＬレベルである場合には、電流制御部７２ＰＰにおいてゲート信号線８００ＰＰは浮いた状態となるのであるから、この電流制御部７２ＰＰがプリドライバ５１によるトランジスタＰＰのＯＮ／ＯＦＦ制御の妨げとなることはない。

これに対して、制御信号ＭＯＤ＿ＣＨＰＰがＨレベルになると、Ｐチャネルトランジスタ７２１はＯＮに、Ｎチャネルトランジスタ７２６はＯＦＦになる。Ｎチャネルトランジスタ７２６がＯＦＦになると、図５に示すように、Ｐチャネルトランジスタ７２２と出力バッファ回路１０のトランジスタＰＰとは、カレントミラー回路（以下、第１のカレントミラー回路）として機能し、Ｎチャネルトランジスタ７２３と７２５もカレントミラー回路（以下、第２のカレントミラー回路）として機能する。このため、Ｎチャネルトランジスタ７２３および７２５の各々のチャネル幅が同一であり、かつ、トランジスタＰＰのチャネル幅がＰチャネルトランジスタ７２２のチャネル幅のＭ倍であるとすると、制御信号ＭＯＤ＿ＣＨＰＰがＨレベルである場合においては、トランジスタＰＰに流れるドレイン電流の大きさが定電流源７２４の出力電流のＭ倍になるようにする（すなわち、許容値ｔｈ１になるようにする）電流制限信号がトランジスタＰＰのゲートに与えられ、トランジスタＰＰのゲート電圧が固定される。

したがって、定電流源７２４として、許容値ｔｈ１のＭ分の１の電流を出力するものを用いるようにすれば、制御信号ＭＯＤ＿ＣＨＰＰがＨレベルとなった場合におけるトランジスタＰＰに流れるドレイン電流ＩＰＰの大きさを許容値ｔｈ１程度に制限することができる。なお、制御信号ＭＯＤ＿ＣＨＰＰがＨレベルである場合には、プリドライバ５１のトランジスタ５１Ｐおよび５１Ｎは共にＯＦＦになり、このプリドライバ５１においてゲート信号線８００ＰＰは浮いた状態となるから、このプリドライバ５１が電流制御部７２ＰＰによるトランジスタＰＰの定電流駆動の妨げとなることはない。
以上が電流制限部７０ＰＰの構成である。

図６は、電流制限部７０ＮＰの構成例を示す回路図である。この図６においても、前掲図５と同様、点線で囲われている部分が電流制限部７０ＮＰの構成要素である。図６を参照すれば明らかように、電流制限部７０ＮＰは、モード切り換え部７１ＮＰおよび電流制御部７２ＮＰの他に、ＡＮＤゲート７３ＮＰを含んでいる。なお、電流制限部７０ＮＭも、この図６に示すものと同様な構成である。

ＡＮＤゲート７３ＮＰのハイアクティブ入力端子には過電流検出信号ＩＮ＿ＮＣＨＰが与えられ、同ローアクティブ入力端子にはエラー信号Ｅｒｒ２が与えられる。このため、ＡＮＤゲート７３ＮＰは、過電流検出信号ＩＮ＿ＮＣＨＰがアクティブレベル（Ｈレベル）であり、かつ、エラー信号Ｅｒｒ２が非アクティブレベル（Ｌレベル）である場合に、Ｈレベルの制御信号ＭＯＤ＿ＣＨＮＰを出力し、その他の場合には、Ｌレベルの制御信号ＭＯＤ＿ＣＨＮＰを出力する。ＡＮＤゲート７３ＮＰから出力される制御信号ＭＯＤ＿ＣＨＮＰは、モード切り換え部７１ＮＰに与えられる一方、電流制御部７２ＮＰに与えられる。

図６に示すモード切り換え部７１ＮＰにおいて、ＯＲゲート７３１およびＡＮＤゲート７３２は、前掲図５のモード切り換え部７１ＰＰにおけるＯＲゲート７１１および７１２の各々に相当する役割を果たす。同様に、図６に示す電流制御部７２ＮＰにおいて、Ｎチャネルトランジスタ７４１〜７４２、Ｐチャネルトランジスタ７４３、定電流源７４４、Ｐチャネルトランジスタ７４５〜７４６は、前掲図５の電流制御部７２ＰＰにおけるＰチャネルトランジスタ７２１〜７２２、Ｎチャネルトランジスタ７２３、定電流源７２４、Ｎチャネルトランジスタ７２５〜７２６に各々相当する役割を果たすものである。

この電流制御部７２ＮＰでは、制御信号ＭＯＤ＿ＣＨＮＰがＨレベルである場合に、Ｐチャネルトランジスタ７４３および７４５によりカレントミラー回路が形成され、さらに、Ｎチャネルトランジスタ７４２と出力バッファ回路１０のトランジスタＮＰとによってカレントミラー回路が形成される。ここで、制御信号ＭＯＤ＿ＣＨＮＰがＨレベルとされるのは、過電流検出信号ＩＮ＿ＮＣＨＰがアクティブレベルであり、かつ、エラー信号Ｅｒｒ２が非アクティブレベルである場合（すなわち、トランジスタＮＰに許容値ｔｈ１を上回る過電流が流れたことが検出され、その過電流が所定時間Ｔに渡って流れ続けるか監視している状態）である。つまり、図６に示す電流制御部７２ＮＰにおいても、前掲図５の電流制御部７２ＰＰと同様、トランジスタＮＰに許容値ｔｈ１を上回る過電流が流れたことが検出され、その過電流が所定時間Ｔに渡って流れ続けるか監視している状態においては、トランジスタＮＰを流れるドレイン電流が許容値ｔｈ１程度になるようにトランジスタＮＰのゲート電圧が上記２つのカレントミラー回路によって固定される。

以上説明したように、本実施形態によれば、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの何れかに許容値ｔｈ１以上の過電流が流れ、その過電流が所定時間Ｔに亘って流れ続けるかを監視している状態では、そのトランジスタを流れるドレイン電流の電流値は許容値ｔｈ１に制限される。このため、上記監視期間内に過電流が非常に大きくなることはなく、トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭの破損を防ぐことができる。また、本実施形態では、各トランジスタを流れるドレイン電流の許容値ｔｈ１は、分圧回路または定電圧発生回路（何れも図示省略）により発生させる参照電圧ＲＥＦＰおよびＲＥＦＮに応じて定まり、上記監視期間にてその監視対象のトランジスタを流れるドレイン電流を許容値ｔｈ１に固定する制御は前述した第１および第２のカレントミラー回路により為される。このため、特許文献２の図５や図８に示された構成に比較して、上記監視期間中にその監視対象のトランジスタを流れるドレイン電流がＤ級増幅器の製造状態に応じてばらつくといった不具合を抑えることができる。

（Ｂ：他の実施形態）
以上、本発明の第１実施形態について説明したが、かかる実施形態に以下に述べる変形を加えても勿論良い。
（１）上述した実施形態では、２個のＰチャネルトランジスタおよび２個のＮチャネルトランジスタからなる出力バッファ回路を有するブリッジ構成のＤ級増幅器に本発明を適用したが、本発明は、各１個のＰチャネルトランジスタおよびＮチャネルトランジスタからなるインバータ構成の出力バッファ回路を有するハーフブリッジ構成のＤ級増幅器に適用しても良い。

（２）上述した実施形態では、出力バッファ回路１０を構成する４つの出力トランジスタ（トランジスタＰＰ、ＰＭ、ＮＰおよびＮＭ）の各々に対応する電流制限部を設けたが、これら４つの出力トランジスタのうちの１または２乃至３個について電流制限部を設けても良い。

（３）上述した実施形態では、本発明による電流制限回路をＤ級増幅器の過電流保護回路として用いたが、例えば、スイッチングレギュレータなど、比較的大きな電流を取り扱うスイッチング素子を有する回路において、スイッチング素子を過電流から保護する回路として本発明による電流制限回路を用いても良い。

（４）上述した各実施形態では、本発明に係る電流制限回路が、スピーカを駆動するＤ級増幅器の出力段を構成するスイッチング素子を過電流から保護する過電流保護回路としてそのＤ級増幅器に組み込まれていた。しかし、電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭの少なくとも１つと、電流検出部３０とから成る部分を１チップ化して電流制限回路を構成し、この電流制限回路の各部と、Ｄ級増幅器の各部とをケーブルで接続して図１に示すような構成になるようにしても勿論良い。

（５）上述した実施形態では、本発明による電流制限回路をスイッチング素子を過電流から保護することに用いたが、本発明による電流制限回路は、このような過電流からの保護に限らず、過電流が流れていない正常動作時において、スイッチング素子に流れる電流が所定の定電流になるよう制御することに用いても良い。

（６）上述した実施形態では、所定時間Ｔの監視中では保護対象のトランジスタを流れるドレイン電流を、過電流か否かを判断する際の閾値である許容値ｔｈ１程度に制限したが、この許容値ｔｈ１より若干大きな値の電流値に制限するようにしても良い。また、上述した実施形態では、上記所定時間Ｔの監視開始と同時に、保護対象のトランジスタを定電流駆動するようにしたが、その監視開始から若干遅らせて（例えば、１０〜２０ｎｓ程度遅らせて）、保護対象のトランジスタを定電流駆動するようにしても勿論良い。このようなことは、入力信号を遅延時間Δｔ（例えば、１０〜２０ｎｓ）だけ遅延させて出力する遅延回路を介して電流検出部３０から電流制限部７０ＰＰ、７０ＰＭ、７０ＮＰおよび７０ＮＭの各々に過電流検出信号を与えるようにすれば良い。

１０…出力バッファ回路、ＰＰ，ＰＭ…Ｐチャネルトランジスタ、ＮＰ，ＮＭ…Ｎチャネルトランジスタ、Ｌ…負荷、２０…ＰＷＭ変調部、３０…電流検出部、７０ＰＰ，７０ＰＭ，７０ＮＰ，７０ＮＭ…電流制限部、７１ＰＰ，７１ＰＭ，７１ＮＰ，７１ＮＭ…モード切り換え部、７２ＰＰ，７２ＰＭ，７２ＮＰ，７２ＮＭ…電流制御部。

Claims (3)

1. 保護対象であるスイッチング素子に流れる電流を検出する電流検出部と、
   前記スイッチング素子に流れる電流を定電流に制限する電流制限信号を発生させる電流制御部と、
   前記電流検出部によって許容値以上の電流が検出されていないときは、前記スイッチング素子を駆動するための制御信号をプリドライバから前記スイッチング素子に供給させ、前記電流検出部によって許容値以上の電流が検出されたときは、前記電流制限信号を前記電流制御部から前記スイッチング素子へ供給させるモード切り換え部と、
   を有することを特徴とする電流制限回路。
2. 前記電流制御部は、高電位電源線と低電位電源線との間に直列に介挿される第１および第２のスイッチング素子と、前記高電位電源線と低電位電源線との間に直列に介挿される定電流源および第３のスイッチング素子とを含み、前記電流検出部によって許容値以上の電流が検出されたときには、前記第１のスイッチングと前記保護対象のスイッチング素子とを第１のカレントミラー回路として機能させるとともに、前記第２のスイッチング素子と前記第３のスイッチング素子とを第２のカレントミラー回路として機能させ、前記第１および第２のスイッチの共通接続点の電圧を前記電流制限信号として出力する
   ことを特徴とする請求項１に記載の電流制限回路。
3. 前記電流検出部は、前記保護対象であるスイッチング素子の出力端の電位が所定レベルに達したことに基づき、前記許容値以上の電流が前記保護対象のスイッチング素子に流れているか否かの検出を行う
   ことを特徴とする請求項１または２に記載の電流制限回路。
   

Images