JP2008014640A - 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。 - Google Patents

静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。 Download PDF

Info

Publication number
JP2008014640A
JP2008014640A JP2006182908A JP2006182908A JP2008014640A JP 2008014640 A JP2008014640 A JP 2008014640A JP 2006182908 A JP2006182908 A JP 2006182908A JP 2006182908 A JP2006182908 A JP 2006182908A JP 2008014640 A JP2008014640 A JP 2008014640A
Authority
JP
Japan
Prior art keywords
discharge
voltage
protection circuit
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006182908A
Other languages
English (en)
Other versions
JP4789717B2 (ja
Inventor
Toshiyuki Nakaya
利幸 中家
Masanori Sawada
真典 澤田
Taizo Shintani
泰造 新谷
Natarajan Mahadeva Lyer
リア ナタラージャン マハデヴァ
David Eric Tremouilles
ダビッド エリック トレモウレス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwa Electronic Ind Co Ltd
Original Assignee
Hanwa Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanwa Electronic Ind Co Ltd filed Critical Hanwa Electronic Ind Co Ltd
Priority to JP2006182908A priority Critical patent/JP4789717B2/ja
Priority to US11/749,912 priority patent/US7609076B2/en
Publication of JP2008014640A publication Critical patent/JP2008014640A/ja
Application granted granted Critical
Publication of JP4789717B2 publication Critical patent/JP4789717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/04Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2827Testing of electronic protection circuits

Abstract

【課題】 ESD保護回路に対し、放電電圧を印加することによって速やかにESD保護回路の特性インピーダンスを測定する方法、及び当該方法を実現し得る装置の構成を提供すること。
【解決手段】 本発明の基本構成は、静電気放電保護回路に対して印加した放電電圧の時間の経過に伴う変化、及び当該保護回路を導通する放電電流の時間の経過に伴う変化を測定し、経過した所定の各共通時間毎に対応し合う放電電圧と放電電流とが共に順次上昇し、それぞれ個別にピーク値に至った後、共に減衰過程に至るまでの状態をコンピュータに対する入力及び当該コンピュータからの出力によって把握し、かつ前記減衰過程における放電電圧の変化量/放電電流の変化量の比率が概略一定である場合に、当該比率をインピーダンス値とすることに基づき、速やかに静電気放電保護回路における特性インピーダンスを測定する方法及び当該方法を実現する装置。
【選択図】 図1

Description

本発明は、半導体素子による回路、磁気ヘッド回路などに使用される静電気放電保護回路が有している特性インピーダンスを測定する方法、及び当該方法を実現するための装置に関するものである。
半導体素子による回路、及び磁気ヘッド回路などは、近年大容量化、高速化、緻密度化、微細化が進行し、次第に静電気(Electrostatic Discharge:以下「ESD」と略称する。)に対する耐圧、耐性が低下している。
にも拘らず、これらの回路の組立工程、及び輸送工程においては、ESDが蓄積し易いが、前記各工程においてESDを除去することが困難であることから、これらの回路にESD保護回路を組み込むことは技術上不可避の状態にある。
静電気放電保護回路(以下「ESD保護回路」と略称する。)については、従来急激な立ち上がりと共に時間の経過に従って概略順次減衰する放電電圧を印加することによって、ESD保護回路を導通する電流波形を観測し、かつ放電電圧を順次増加させた場合に観測された電流波形に異常が生じた場合に、静電破壊が生じたことを判別し、かつ確認することによる静電破壊テストが行われている。
しかしながら、従前の静電破壊テストを行ったところで、ESD保護回路が静電破壊に至るまでにどのような作動を行うかに関する具体的な状況、更にはESD保護回路が有している特性インピーダンスを察知することができない。
ESD保護回路に対し、図6に示すように、所定の電圧上昇率によって上昇し、ピーク電圧に至る伝達ラインパルス電圧(Transmission Line Pulse電圧:以下「TLP電圧」と略称する。)を、当該ピーク電圧を順次増加させながら印加することによって、静電気放電保護回路内においてTLP電圧に対応して導通するTLP電流の各ピーク値と前記TLP電圧の各ピーク値との対応関係をグラフによって表示した場合には、当初前記ピーク電圧が最大値に至るようなトリガー(Trigger)発生状態に至り、次に電圧値が急激に下降し、かつ電流値が徐々に増加するようなスナップバック(Snapback)状態に至り、更には電圧値の上昇と共に、電流値も順次上昇するような所謂導通状態(Conductiv State)に至ることが判明しているが、このような各状態を測定するための所謂伝達ラインパルス測定(Transmission Line Pulse測定:以下「TLP測定」と略称する。)が行われていた。
TLP測定においては、前記導通状態におけるピーク電圧の変化量/ピーク電流の変化量を算出することに基づいて、ESD保護回路の特性インピーダンスを測定することが可能であり、しかも、TLP電圧を順次増加させた場合に、前記導通状態から静電破壊に変化するような最大電流値を察知し、かつ測定することが可能である。
但し、TLP測定を行う場合には、図6(a)に示すような略台形型のTLP電圧を順次印加し、かつ図6(b)に示すようなピーク電圧−ピーク電流特性を順次求めるという煩雑な操作を不可欠としており、スピーディに前記特性インピーダンスを算出しかつ測定することができない。
しかるに、従来このようなTLP測定の分野においては、前記のような技術上の弱点を解決するような技術的手段を特に開示又は示唆している訳ではない。
現に特許文献1及び非特許文献1は共に、TLP測定において、前記のような測定の煩雑性を解決する技術的手段については何ら開示又は示唆している訳ではない。
2004/0239346A1米国特許明細書 2004 EOS/ESD Symposiumに掲載された論文(Multilevel Transmission Line Pulse(MTRP)Tester)
本発明は、ESD保護回路に対し、放電電圧を印加することによって速やかにESD保護回路の特性インピーダンスを算出しかつ測定する方法、及び当該方法を実現し得る装置の構成を提供することを課題としている。
前記課題を解決するため、本発明の基本構成は、
(1)静電気放電保護回路に対して印加した放電電圧の時間の経過に伴う変化、及び当該保護回路を導通する放電電流の時間の経過に伴う変化を測定し、経過した所定の各共通時間毎に対応し合う放電電圧と放電電流とが共に順次上昇し、それぞれ個別にピーク値に至った後、共に減衰過程に至るまでの状態をコンピュータに対する入力及び当該コンピュータからの出力によって把握し、かつ前記減衰過程における放電電圧の変化量/放電電流の変化量の比率が概略一定である場合に、当該比率をインピーダンス値とすることに基づく静電気放電保護回路における特性インピーダンスの測定方法、
(2)パルス発生回路及び当該発生回路からの入力によって、静電気放電保護回路に対し放電を行う放電回路、及び静電気放電保護回路との間に介在している電圧測定回路及び電流測定回路、前記各回路に対し、コンピュータに基づく指令を行う制御装置を備え、かつ電圧測定回路及び電流測定回路から前記コンピュータに対し測定値に基づく入力が可能であることに基づく前記(1)の静電気放電保護回路の特性インピーダンス測定を実現する装置、
からなる。
前記解決手段に係る基本構成(1)、(2)に基づき、本願発明においては、速やかにESD保護回路の特性インピーダンスを算出しかつ測定すると共に、ESD保護回路に対する静電破壊をも判別することが可能であり、しかも導通状態から静電破壊状態に変化する段階の最大電流をも察知しかつ測定することが可能となる。
基本構成(1)からも明らかなように、本願発明においては、印加する放電電圧及び当該放電電圧に対応する放電電流について、図1(a)に示すような経過時間に即した変化状態について、各共通時間毎に対応し合う放電電圧及び放電電流の測定値をコンピュータに対する入出力によって把握することを要件としている。
前記のような対応関係である放電電圧と放電電流は、図1(b)に示すように、最初は共に上昇するも、最初に放電電流値がピーク値に達してから順次減少し、その後放電電流がピーク値に至り、更にその後双方が共に下降することが判明する。
各共通時間は、通常前記のような入出力に関与しているコンピュータによって設定されるが、当該共通時間において放電電圧及び放電電流の各測定値が、一度コンピュータに入力された後、当該コンピュータによって対応関係が分かるような状態にて前記各測定値の出力が表示されることになる(例えば、図1(b)のようなグラフによる表示を行うか、又は各共通時間に基づいて対応し合う電圧及び電流の測定値をピーク値による数値を左右の同一ラインに配列し、各共通時間の変化毎に当該ラインを順次上下方向に変化させる表示などが採用されることになる。)。
このような測定及びコンピュータに対する入力を行う典型的な実施形態としては、
(A)図3(a)に示すように、放電パルス入力回路と静電気放電保護回路との間にオシロスコープ10を介在させ、放電電圧及び放電電流の時間の経過に伴う変化の画像表示を行い、当該画像表示に基づく各共通時間を順次選択し、前記画像表示において各共通時間に対応し合う関係にある放電電圧及び放電電流の各測定値をコンピュータに入力することを特徴とする方法、
(B)図3(b)に示すように、時間の経過に即してデジタル測定を行い得る電圧計41によって放電電圧を測定し、かつ時間の経過に即してデジタル測定を行い得る電流計42によって放電電流を測定し、経過した所定の各共通時間毎に各デジタル測定値をコンピュータに入力することを特徴とする方法、
である。
但し、図3(a)、(b)において、制御装置1は、放電電流発生回路及び放電電圧発生回路3に対し、作動のタイミングの選択に基づく指令(点線の矢印によって示す)を行っており、オシロスコープ10、及びデジタル電圧計410並びにデジタル電流計420に対し、共通時間の設定を指令しており(点線の矢印によって示す)、オシロスコープ10、及びデジタル電圧計410、並びにデジタル電流計420は、制御装置1のコンピュータに対し、それぞれ測定値を伝達している(点線の矢印によって示す)。
尚、本発明に係るオシロスコープ10は図3(a)に示すように、電圧計41、電流計42、画像発生回路51、画像表示面52を不可欠としている。
基本構成(1)の方法の実施形態は、前記(A)、(B)に限定される訳ではないが、通常は対応し合う放電電圧と放電電流の関係はコンピュータからの出力によって図1(b)、更には図2のようなグラフィック表示が行われている。
そして、図1(b)及び図2のようなグラフィック表示において、ESD保護回路6が破壊されていない段階では、放電電圧の変化量/放電電流の変化量は図1(b)及び図2に示すように約一定であり、しかも、そのような各変化の状態は図2に示すように、TLP測定を行った場合の所謂導通状態(Conductive state)の電圧電流特性直線と酷似した状態にある。
即ち、ESD保護回路6に対する各共通時間毎に移動し合う放電電圧と放電電流との関係を、コンピュータに対する入出力によって把握したうえで、下降段階における電圧(V)−電流(I)特性が、TLP測定における導通状態と殆ど一致していることを利用して、放電電圧の変化量/放電電流の変化量の算出に基づいてESD保護回路6の特性インピーダンスを速やかに測定することに、本願発明の基本的技術思想が存在する。
前記(2)の基本構成は、通常のESD破壊電圧測定の場合と同様に、制御装置1、パルス発生回路2、放電電圧発生回路3を備え、ESD保護回路6に放電電圧を印加している点において共通しているが、放電電圧発生回路3とESD保護回路6との間に電圧測定回路及び電流測定回路(具体的には図3(a)のような電圧計41及び電流計42を備えているオシロスコープ10による回路、又は図3(b)のようなデジタル電圧計410、並びにデジタル電流計420を備えた回路)を介在させている点において、ESD破壊電圧測定装置と相違しており、前記各回路を介在させていることは却ってTLP測定回路と共通している。
但し、TLP測定の場合には、TLP電圧及びTLP電流を個別に測定するに過ぎないのに対し、前記(2)の基本構成においては、放電電圧及び放電電流を順次経過する各共通時間毎に測定し、かつ当該放電電圧と放電電流との関係をコンピュータに対する及びコンピュータからの出力によって一挙に処理し、かつ把握する点においてTLP測定の場合と相違している。
前記(2)の基本構成の実施形態としては、
前記(A)に対応して、図3(a)に示すように電圧測定回路及び電流測定回路として電圧計41及び電流計42を備えているオシロスコープ10を採用する構成、
前記(B)の構成に対応して、図3(b)に示すように電圧測定回路が、時間の経過に伴ってデジタル測定が可能であるようなデジタル電圧計410を備えており、かつ電流測定回路もまた時間の経過に伴ってデジタル測定が可能であるようなデジタル電流計420を備えている構成が好適に採用されている。
通常、放電電圧及び放電電流の測定の前後において、ESD保護回路6に対してはリーク電圧を印加し、かつリーク電流が変化するか否かをテストすることによって、ESD保護回路6が正常に作動し得るか否かをチェックしている。
したがって、放電電圧及び放電電流の測定に前後してリーク測定を行った場合、仮にリークに変化が生じたのであれば、既にESD保護回路6が異常状態にある以上、放電電圧及び放電電流の測定を中止するか、又は放電電圧として一挙にESD保護回路6に対し静電破壊電圧に印加し、破壊特性を測定すると良い。
図3に示すように、スイッチ7を設けた場合には、リーク測定を行う際に、放電電圧測定回路側の高いインピーダンスの影響を防止することが可能となる。
図4に示すように、放電電圧及び放電電流測定回路とESD保護回路6との間に分圧回路8を設けた場合には、ESD保護回路6と前記測定回路との間のインダクタンスを小さくし、かつ正確な電圧及び電流特性を求めることが可能となる。
以下実施例によって説明する。
実施例1は、放電電圧の変化量/放電電流の変化量が、略一定の状態を維持することが不可能となり、変動するに至った段階において、静電気放電保護回路が静電破壊に至ったことをも判別し得ることを特徴としている。
即ち、図5に示すように、静電破壊が生じた場合には、放電電圧及び放電電流の下降段階において、放電電流が減少する程度に比し、放電電圧が減少する程度が大きくなることから、放電電圧の変化量/放電電流の変化量は、所定の特性インピーダンスを表すような一定値を保持することが不可能となり、このような現象によって、特性インピーダンスを算出することは不可能となるが、逆にESD保護回路6において、放電電圧を支え切れないが故に、静電破壊が生じたことを判別し得ることになる。
実施例2は、放電入力電圧を順次上昇させた場合、対応し合う放電電圧及び放電電流が順次上昇し、かつピーク電流値に至った場合、放電電圧の変化量/放電電流の変化量が一定でなくなる段階の放電電流の最大値を以って、静電気放電保護回路における導通状態から静電破壊の状態に変化するような最大電流の測定をも行い得ることを特徴としている。
即ち、図5に示すように、例えば放電電圧として人体帯電モデルによる放電電圧として900ボルトを印加した場合には、放電電圧の変化又は放電電流の変化は一定であり、前記放電電圧を1000ボルトとした場合には、実施例1記載のように、静電破壊が生じているが、何れも電流のピーク値は、TLP測定を行った場合の電流の最大値と一致しており、結局導通状態から静電破壊が開始する状態に変化する場合の最大電流値を察知しかつ測定することが可能となる。
実施例3は、放電電圧及び放電電流が共に減衰し、かつ放電電流が零となった段階における放電電圧の値をも測定し得ることを特徴としている。
即ち、図2に示すように、放電電圧及び放電電流の減衰過程の最終段階であるI=0に対応する電圧値Vh1を測定しているが、当該電圧値Vh1はTLP測定においてスナップバック状態から導通状態に変化する場合の電圧値Vhに概略対応するような関係にある。
TLP測定における前記電圧値Vhは、放電保護回路における保護素子を設計する際、最低限度の耐電圧特性を設定するうえでの斟酌資料に該当するが、本来ESD測定とTLP測定とでは、出力インピーダンスが相違するため、ESD保護回路の保護素子の設計には、前記Vhによる電圧値と必ずしも十分な斟酌資料となっている訳ではない。
これに対し、実施例3によって測定された電圧値Vh1は、前記Vhよりもやや小さな場合を呈するが、ESD保護回路の保護素子が有すべき最低限度の耐電圧特性を示すものとして、極めて有用性を有している。
本願発明は、ESD保護回路6の特性インピーダンスの観測だけでなく、静電破壊試験においても、使用することが可能となり、その適用範囲は広範である。
本願発明の基本原理を示しており、(a)は印加する放電電圧及び当該放電電圧に対応して導通する放電電流の状況を示しており、しかも各右側の点線部分は放電電圧の印加及び放電電流の導通した後に導通しているリーク電流を示しており、(b)は各共通時間毎に対応し合う放電電圧と放電電流との関係に基づく電圧(V)−電流(I)特性極性に基づくグラフを示す。 対応し合う放電電圧と放電電流との関係に基づく電圧(V)−電流(I)特性を示すと共に、かつTLP測定による放電電圧と放電電流との関係とを対比したグラフである。 本願の方法の発明を実現するための回路ブロックによる装置であって、(a)は放電電圧及び放電電流を測定するためにオシロスコープを使用した実施形態を示しており、(b)は時間の経過に伴ってデジタル測定が可能である電圧計及び電流計を使用した実施形態を示す。 リーク測定を行うためのスイッチ及び分圧回路を設定した局所的な回路ブロックを示す。 静電破壊が生ずる直前及び生じた後の放電電圧と放電電流との関係に基づくグラフである。 TLP測定の状況を示しており、(a)はTLP電圧とピーク値の順次増加させた場合、導通するTLP電流のピーク値もまた、順次増加している状況を示しており、(b)は当該増加に基づいて得られるTLP電圧のピーク値とTLP電流のピーク値との対応関係を示す電圧(V)−電流(I)特性曲線が順次形成していく状況を示す。
符号の説明
1 制御装置
2 パルス発生回路
3 放電電圧発生回路
41 電圧計
42 電流計
51 画像発生回路
52 画像表示面
10 オシロスコープ
410 デジタル電圧計
420 デジタル電流計
6 ESD保護回路
7 スイッチ
8 分圧回路
9 リーク測定用ライン

Claims (12)

  1. 静電気放電保護回路に対して印加した放電電圧の時間の経過に伴う変化、及び当該保護回路を導通する放電電流の時間の経過に伴う変化を測定し、経過した所定の各共通時間毎に対応し合う放電電圧と放電電流とが共に順次上昇し、それぞれ個別にピーク値に至った後、共に減衰過程に至るまでの状態をコンピュータに対する入力及び当該コンピュータからの出力によって把握し、かつ前記減衰過程における放電電圧の変化量/放電電流の変化量の比率が概略一定である場合に、当該比率をインピーダンス値とすることに基づく静電気放電保護回路における特性インピーダンスの測定方法。
  2. 放電パルス入力回路と静電気放電保護回路との間にオシロスコープを介在させ、放電電圧及び放電電流の時間の経過に伴う変化の画像表示を行い、当該画像表示に基づく各共通時間を順次選択し、前記画像表示において各共通時間に対応し合う関係にある放電電圧及び放電電流の各測定値をコンピュータに入力することを特徴とする請求項1記載の静電気放電保護回路の特性インピーダンス測定方法。
  3. 時間の経過に即してデジタル測定を行い得る電圧計によって放電電圧を測定し、かつ時間の経過に即してデジタル測定を行い得る電流計によって放電電流を測定し、経過した所定の各共通時間毎に各デジタル測定値をコンピュータに入力することを特徴とする請求項1記載の静電気放電保護回路の特性インピーダンス測定方法。
  4. 対応し合う放電電圧と放電電流との関係をコンピュータからの出力に基づいてグラフィック表示を行うことを特徴とする請求項1、2、3記載の静電気放電保護回路の特性インピーダンス測定方法。
  5. 放電電圧の変化量/放電電流の変化量が、略一定の状態を維持することが不可能となり、変動するに至った段階において、静電気放電保護回路が静電破壊に至ったことをも判別し得ることを特徴とする請求項1、2、3、4記載の静電気放電保護回路の特性インピーダンス測定方法。
  6. 放電入力電圧を順次上昇させた場合、対応し合う放電電圧及び放電電流が順次上昇し、かつピーク電流値に至った場合、放電電圧の変化量/放電電流の変化量が一定でなくなる段階の放電電流の最大値を以って、静電気放電保護回路における導通状態から静電破壊の状態に変化するような最大電流の測定をも行い得ることを特徴とする請求項1、2、3、4、5記載の静電気放電保護回路の特性インピーダンス測定方法。
  7. 放電電圧及び放電電流が共に減衰し、かつ放電電流が零となった段階における放電電圧の値をも測定し得ることを特徴とする請求項1、2、3、4、5、6記載の静電気放電保護回路の特性インピーダンス測定方法。
  8. 静電気放電保護回路にリーク電流が導通しない場合に、当該保護回路に対し、静電破壊を可能とするような放電電圧を印加することを特徴とする請求項1、2、3、4記載の静電気放電保護回路の特性インピーダンス測定方法。
  9. パルス発生回路及び当該発生回路からの入力によって、静電気放電保護回路に対し放電を行う放電回路、及び静電気放電保護回路との間に介在している電圧測定回路及び電流測定回路、前記各回路に対し、コンピュータに基づく指令を行う制御装置を備え、かつ電圧測定回路及び電流測定回路から前記コンピュータに対し測定値に基づく入力が可能であることに基づく請求項1、2、3、4記載の静電気放電保護回路の特性インピーダンス測定を実現する装置。
  10. 放電パルス発生入力回路と静電気放電保護回路との間に、分圧回路を設けたことを特徴とする請求項9記載の装置。
  11. 電圧測定回路及び電流測定回路がオシロスコープであることを特徴とする請求項9記載の装置。
  12. 電圧測定回路が時間の経過に伴ってデジタル測定を行い得る電圧計を備えており、電流測定回路が時間の経過に伴ってデジタル測定を行い得る電流計を備えて構成していることを特徴とする請求項9記載の装置。
JP2006182908A 2006-07-03 2006-07-03 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。 Active JP4789717B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006182908A JP4789717B2 (ja) 2006-07-03 2006-07-03 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。
US11/749,912 US7609076B2 (en) 2006-07-03 2007-05-17 Method of measuring characteristic impedance of electrostatic discharge protecting circuit and apparatus for realizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006182908A JP4789717B2 (ja) 2006-07-03 2006-07-03 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。

Publications (2)

Publication Number Publication Date
JP2008014640A true JP2008014640A (ja) 2008-01-24
JP4789717B2 JP4789717B2 (ja) 2011-10-12

Family

ID=38877747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006182908A Active JP4789717B2 (ja) 2006-07-03 2006-07-03 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。

Country Status (2)

Country Link
US (1) US7609076B2 (ja)
JP (1) JP4789717B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1972952A1 (en) * 2007-03-19 2008-09-24 Interuniversitair Micro-Elektronica Centrum Vzw ESD test system calibration
US8362784B2 (en) * 2009-06-22 2013-01-29 Mitsubishi Electric Corporation Capacitor capacitance diagnosis device and electric power apparatus equipped with capacitor capacitance diagnosis device
TWI465736B (zh) * 2012-10-11 2014-12-21 Ind Tech Res Inst 半導體元件之檢測方法及其檢測系統
US10403622B2 (en) * 2018-02-06 2019-09-03 Globalfoundries Inc. Electrostatic discharge protection device and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332131A (ja) * 1999-05-24 2000-11-30 Nec Corp 静電保護素子、静電保護回路及び半導体装置
JP2004264147A (ja) * 2003-02-28 2004-09-24 Toshiba Corp 静電気試験装置
JP2005142432A (ja) * 2003-11-07 2005-06-02 Toshiba Corp 半導体装置
JP2006058118A (ja) * 2004-08-19 2006-03-02 Nec Electronics Corp 静電気放電耐性特性の測定方法、静電気破壊試験方法、及び静電気破壊試験用装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361776A (en) * 1993-08-06 1994-11-08 Telectronics Pacing Systems, Inc. Time domain reflectometer impedance sensor method of use and implantable cardiac stimulator using same
DE4339946A1 (de) * 1993-11-24 1995-06-01 Walther Bender Gmbh & Co Kg Di Verfahren und Einrichtung zur Isolationsüberwachung vom ungeerdeten Gleich- und Wechselstromnetzen
US6429674B1 (en) * 1999-04-28 2002-08-06 Jon E. Barth Pulse circuit
US6720828B2 (en) * 2001-11-21 2004-04-13 Tektronix, Inc. Apparatus and method for compensating a high impedance attenuator
EP1480046A1 (en) * 2003-05-23 2004-11-24 Interuniversitair Microelektronica Centrum ( Imec) A method for determining the current-voltage characteristic of a snap-back device
IL166445A (en) * 2005-01-23 2011-07-31 Mosaid Technologies Inc A standard and method for evaluating the termination of a transmission line based on the determination of a typical impedance
US7545152B2 (en) * 2006-01-11 2009-06-09 Thermo Fisher Scientific, Inc. Transmission line pulse measurement system for measuring the response of a device under test

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332131A (ja) * 1999-05-24 2000-11-30 Nec Corp 静電保護素子、静電保護回路及び半導体装置
JP2004264147A (ja) * 2003-02-28 2004-09-24 Toshiba Corp 静電気試験装置
JP2005142432A (ja) * 2003-11-07 2005-06-02 Toshiba Corp 半導体装置
JP2006058118A (ja) * 2004-08-19 2006-03-02 Nec Electronics Corp 静電気放電耐性特性の測定方法、静電気破壊試験方法、及び静電気破壊試験用装置

Also Published As

Publication number Publication date
US7609076B2 (en) 2009-10-27
JP4789717B2 (ja) 2011-10-12
US20080004820A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
TWI394961B (zh) Insulation inspection equipment and insulation inspection methods
KR20080049624A (ko) 기판 검사 장치 및 기판 검사 방법
JP4369949B2 (ja) 絶縁検査装置及び絶縁検査方法
JP4789717B2 (ja) 静電気放電保護回路の特性インピーダンスの測定方法及び当該測定を実現する装置。
US9697757B2 (en) Method and system of determining a location of a line fault of a panel
WO2014156163A1 (en) Insulation inspection apparatus and insulation inspection method
US10317456B2 (en) Spike safe floating current and voltage source
JP4706555B2 (ja) 電子デバイスの静電破壊評価方法、装置およびプログラム
JP2008256695A (ja) 欠陥率を低くするための組み立てられたpwa上のタンタルコンデンサの処理
AU2012286525B2 (en) Spark testing apparatus
Marathe et al. On secondary ESD event monitoring and full-wave modeling methodology
US20140107961A1 (en) Testing method and testing system for semiconductor element
JP6219073B2 (ja) 絶縁検査装置
JP5897393B2 (ja) 抵抗測定装置
Kim Failure prediction of metal oxide varistor using nonlinear surge look-up table based on experimental data
JP2007139797A (ja) 絶縁検査装置及び絶縁検査方法
JP6221281B2 (ja) 絶縁検査方法及び絶縁検査装置
JPH02103479A (ja) 静電気放電耐圧の試験方法
JP5425502B2 (ja) 回路基板検査装置
Henry et al. Transmission-line pulse ESD testing of ICs: A new beginning
Kamdem et al. Electrical Overstress robustness and test method for ICs
CN105448756B (zh) 用于并行测试系统的栅氧化层完整性的测试结构
JP5012430B2 (ja) 直流試験装置及び半導体試験装置
JP2011247788A (ja) 絶縁検査装置および絶縁検査方法
JP6219074B2 (ja) 絶縁検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4789717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250