JP2008004602A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2008004602A
JP2008004602A JP2006169981A JP2006169981A JP2008004602A JP 2008004602 A JP2008004602 A JP 2008004602A JP 2006169981 A JP2006169981 A JP 2006169981A JP 2006169981 A JP2006169981 A JP 2006169981A JP 2008004602 A JP2008004602 A JP 2008004602A
Authority
JP
Japan
Prior art keywords
flip chip
treatment liquid
pad
metal surface
solder powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006169981A
Other languages
English (en)
Other versions
JP2008004602A5 (ja
JP4839138B2 (ja
Inventor
Yoko Ogiwara
陽子 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006169981A priority Critical patent/JP4839138B2/ja
Priority to US11/760,291 priority patent/US7642130B2/en
Priority to TW096120959A priority patent/TW200802658A/zh
Priority to KR1020070059921A priority patent/KR20070120896A/ko
Publication of JP2008004602A publication Critical patent/JP2008004602A/ja
Publication of JP2008004602A5 publication Critical patent/JP2008004602A5/ja
Application granted granted Critical
Publication of JP4839138B2 publication Critical patent/JP4839138B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49405—Valve or choke making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】フリップチップパッドとボンディングパッドとが併設された基板に、フリップチップパッドの表面のみにはんだ層を容易に形成できる配線基板の製造方法を提供する。
【解決手段】表面が異なる金属で形成されたフリップチップパッド１２とボンディングパッド１４とを基板に併設した後、フリップチップパッド１２のみに形成された粘着層１６にはんだ粉１８を付着した後、リフローを施してフリップチップパッド１２のみに付着しているはんだ粉１８を溶融することを特徴とする。
【選択図】図１

Description

本発明は配線基板の製造方法に関し、表面にはんだが被着されたフリップチップ接続用のフリップチップパッドと、ワイヤボンディング接続用のボンディングパッドとが併設された配線基板の製造方法に関する。
半導体素子をフリップチップ接続する配線基板には、図８に示す様に、基板１００の一面にフリップチップ接続用のフリップチップパッド１０２，１０２・・とワイヤボンディング接続用のボンディングパッド１０４とが併設される場合がある。
かかるフリップチップパッド１２，１０２・・には、当接する半導体素子の電極端子を固着するはんだ層が形成され、ワイヤボンディング接続用のボンディングパッド１０４の表面は、ワイヤボンディング性を向上するように貴金属表面に形成されている。この貴金属表面はソルダレジスト層１０５から露出している。
この様に、フリップチップパッド１０２，１０２・・とボンディングパッド１０４との各表面には、異なる金属で形成されており、フリップチップパッド１０２，１０２・・の金属表面にはんだ層を形成する際に、ボンディングパッド１０４の貴金属表面にはんだが付着することを防止する必要がある。
このため、下記特許文献１には、図９に示す様に、ボンディングパッド１０４の貴金属めっきが施された貴金属表面をマスク板２００で覆って、フリップチップパッド１０２，１０２・・の金属表面にはんだ層を形成することが提案されている。
つまり、先ず、ボンディングパッド１０４の貴金属表面をマスク板２００で覆った基板１００を、金属面のみに粘着層を形成する粘着性付与化合物が配合された粘着処理液に浸漬処理し、図９（ａ）に示す様に、フリップチップパッド１０２，１０２・・の各表面を覆う粘着層１０６を形成する。
この基板１０にはんだ粉を振り掛けて粘着層１０６，１０６・・の各表面にはんだ粉１０８，１０８・・を付着させた後、余分なはんだ粉を振り払うことによって、図９（ｂ）に示す様に、粘着層１０６，１０６・・の各表面のみにはんだ粉１０８，１０８・・が付着する。
次いで、マスク板２００を除去し且つフラックス１１０を塗布した後、リフローしてはんだ粉１０８，１０８・・を溶融して、フリップチップパッド１０２，１０２・・の各表面を覆うはんだ層１１２を形成する［図９（ｃ）（ｄ）］。
その後、フラックス１１０を除去することによって、フリップチップパッド１０２，１０２・・の各金属表面がはんだ層１１２によって覆われていると共に、ボンディングパッド１０４の貴金属表面が露出する配線基板を得ることができる［図９（ｅ）］。
特開２００５−２６８３５３号公報
前掲の特許文献１に提案された配線基板の製造方法によれば、フリップチップパッド１０２，１０２・・の各表面がはんだ層１１２によって覆われていると共に、ボンディングパッド１０４の貴金属表面が露出する配線基板を得ることができる。
しかしながら、ボンディングパッド１０４の貴金属表面をマスク板２００で覆うことは、配線基板の製造工程の工程数を増加することになり、配線基板の製造工程を複雑化することになる。
そこで、本発明の課題は、フリップチップパッドとボンディングパッドとが併設された基板に、フリップチップパッドの表面のみにはんだ層を容易に形成できる配線基板の製造方法を提供することにある。
本発明者は、前記課題を解決すべく検討した結果、図９に示す基板１００を浸漬処理した粘着処理液のｐＨ値によって、金等の貴金属から成る貴金属表面では、銅表面に比較して粘着層が形成され難いことを見出し本発明に到達した。
すなわち、本発明は、表面にはんだが被着されたフリップチップ接続用のフリップチップパッドと、ワイヤボンディング接続用のボンディングパッドとが併設された配線基板を製造する際に、前記フリップチップパッドとボンディングパッドとの各金属表面を異なる金属で形成した後、金属面のみに反応して粘着性を付与する粘着性付与化合物を含有し、且つ前記パッドの各金属表面に選択的に粘着層を形成するｐＨ値に調整された第１粘着処理液に前記基板を浸漬処理して、前記パッドの各金属表面に形成した粘着層にはんだ粉を付着し、次いで、金属面のみに反応して粘着性を付与する粘着性付与化合物を含有し、且つ前記ボンディングパッドの金属表面に形成した粘着層を剥離すると共に、前記フリップチップパッドの金属表面に粘着層を形成できるｐＨ値に調整された第２粘着処理液に、前記第１粘着処理液に浸漬処理した基板を再浸漬処理し、その後、前記フリップチップパッドの金属表面のみに形成された粘着層にはんだ粉を付着した後、リフローによって前記はんだ粉を溶融してフリップチップパッドの金属表面を覆うはんだ層を形成することを特徴とする配線基板の製造方法にある。
かかる本発明において、第１粘着処理液及び第２粘着処理液の各ｐＨ値を４〜６の範囲に調整し、その際に、前記第２粘着処理液のｐＨ値を第１粘着処理液のｐＨ値よりも高くなるように調製すること、特に第２粘着処理液のｐＨ値を、第１粘着処理液のｐＨ値よりも０．５以上高くなるように調製することによって、フリップチップパッドの金属表面に充分な膜厚の粘着層を形成でき、充分なはんだ粉を付着できると共に、ボンディングパッドの金属表面にはんだ粉が付着することを防止できる。
また、第２粘着処理液に浸漬処理して金属表面に形成した粘着層に付着するはんだ粉として、第１粘着処理液に浸漬処理して金属表面に形成した粘着層に付着するはんだ粉よりも小粒径のはんだ粉を用いることによって、フリップチップパッドの表面に更に充分なはんだ粉を付着できる。
更に、ボンディングパッドの金属表面としては、貴金属表面、特に金、パラジウム又は銀から成る貴金属表面とすることが好ましく、フリップチップパッドの表面としては、銅表面とすることが好ましい。
本発明では、基板を第１粘着処理液に浸漬処理して、フリップチップパッドとボンディングパッドとの両面に形成した粘着層のうち、ボンディングパッドの金属表面に形成した粘着層は、この基板を第２粘着処理液に浸漬処理した際に、ボンディングパッドの金属表面から剥離され、ボンディングパッドの金属表面を露出できる。
他方、フリップチップパッドの金属表面に形成された粘着層及びこの粘着層に付着したはんだ粉は、基板を第２粘着処理液に浸漬処理しても剥離されず、第２粘着処理液への浸漬処理によってフリップチップパッドの金属表面上に粘着層を形成できる。この様にして形成した粘着層に、はんだ粉を振り掛けることによって、先に付着したはんだ粉と相俟って、フリップチップパッドの金属表面上にはんだ粉を均一に且つ充分に付着できる。
かかる本発明によれば、ボンディングパッドをマスク板で覆うことを要せず、マスク板の装着及び取外しの工程を省略でき、配線基板の製造工程の簡略化を図ることができる。
更に、本発明によれば、基板を粘着処理液に浸漬処理してフリップチップパッド上に形成した粘着層にはんだ粉を付着する工程を少なくとも二回施すため、フリップチップパッド上に充分なはんだ粉を付着でき、最終的に形成されるはんだ層の膜厚を厚くできる。このため、得られた配線基板に半導体素子をフリップチップ接続したとき、半導体素子と配線基板とを確実に接続でき、最終的に得られる半導体装置の信頼性を向上できる。
本発明においては、図１（ａ）に示す様に、同一面にフリップチップパッド１２，１２・・とボンディングパッド１４とが併設された基板１０を用いる。かかる基板１０は、樹脂やセラミック等の絶縁材料から形成されており、フリップチップパッド１２，１２・・は銅から形成されている。
また、ボンディングパッド１４は、銅から成る本体部１４ａを覆うように金属層１４ｂが形成されている。この金属層１４ｂは、下地金属層としてのニッケル層上に貴金属層としての金層が形成されている。この下地金属層としてのニッケル層及び貴金属層としての金層は、蒸着によっても形成できるが、金属めっきによって容易に形成できる。
かかる基板１０を、金属表面のみに反応して粘着性を付与する粘着性付与化合物を含有し、且つフリップチップパッド１２とボンディングパッド１４との両金属表面に粘着層を選択的に形成するｐＨ値に調整された第１粘着処理液に浸漬処理した後、はんだ粉を振り掛ける。
振り掛けたはんだ粉のうち、余分なはんだ粉を振り払って除去することによって、図１（ｂ）に示す様に、フリップチップパッド１２とボンディングパッド１４との両金属表面を覆うように形成された粘着層１６にはんだ粉１８，１８・・が付着されている。
第１粘着処理液としては、特許第２５９２７５７号公報に記載されている粘着処理液を採用でき、粘着性付与化合物としては、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体から成る群から選られた少なくとも一種を用いることができる。
この第１粘着処理液のｐＨ値は、基板１０の種類によって異なるが、４〜６の弱酸性に調整することが好ましい。ｐＨ値の調整は、水酸化ナトリウム等のアルカリを用いることができる。第１粘着処理液のｐＨ値が６よりも高い場合には、フリップチップパッド１２の銅表面を覆う粘着層を形成できるが、ボンディングパッド１４の金表面を覆う粘着層を実質的に形成でき難くなる傾向にある。しかし、この場合、フリップチップパッド１２の銅表面を覆う粘着層の膜質が、ｐＨ値が４〜６に調整された第１粘着処理液に基板１０を浸漬処理して形成した粘着層に比較して劣り、粘着層が剥離され易くなる傾向にある。
一方、第１粘着処理液のｐＨ値が４未満の場合は、フリップチップパッド１２の銅表面及びボンディングパッド１４の金表面にも、粘着層を形成し難くなる傾向にある。
本発明では、図１（ｂ）に示す基板１０を、金属表面のみに反応して粘着性を付与する粘着性付与化合物を含有し、且つボンディングパッド１４の金表面に形成した粘着層１６を剥離すると共に、フリップチップパッド１２の銅表面に粘着層１６を形成できるｐＨ値に調整された第２粘着処理液に再浸漬処理した後、はんだ粉を振り掛ける。
振り掛けたはんだ粉のうち、余分なはんだ粉を振り払うことによって除去し、図１（ｃ）に示す様に、ボンディングパッド１４の金表面が露出していると共に、フリップチップパッド１２の銅表面を覆うように形成された粘着層１６にはんだ粉１８，１８・・が付着されている。この図１（ｃ）に示すフリップチップパッド１２の銅表面を覆う粘着層１６には、図１（ｂ）に示す粘着層１６に比較して、均一にはんだ粉１８、１８・・が付着している。
この第２粘着処理液としては、第１粘着処理液と同一組成の粘着処理液を用いることができ、そのｐＨ値を４〜６の範囲であって、第１粘着処理液よりも高いｐＨ値、特に第１粘着処理液のｐＨ値よりも０．５以上高いｐＨ値に調整することが好ましい。
ここで、第２粘着処理液として、第１粘着処理液とのｐＨ値差が０．５未満の第２粘着処理液を用いた場合は、ボンディングパッド１４の金表面に形成した粘着層１６の剥離が不充分となる傾向がある。
また、基板１０を第２粘着処理液に再浸漬処理した後に振り掛けるはんだ粉としては、基板１０を第１粘着処理液に浸漬処理した後に振り掛けるはんだ粉よりも小粒径のはんだ粉を用いることによって、図１（ｃ）に示すフリップチップパッド１２の銅表面を覆う粘着層１６に、更に高密度にはんだ粉１８，１８・・を付着でき好ましい。
図１（ｃ）に示す基板１０のフリップチップパッド１２及びボンディングパッド１４が形成された面にフラックスを塗布してリフローを施すことによって、フリップチップパッド１２のみに付着しているはんだ粉１８，１８・・を溶融して、フリップチップパッド１２の銅表面を覆うはんだ層を形成できる。
この様にして形成した基板１０では、ボンディングパッド１４の金表面が露出した状態で、フリップチップパッド１２，１２・・の各銅表面をはんだ層によって覆うことができる。その結果、基板１０のフリップチップパッド１２，１２・・の各はんだ層に半導体素子をフリップチップ接続でき、且つ基板１０のボンディングパッド１４の金表面にワイヤボンディングすることができる。
ところで、前掲の特許文献１の如く、基板１０を粘着処理液に浸漬処理した後、フリップチップパッド１２，１２・・の銅表面上に形成された粘着層にはんだ粉を振り掛ける処理を１回のみ施した場合には、フリップチップパッド１２，１２・・が微細化されるほど、粘着層に付着するはんだ粉が減少する傾向にある。
この点、本発明の様に、基板１０を粘着処理液に浸漬処理した後、フリップチップパッド１２，１２・・の銅表面上に形成された粘着層にはんだ粉を振り掛ける処理を少なくとも二回繰り返すことによって、粘着層に均一にはんだ粉が付着すると共に、フリップチップパッド１２の上面上にはんだ粉が二層に付着している部分が存在する。このため、微細化されたフリップチップパッド１２，１２・・でも充分な量のはんだ粉を付着できる。
しかも、このフリップチップパッド１２の側面側には、はんだ粉が二層に付着している部分が殆どなく、リフローを施しても、隣接するフリップチップパッド１２，１２がはんだによって短絡することはない。
以上の説明では、ボンディングパッド１４の表面を金表面としたが、ボンディングパッド１４の表面をパラジウム表面や銀表面としてもよい。
また、基板１０の異なる面に、フリップチップパッド１２とボンディングパッド１４とが形成されていても、本発明を適用できる。
図１（ａ）に示す基板１０を準備した。この基板１０の同一面には、フリップチップパッド１２，１２・・とボンディングパッド１４とが形成されている。このフリップチップパッド１２は、銅によって形成されている。また、ボンディングパッド１４は、銅から成る本体部１４ａが下地めっき層としてのニッケルめっき層上に金めっき層が形成されて成るめっき層１４ｂによって覆われている。
更に、粘着処理液としての昭和電工(株)製のＳＪ−ＣＨ１０００（商品名）を、そのｐＨ値を４〜４．５に調整した第１粘着処理液と、第１粘着処理液のｐＨ値よりも０．５高いｐＨ値に調整した第２粘着処理液とを準備した。
次いで、基板１０を第１粘着処理液に浸漬処理し、第１粘着処理液から取り出した基板１０に平均粒径７μｍのはんだ粉を振り掛けた後、余分なはんだ粉を振り落として除去した。
更に、基板１０を第２粘着処理液に再浸漬処理し、第２粘着処理液から取り出した基板１０に平均粒径７μｍのはんだ粉を振り掛けた後、余分なはんだ粉を振り落として除去した。
この様にして、基板１０に対し、粘着処理液に浸漬処理を施した後、はんだ粉を振り掛ける工程を二回施した基板１０のフリップチップパッド１２とボンディングパッド１４との電子顕微鏡写真を図２に示す。図２（ａ）がフリップチップパッド１２についてのものであり、図２（ｂ）がボンディングパッド１４についてのものである。
図２から明らかな様に、フリップチップパッド１２の全面にはんだ粉が付着しており、フリップチップパッド１２上には、はんだ粉の粒子が二重に付着している部分も存在する。これに対し、ボンディングパッド１４には、はんだ粉が付着されておらず、ボンディングパッド１４の表面が露出している。
このフリップチップパッド１２上に付着しているはんだ粉の付着厚さは約１３．４μｍであった。
図２に示す状態のフリップチップパッド１２及びボンディングパッド１４が形成された基板１０の面にフラックスを塗布した後、基板１０にリフローを施すことによって、フリップチップパッド１２のみをはんだ層によって覆うことができた。
実施例１において、第１粘着処理液に浸漬処理した後に、基板１０に振り掛けるはんだ粉として平均粒径７μｍのはんだ粉を用い、第２粘着処理液に浸漬処理した後に、基板１０に振り掛けるはんだ粉として平均粒径５．５μｍのはんだ粉を用いた他は、実施例１と同様にして基板１０の粘着処理液への浸漬処理及びはんだ粉の振り掛け処理を施した。
この様にして、基板１０に対し、粘着処理液に浸漬処理した後、はんだ粉を振り掛ける工程を二回施した基板１０のフリップチップパッド１２とボンディングパッド１４との電子顕微鏡写真を図３に示す。図３（ａ）がフリップチップパッド１２についてのものであり、図３（ｂ）がボンディングパッド１４についてのものである。
図３から明らかな様に、フリップチップパッド１２の全面にはんだ粉が付着しており、大粒径のはんだ粉の間に小粒径のはんだ粉が付着している部分も存在する。これに対し、ボンディングパッド１４には、はんだ粉が付着されておらず、ボンディングパッド１４の表面が露出している。
図３に示す状態のフリップチップパッド１２及びボンディングパッド１４が形成された基板１０の面にフラックスを塗布した後、基板１０にリフローを施すことによって、フリップチップパッド１２のみをはんだ層によって覆うことができた。
比較例１
実施例１において、基板１０を第１粘着処理液に浸漬処理し、第１粘着処理液から取り出した基板１０に平均粒径７μｍのはんだ粉を振り掛けた後、余分なはんだ粉を振り落として除去した。
この基板１０に第２粘着処理液に再浸漬処理することなく、基板１０のフリップチップパッド１２とボンディングパッド１４との電子顕微鏡写真を図４に示す。図４（ａ）がフリップチップパッド１２についてのものであり、図４（ｂ）がボンディングパッド１４についてのものである。
図４から明らかな様に、フリップチップパッド１２及びボンディングパッド１４の全面にはんだ粉が付着している。このため、基板１０にリフローを施すことを中止した。
尚、フリップチップパッド１２上に付着しているはんだ粉の付着厚さは約６．２μｍであった。
比較例２
実施例１において、基板１０を第１粘着処理液に浸漬処理することなく第２粘着処理液に浸漬処理し、第２粘着処理液から取り出した基板１０に平均粒径７μｍのはんだ粉を振り掛けた後、余分なはんだ粉を振り落とし除去した。
この基板１０のフリップチップパッド１２とボンディングパッド１４との電子顕微鏡写真を図５に示す。図５（ａ）がフリップチップパッド１２についてのものであり、図５（ｂ）がボンディングパッド１４についてのものである。
図５から明らかな様に、ボンディングパッド１４にはんだ粉は付着していないものの、フリップチップパッド１２上に付着するはんだ粉が、実施例１及び実施例２に比較して少ない。
尚、フリップチップパッド１２上に付着しているはんだ粉の付着厚さは約７．７μｍであった。
比較例３
実施例１において、基板１０を第１粘着処理液に浸漬処理し、第１粘着処理液から取り出した基板１０に平均粒径７μｍのはんだ粉を振り掛けた後、余分なはんだ粉を振り落として除去した（第１粘着処理液の浸漬処理時間は実施例１の３倍である）。
この基板１０に第２粘着処理液に再浸漬処理することなく、基板１０のフリップチップパッド１２とボンディングパッド１４との電子顕微鏡写真を図６に示す。図６（ａ）がフリップチップパッド１２についてのものであり、図６（ｂ）がボンディングパッド１４についてのものである。
図６から明らかな様に、フリップチップパッド１２及びボンディングパッド１４の全面にはんだ粉が付着していると共に、基板１０の基板面まではんだ粉の付着が見られる。
図６に示す状態の基板１０にリフローを施すと、フリップチップパッド１２間がはんだで短絡されるはんだブリッジの原因となる。
比較例４
実施例１において、基板１０を第１粘着処理液に浸漬処理し、第１粘着処理液から取り出した基板１０に平均粒径７μｍのはんだ粉を振り掛けた後、余分なはんだ粉を振り落として除去する工程を３回繰り返した。この基板１０のフリップチップパッド１２とボンディングパッド１４との電子顕微鏡写真を図７に示す。図７（ａ）がフリップチップパッド１２についてのものであり、図７（ｂ）がボンディングパッド１４についてのものである。
図７から明らかな様に、フリップチップパッド１２及びボンディングパッド１４の全面にはんだ粉が付着している。このため、基板１０にリフローを施すことを中止した。
実施例１において、第１粘着処理液と第２粘着処理液との各ｐＨ値を下記表１のように変更した他は、実施例１と同様にして基板１０の粘着処理液への浸漬処理及びはんだ粉の振り掛け処理を施した。
一連の処理を終了した基板１０について、基板面、フリップチップパッド１２及びボンディングパッド１４について、はんだ粉の付着状況を目視で観察して、その評価結果を表１に併せて示した。
本発明に係る配線基板の製造方法を説明するための工程図である。 実施例１で得られた基板１０のフリップチップパッド１２及びボンディングパッド１４の状態を示す電子顕微鏡写真である。 実施例２で得られた基板１０のフリップチップパッド１２及びボンディングパッド１４の状態を示す電子顕微鏡写真である。 比較例１で得られた基板１０のフリップチップパッド１２及びボンディングパッド１４の状態を示す電子顕微鏡写真である。 比較例２で得られた基板１０のフリップチップパッド１２及びボンディングパッド１４の状態を示す電子顕微鏡写真である。 比較例３で得られた基板１０のフリップチップパッド１２及びボンディングパッド１４の状態を示す電子顕微鏡写真である。 比較例４で得られた基板１０のフリップチップパッド１２及びボンディングパッド１４の状態を示す電子顕微鏡写真である。 従来の配線基板の製造方法で用いられる基板の概略図である。 従来の配線基板の製造法を説明する工程図である。
符号の説明
１０ 基板
１２ フリップチップパッド
１４ ボンディングパッド
１４ａ 本体部
１４ｂ めっき層
１６ 粘着層
１８ はんだ粉

Claims (7)

  1. 表面にはんだが被着されたフリップチップ接続用のフリップチップパッドと、ワイヤボンディング接続用のボンディングパッドとが併設された配線基板を製造する際に、
    前記フリップチップパッドとボンディングパッドとの各金属表面を異なる金属で形成した後、
    金属面のみに反応して粘着性を付与する粘着性付与化合物を含有し、且つ前記パッドの各金属表面に選択的に粘着層を形成するｐＨ値に調整された第１粘着処理液に前記基板を浸漬処理して、前記パッドの各金属表面に成した粘着層にはんだ粉を付着し、
    次いで、金属面のみに反応して粘着性を付与する粘着性付与化合物を含有し、且つ前記ボンディングパッドの金属表面に形成した粘着層を剥離すると共に、前記フリップチップパッドの金属表面に粘着層を形成できるｐＨ値に調整された第２粘着処理液に、前記第１粘着処理液に浸漬処理した基板を再浸漬処理し、
    その後、前記フリップチップパッドの金属表面のみに形成された粘着層にはんだ粉を付着した後、リフローによって前記はんだ粉を溶融してフリップチップパッドの金属表面を覆うはんだ層を形成することを特徴とする配線基板の製造方法。
  2. 第１粘着処理液及び第２粘着処理液の各ｐＨ値を４〜６の範囲に調整し、その際に、前記第２粘着処理液のｐＨ値を第１粘着処理液のｐＨ値よりも高くなるように調製する請求項１記載の配線基板の製造方法。
  3. 前記第２粘着処理液のｐＨ値を、第１粘着処理液のｐＨ値よりも０．５以上高くなるように調製する請求項２記載の配線基板の製造方法。
  4. 第２粘着処理液に浸漬処理して金属表面に形成した粘着層に付着するはんだ粉として、第１粘着処理液に浸漬処理して金属表面に形成した粘着層に付着するはんだ粉よりも小粒径のはんだ粉を用いる請求項１〜３のいずれか一項記載の配線基板の製造方法。
  5. ボンディングパッドの金属表面を、貴金属によって形成する請求項１〜４のいずれか一項記載の配線基板の製造方法。
  6. ボンディングパッドの金属表面を、金、パラジウム又は銀から成る貴金属表面に形成する請求項１〜４のいずれか一項記載の配線基板の製造方法。
  7. フリップチップパッドの金属表面を、銅表面に形成する請求項１〜６のいずれか一項記載の配線基板の製造方法。
JP2006169981A 2006-06-20 2006-06-20 配線基板の製造方法 Expired - Fee Related JP4839138B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006169981A JP4839138B2 (ja) 2006-06-20 2006-06-20 配線基板の製造方法
US11/760,291 US7642130B2 (en) 2006-06-20 2007-06-08 Manufacturing method of wiring substrate
TW096120959A TW200802658A (en) 2006-06-20 2007-06-11 Manufacturing method of wiring substrate
KR1020070059921A KR20070120896A (ko) 2006-06-20 2007-06-19 배선 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006169981A JP4839138B2 (ja) 2006-06-20 2006-06-20 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2008004602A true JP2008004602A (ja) 2008-01-10
JP2008004602A5 JP2008004602A5 (ja) 2009-04-30
JP4839138B2 JP4839138B2 (ja) 2011-12-21

Family

ID=38862088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169981A Expired - Fee Related JP4839138B2 (ja) 2006-06-20 2006-06-20 配線基板の製造方法

Country Status (4)

Country Link
US (1) US7642130B2 (ja)
JP (1) JP4839138B2 (ja)
KR (1) KR20070120896A (ja)
TW (1) TW200802658A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580611B2 (en) 2011-06-16 2013-11-12 Shinko Electric Industries Co., Ltd. Method for manufacturing wiring substrate

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
WO2007007865A1 (en) * 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326453A (ja) * 1993-05-12 1994-11-25 Showa Denko Kk 連続的はんだ回路形成法
JPH08339044A (ja) * 1995-04-14 1996-12-24 Fuji Photo Film Co Ltd ハロゲン化銀乳剤
JP2000294911A (ja) * 1999-04-05 2000-10-20 Matsushita Electric Ind Co Ltd 半田プリコート方法および半田プリコート基板
JP2005307309A (ja) * 2004-04-23 2005-11-04 Japan Pure Chemical Co Ltd 置換型無電解金めっき液

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
US7361279B2 (en) * 2002-07-26 2008-04-22 Mark Hernandez Removing metals from solution using metal binding compounds and sorbents therefor
JP4006409B2 (ja) 2004-03-17 2007-11-14 新光電気工業株式会社 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326453A (ja) * 1993-05-12 1994-11-25 Showa Denko Kk 連続的はんだ回路形成法
JPH08339044A (ja) * 1995-04-14 1996-12-24 Fuji Photo Film Co Ltd ハロゲン化銀乳剤
JP2000294911A (ja) * 1999-04-05 2000-10-20 Matsushita Electric Ind Co Ltd 半田プリコート方法および半田プリコート基板
JP2005307309A (ja) * 2004-04-23 2005-11-04 Japan Pure Chemical Co Ltd 置換型無電解金めっき液

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580611B2 (en) 2011-06-16 2013-11-12 Shinko Electric Industries Co., Ltd. Method for manufacturing wiring substrate

Also Published As

Publication number Publication date
TW200802658A (en) 2008-01-01
JP4839138B2 (ja) 2011-12-21
US7642130B2 (en) 2010-01-05
KR20070120896A (ko) 2007-12-26
US20070292988A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP4839138B2 (ja) 配線基板の製造方法
US5320272A (en) Tin-bismuth solder connection having improved high temperature properties, and process for forming same
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
JP4431606B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US20060065978A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
TW201618627A (zh) 用於產生焊接連接之方法
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
JPS58168266A (ja) 金層の選択的付着方法
JP2008004602A5 (ja)
JP5297083B2 (ja) はんだバンプ形成方法
US7473476B2 (en) Soldering method, component to be joined by the soldering method, and joining structure
KR101771815B1 (ko) 금속 연결 구조 및 그 제조 방법
JP2001060760A (ja) 回路電極およびその形成方法
WO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2007123674A (ja) 配線基板、及び電子装置
KR100652444B1 (ko) 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈
TW200428631A (en) Chip scale package and method of fabricating the same
JP2013004738A (ja) 配線基板の製造方法
JP2585891B2 (ja) ボンディングツール
JP2008004938A (ja) 再配線にはんだを付ける方法
JP6267427B2 (ja) はんだ付け方法及び実装基板
JPH09293961A (ja) 電子部品の実装方法
JP2003258161A (ja) 電子部品実装用配線基板
JP2006313929A (ja) フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4839138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees