JP2007519830A

JP2007519830A - Ｅｃｍｐシステム

Info

Publication number: JP2007519830A
Application number: JP2006551430A
Authority: JP
Inventors: ブルシック，ブラスタ; ディー．キャーン，ボリス
Original assignee: Cabot Microelectronics Corp
Current assignee: CMC Materials Inc
Priority date: 2004-02-02
Filing date: 2005-01-27
Publication date: 2007-07-19
Also published as: US20050167266A1; WO2005075712A2; TW200604389A; WO2005075712A3

Abstract

優れた電気化学的ＩＲ計算および補正システムによれば、電極の二重層における界面電圧低下の正確な測定および制御が許容される。本発明の代表的な用途において、この優れたＩＲ補正能力によれば、その他の場合にはＥＣＭＰでは非実用的である正確な表面研磨に対してＥＣＭＰが使用され得る。本発明の実施例に係る上記システムは、作用電極、対向電極および基準電極を備える。上記システムに対しては電気的摂動が印加されると共に、ＩＲ降下を決定すべく独特のＩＲ計算回路が使用される。ＥＣＭＰに対して適用可能な本発明の実施例においては、問題となる表面における研磨が上記システムにおけるＩＲ降下に関わらずに正確に制御される如く、ＩＲ補正分が提供される。

Description

本発明は、概略的に材料の電気化学的処理方法に関し、より詳細には、電気化学的装置におけるＩＲ補正のための優れたシステムに関する。

多くの種類の電気化学的セル（electrochemical cell）が公知であると共に種々の機能で使用される。最も基本的な電気化学的セルは、実質的に電解質溶液内に浸漬された作用電極および対向電極を含む。作用電極と対向電極との間に印加される電位差は、セル反応を刺激しまたはセル反応に影響する。典型的に、セルにおける反応全体は、２種類の電極と電解質溶液との間の界面領域において生ずる２つの半反応から成る。概略的には、上記作用電極における反応が重要である。たとえば問題となる反応は、還元または酸化を含む。

界面層を相当に詳細に考慮すると、斯かる層の各々に対して典型的には、二重層キャパシタンスと称されることが多いキャパシタンスが伴う。このキャパシタンスは、セル内における印加電位、電流、材料、各反応および動力学の詳細により影響される。部分的にはこのキャパシタンスの影響により、印加される電位もしくは電流などを以てセルに対して電気的摂動を加えると共に、結果的なセル挙動を観察することで、セル挙動に関する情報が獲得され得る。たとえばセルを一連の抵抗およびキャパシタンスとして取り扱うと、印加される電圧ステップは指数的に衰退する測定電流応答に帰着せねばならない。同様に、印加されて持続される電流ステップは、実質的に線形に増大する測定電位に帰着せねばならない。これらの技術によれば、界面の特性、特に界面に掛かる電圧が概略的に推測され得る。

（電流と溶液抵抗との積から成る）結果的な電位降下（ＩＲ）が相当である如く溶液抵抗が比較的に高いというシステムにおいて、通常は作用電極の近傍に付加的な“基準”電極が載置される。このシステムは測定された電位からＩＲ成分を減ずることにより、作用電極と溶液との間の界面における電圧の更に正確な測定を許容する。それでも尚、斯かる様式で基準電極を使用すると、二重層に亙るＩＲ降下の評価における誤差は完全には排除されないのが典型的である。先行技術においては、残存するＩＲ寄与分を一定の程度まで概略的に補正するために、所定数のフィードバック機構が採用されてきた。

電解機械研磨（ＥＣＭＰ）技術において、作用電極と電解質溶液との間の界面における電気的ポテンシャルは、材料の除去速度に対して相当の、多くの場合には指数的な影響を有する。故に、均一に制御された材料の除去を確実とするには、電極／溶液界面に掛かる電位に対する高精度の認識および制御が相当に重要なことが多い。しかし、上記で論じられた既存のＩＲ補正技術は斯かる正確な測定もしくは制御を許容しないことから、ＥＣＭＰに対する重要なプロセス・パラメータの制御が良好に行われない結果となる。

これらの及び他の理由により、電気化学的セルの作用電極における界面電位の正確な制御を許容する優れたＩＲ補正システムが必要とされる。

本発明の実施例に依れば、界面電圧低下の正確な制御を許容することにより、従前のＥＣＭＰの能力では及ばなかった非常に正確な表面研磨に対するＥＣＭＰの使用を許容する新規なＥＣＭＰ用のＩＲ計算および補正システムが提供される。本明細書中で用いられる如く、ＥＣＭＰおよび電解機械研磨という語句は研磨のための技術を指しており、その場合に研磨効果は少なくとも部分的に、電気的、化学的および機械的な動作の各々に起因する。

本明細書に記述されるＥＣＭＰセルは、スタンドアロンセルとされ得るか、または、総合処理システムにおけるモジュールから成り得る。斯かる総合処理システムは、円滑な製造の流れを確実とすべく相互に整合された複数の個別プロセス・モジュールから構成される。他のプロセス・モジュールは、たとえば、析出（金属、酸化物、ケイ素）、エッチング（金属、酸化物、ケイ素）、熱的処理（たとえば、急速な熱的処理）、イオン注入、他の研磨、および検査を提供し得る。

相当に詳細には、本発明の実施例に係る上記ＥＣＭＰシステムは、作用電極、対向電極および基準電極を備えて成る。上記システムに対しては特徴的な電気的摂動が印加されると共に、上記システムの各部分であって問題となる界面以外の各部分によるＩＲ降下を決定すべく独特のＩＲ計算回路が用いられる。引き続き本発明の実施例においてはＩＲ補正分が提供されることにより、問題となる界面における界面電圧が正確に制御される。結果として、問題となる表面における電解研磨は、上記システムにおけるＩＲ降下に関わらずに正確に制御される。本明細書においては例示的プロセスとしてＥＣＭＰが使用されるが、本明細書に記述される技術はＥＣＭＰ以外の電気化学的プロセスにも適用されることを銘記すべきである。

本発明の付加的な特徴および利点は、添付図面に関して行われる代表的実施例の以下の詳細な説明から明らかとなろう。

添付の各請求項は詳細性を以て本発明の特徴を示しているが、本発明はその目的および利点と共に、添付図面に関する以下の詳細な説明から最適に理解され得る。

概略的に本発明の実施例においては、本質的に矩形のステップ関数による電圧摂動がポテンシオスタットの入力部に対して印加されることで、ポテンシオスタットの出力部において衰退する電流スパイクが得られる。引き続いて上記電流は、実質的に矩形のステップ関数による電流信号を生成すべく電流制限器により制限される。上述の印加電流信号に対するＥＣＭＰセルの応答が観察され、これに基づき、測定された回路におけるＩＲ特性が算出される。本発明の実施例においては作用電極などの問題となる界面に掛かる電位を正確に制御すべく、算出されたＩＲ特性に基づいてＩＲ補正分が導出かつ適用される。本明細書中で用いられる“補正”という語句は不要なＩＲ成分の完全な排除は必要としないことを銘記されたい。寧ろ、本明細書に記述される技術によれば、ＩＲ成分がリアルタイムで更に正確に認識され得ると共に、実質的に所望の程度まで制御もしくは補正が許容される。本発明の実施例において、作用電極と電解質との間における実質的に容量性の界面に掛かる電圧は、所定目標値に関して１０ｍＶの如き小さな変動の範囲内に制御される。

本発明の実施例の側面は、同様の参照番号が同様の要素を表すという図面を参照して詳細に記述される。図１は、本発明の実施例に係る三電極式電気化学的セルの簡素化された側断面図を示している。セル１０１は、容器１０３と、対向電極１０５および該対向電極１０５に関係付けられた電気導線１０７と、作用電極１０９および該作用電極１０９に関係付けられた電気導線１１１と、基準電極１１３とを備える。対向電極１０５、作用電極１０９および基準電極１１３は、電解質１１５に浸漬される。

作動時においては、対向電極１０５および作用電極１０９のそれぞれの導線１０７、１１１を介してそれらの電極間に電圧が印加される。印加された電圧は、作用電極１０９における関心界面に亙り且つ種々のインピーダンスを介して降下される。本発明の一実施例においてセル１０１は、問題となる作用電極表面の近傍に機械的研磨表面も備えることを銘記されたい。たとえば該表面の機械的研磨を提供するために、回転動作および／または側方動作を受ける研磨用パッドも使用され得る。

図２の概略図には、ＥＣＭＰセル１０１の電気的等価回路の表現が示される。特に代表的回路２０１は、実際のＥＣＭＰセルの挙動を協働して実質的にモデル化する抵抗的要素および容量的要素を含む所定数の電気的要素を備えている。相当に詳細には、回路モデル２０１はセル１０１を、対向電極２０３、基準電極２０５および作用電極２０７の電気的等化物、並びに、それらの要素間のインピーダンス相互関係の組合せ物として表している。

各表現２０３、２０５、２０７は、抵抗性インピーダンスおよび容量性インピーダンスの両方から成る。たとえば対向電極のモデル２０３は容量性インピーダンス２１１に対して並列である抵抗性インピーダンス２０９を備え、モデル２０３全体は、一連の抵抗性インピーダンス２１３および２１７を介して基準電極モデル２０５に対し、且つ、抵抗性インピーダンス２１３と抵抗性インピーダンスＲ_Ｓ（溶液抵抗）２１５との合計を介して作用電極モデル２０７に対して連結されている。基準電極モデル２０５は、抵抗性インピーダンス２１９と容量性インピーダンス２２１との並列結合物を備える。基準電極モデル２０５は、一連の抵抗性インピーダンスＲ_Ｓ２１５および抵抗２１７を介して作用電極モデル２０７に対して連結される。最後に作用電極モデル２０７は、容量性インピーダンス２２５に対して並列である抵抗性インピーダンス２２３を備える。全体的回路モデル２０１の３つの入力／出力２２７、２２９、２３１は図１の各電気的要素を表すが、それぞれの抵抗性インピーダンスおよび容量性インピーダンスを備えたそれぞれの構成要素モデル２０３、２０５、２０７は、本発明の実施例におけるそれぞれの導線の電気特性も表していることを銘記すべきである。

基準電極１１３と作用電極１０９との間の実効回路は、問題となる界面層の抵抗２２３およびキャパシタンス２２５、ならびに、電解質自体からの本質的に不可避な一連の抵抗寄与分Ｒ_Ｓを備えることが理解され得る。界面電圧低下を正確に制御するためには、寄与分Ｒ_Ｓが決定されて補正されることが重要である。特に、基準電極１１３と作用電極１０９との間の領域における電解質を通る電流Ｉは、基準電極１１３において測定された電圧Ｖ_ｒｅｆからＩＲ_Ｓの電圧低下を引き起こす。換言すると、問題となる界面に掛かる電圧は、Ｖ_ｒｅｆ−ＩＲ_Ｓである。

理解される様に、ＥＣＭＰセルの上記モデルはＲ_Ｓ２１５の値を決定するために使用され得る。特にモデル２０１においては２２７で表される導線１０７を介して、本質的に矩形のステップ関数による摂動（電圧もしくは電流）が上記セルに対して入力されるなら、ＥＣＭＰセルの応答は予測され得る。

最初に、ＰおよびＱをｘのみの関数または定数として、ｙにおける概略的に線形である一次の微分方程式は、

であり、一般解は、

であることを銘記されたい。

抵抗Ｒ_ｐおよびキャパシタンスＣの並列接続を通る（たとえば、摂動の後半の部分の形状に関わらず、摂動の最初の部分が、それぞれが異なる勾配であるが、ひとつのセグメントはゼロ勾配を有するという実質的に線形で連続的な複数のセグメントから構成されるという）定電流（大きさはＩ_Ｐ）の矩形ステップ関数の場合、Ｖは上記並列結合物Ｒ_ｐＣに掛かる電圧であり、とりあえずＲ_Ｓを無視すると、

であり、且つ、電圧Ｖは既知の指数的衰退形態

である。

もし本発明のモデルにおけるのと同様に、この組み合わせと直列に単純な抵抗器Ｒ_Ｓも在るなら、曲線（７）は付加的な項Ｉ_ＰＲ_Ｓを有する。

であることから、小さなｔに対して（８）は、

となる。故に、ｔ＝０のときにＶ＝Ｉ_ＰＲ_Ｓである。

上記の分析は、オシロスコープ上などでの観察により、または、２点における過渡的電圧を測定すると共にゼロ時点へと線形的に外挿（演算）することにより、または、式（２１）〜（２３）を用いた二次的な外挿により行われ得る。

但し、高速な立ち上がり時間の矩形ステップ関数に対しては、一切の漂遊インダクタンスが測定値に対して短時間で“スパイク”を加え、遷移時間を不明瞭とする。低速の立ち上がり時間によれば、外挿の対象となる適切な時間はｔ＝０でないことも銘記されたい。“低速の”波形に対して正しい時間を見出すために、切換え時間の間における電流波形の形態がＩ＝Ｉ_Ｐｔの如く線形傾斜であると仮定する。これは、典型的なポテンシオスタットにおけるのと同様な一次増幅器に関し、波形の開始時に対し、且つ、適切な回路機構により電流が頂部にて抑止されるならば終了時に対しても合理的な仮定である。この線形傾斜に対し、コンデンサを通る電流Ｉは、並列抵抗器を通る電流部分Ｖ／Ｒ_Ｐを全電流から減算した差に等しく、式中、Ｖは時間＞０においてコンデンサの一端から他端に亙り既に進展した電圧である。結果的な微分方程式は、

である。

であることから、

であり、または、大きなＲ_Ｐもしくは小さなｔに対し、

から直接的に積分すると、

である。

故に、最終値に向かう電流の線形傾斜に対し、電圧Ｖは二次的に増大すると共に、外挿に対して適切な時間は傾斜の中間点である。外挿を行うための放物線を見出すための方程式は、例示のために電圧Ｖは３つの時点（ｔ（１）、ｔ（２）、ｔ（３））で測定されて３つの測定値（Ｖ（１）、Ｖ（２）、Ｖ（３））を求めるとすると、式（２１）〜（２３）により与えられる：

図３には、上記で論じられた如き電流ステップ関数を生成すべくポテンシオスタット出力を抑止すべく使用可能である新規かつ有用な電流制限器が示される。特に、図示された回路３０１はＡＣ電流スィッチの改変物である。回路３０１がスィッチとして使用されたとき、抵抗器３０３および抵抗器３０５はゼロ抵抗であり、且つ、光起電性遮断器３０７は完全に投入または完全に切断される。典型的に抵抗３１０は約１Ｍオームとされることで、端子３０９、３１１間に印加された電圧が切断されたときにノード３１３における電圧が衰退することを許容する。

回路３０１を電流制限器として使用するために、外部から端子３０９、３１１間に印加される電圧は外部的に調節可能とされる。可変的な電圧を供給する代表的な入力デバイスとしては、当業者であれば理解される任意数の抵抗デバイスおよび半導体デバイスが挙げられる。本発明の実施例において端子３０９および３１１間の入力は、市販の調節可能ポテンシオスタットにより供給される。これに加え、抵抗器３０３および３０５を使用すると、（端子３１９および３２１間の）回路を流れ得る最大電流はリアルタイムで外部的に制御可能とされる。各抵抗器の選択は、端子３１９および３２１間における許容損失および全電圧降下に従い回路３０１により通過される電流の範囲に依存する。たとえば、最大電流が±２Ａとされるなら、抵抗器３０３および３０５は約１オームの５ワット抵抗器とされ得る。代替的に、最大電流が±２０Ａとされるなら、抵抗器３０３および３０５は約０．１オームの２０ワット抵抗器、または、約０．０５オームの１０ワット抵抗器とされ得る。ＥＣＭＰにおいて新規な電流制限器３０１を使用するために該回路３０１は端子３１９および３２１により、上記ポテンシオスタット出力部と上記対向電極との間に直列に載置される。

図４には、上述の原理に従いＩＲを補正すべく使用される代表的なシステムが示される。システム４０１は、ポテンシオスタット４０３およびＥＣＭＰセル４０５を備える。繰り返すと、図１のセルと同様にセル４０５は、対向電極４０７、作用電極４０９および基準電極４１１を備える。問題となる反応は作用電極４０９の表面における反応であることから、問題となる電圧は作動時においてその電極４０９の界面層に掛かる電圧である。基準電極４１１は、この電圧に対して電圧ＩＲ_Ｓを加算した電圧を測定する。

上述の各要素に加えてシステム４０１は、設計態様が図３に関して上述され得る電流制限器４１３も備える。電流制限器４１３は、ポテンシオスタット４０３の出力と対向電極４０７の導線との間に直列に載置されると共に、ポテンシオスタット４０３の出力を電流制限すべく作用する。本発明の実施例においては、電流制限器４１３と対向電極４０７の導線との間に電流測定デバイス４１５が直列に載置されることを銘記されたい。

基準電極４１１は、バッファを通し、抵抗器４３４を介して差動増幅器４１７の正入力に接続されると共に、上記作用電極もまた、バッファを通し、抵抗器４３５を介して差動増幅器４１７の負入力に接続される。故に差動増幅器４１７の出力４１９は基準電極４１１と作用電極４０９との間の電圧差を表す（以下で論じられる如く上記差動増幅器の各入力はＩＲ補正の間において僅かに変化せしめられることを銘記されたい）。この電圧は最初は、問題となる上記電圧と、ＩＲ_Ｓ寄与分との両方を表す。差動増幅器４１７の出力４１９は、デジタル出力４２３を生成すべく動作するアナログ／デジタル変換器４２１に対して入力される。

基準電極４１１と作用電極４０９との間において改変された電圧差を依然として示すデジタル出力４２３は、測定された電圧に対するＩＲ_Ｓ寄与分を上記で論じられた原理に従い算出するコンピュータなどの演算デバイス４２５に対して送られる。コンピュータ４２５は、測定された電圧におけるＩＲ_Ｓ寄与分を最小限とすべく測定済み電流に対して乗算されるべきデジタル補正係数を生成する。該デジタル補正係数は、アナログ補正係数を生成するデジタル／アナログ変換器４２９に対してライン４２７上で出力される。而して上記アナログ補正係数はアナログ乗算器４３１に対して入力され、該乗算器は、電流測定デバイス４１５からの測定済み電流と上記アナログ補正係数との積の表現を出力する。この出力は抵抗器４３３および４３５で形成される分圧器の一端として使用され、該分圧器の他端は作用電極４０９の測定電圧である。故にＩＲ係数は、差動増幅器４１７に対する入力における上記作用電極の電圧に対して組み合わされる。このフィードバックはコンピュータ４２５により使用されることで、測定信号におけるＩＲ寄与分が最小限とされる。

更に、差動増幅器４１７、乗算器４３１およびデジタル／アナログ変換器４２９ならびにそれらのそれぞれの入力および出力は、差動増幅器４３７、乗算器４３９およびデジタル／アナログ変換器４４１においてミラーリングされることを銘記されたい。但し、アナログ／デジタル変換器４２１に対して供給される代わりに、差動増幅器４３７の出力はポテンシオスタット４０３に対する入力を提供することで該ポテンシオスタットの出力を制御する。故に、差動増幅器４１７、乗算器４３１およびデジタル／アナログ変換器４２９はコンピュータ４２５により使用されることでフィードバックを介してＩＲ補正分を算出する一方、差動増幅器４３７、乗算器４３９およびデジタル／アナログ変換器４４１は、上記ポテンシオスタットを制御することにより該補正分を実際の回路に対して適用すべく用いられる。最終結果は、ＩＲ寄与分が認識されると共に、基準電極４１１と作用電極４０９との間の電圧からＩＲ寄与分を減じた差が所望値に維持される如くセル電圧が制御されるということである。

所望のＩＲ補正を行うべく上述の各要素を用いる代表的なプロセスは、図５のフローチャート５００に関して相当に詳細に記述される。最初にステップ５０１にて、ポテンシオスタット４０３の入力部に対しては小矩形ステップ関数による電圧摂動が印加される。ポテンシオスタットの入力部に対してこの摂動を印加すべく多くの技術が使用され得るが、本発明の実施例においてコンピュータ４２５は、デジタル／アナログ変換器４４１に対する（故にデジタル／アナログ変換器４２９にも対する）入力を操作して所望の摂動を生成する。小矩形ステップ関数による摂動をポテンシオスタットの入力部に対して印加した結果は、先行するポテンシオスタットの出力に対し、指数的に衰退する電流スパイクが重畳されるということである。

ステップ５０３において、電流制限器４１３は電流を所定最大レベルへと波形切断（ｃｌｉｐ）する。このレベルは幾つかの手段により設定され得るが、図３に示された本発明の実施例においては、制御端子３０９、３１１間に加えられる電圧を介して制限が確立される。この波形切断は、上記ＥＣＭＰセルに対して供給される電流における実質的に矩形のステップ関数の形成に帰着する。上述の如く実質的に矩形という語句は、当該波形が全体的に実質的に矩形であるか否かを問わず、その初期立ち上がり（または立ち下がり）において実質的に矩形である波形を意味する。

ステップ５０５において、上記ＥＣＭＰセルを通る電流ならびに上記基準電極および作用電極の間の電圧は、略々、印加された摂動の時点において測定される。本発明の実施例においてこれらの測定は以下の如くである：電圧は、上記ステップの直前の３回および直後の３回にて測定され；電流は、これらの時点と同時に、または、その部分集合にて測定され；且つ、両方の量は上記セルの過渡的挙動の間において更に大きな周波数で測定されることで、上記波形の立ち上がり時間を決定する。代替的に、本発明の実施例においては均一な時間的周波数を以て測定が行われる。上記測定は人的に介在されても良いが、更に実用的には、速度、精度および便宜のためにコンピュータにより実行されることを銘記されたい。

ステップ５０７においては、予測されるセル挙動に対して上記に示された各方程式が、ステップ５０５から収集されたデータを用いて解かれる。上述の数学的計算に加え、このステップは図４に関して記述されたフィードバック・ループによる最適化も包含し得る。この様にして、上記基準電極と作用電極との間におけるＩＲ_Ｓ成分が計算される。

最後に上記ＩＲ補正分は、測定された電圧からＩＲ成分を減算した差が所望の界面電圧に等しくなる様に、ステップ５０９において上記セルに適用される。この様にして上記界面電圧は、故に該界面における研磨効果は、正確に制御される。ＩＲ補正が実施される様式は重要でないことを銘記されたい。本発明の実施例においては、ＩＲ補正のためにデジタル／アナログ変換器４４１に対し、上記補正分の２／３などの割合が適用される。

本明細書においては、優れたＩＲ補正方法およびシステムが記述されたことは理解される。本発明の原理が適用され得る多くの可能的実施例に鑑みれば、図面に関して本明細書に記述された実施例は例示的にすぎず、発明の有効範囲を限定すると解釈されるべきでないことを理解すべきである。たとえば、本明細書における各例は主としてＥＣＭＰに対する本発明の適用に焦点を合わせているが、記述された技術は他の形式の電気化学的セルおよびその用途に対しても適用されることは理解される。故に、本明細書に記述された発明は、添付の各請求項の有効範囲内である全ての実施例およびその均等物を企図している。

図１は、本発明の実施例を具現する上で使用可能な三電極式電気化学的セルの側断面図である。図２は、図１のセルをモデル化した電気回路の概略図である。図３は、本発明の実施例に係るＩＲ補正式ＥＣＭＰシステムにおいて使用される電流制限器デバイスの概略図である。図４は、本発明の実施例に係るＩＲ補正式ＥＣＭＰシステムの概略図である。図５は、本発明の実施例に係るＥＣＭＰシステムにおいてＩＲ補正を実施するために行われるステップを示すフローチャートである。

Claims

電解質内において、少なくとも、作用電極と対向電極と上記作用電極の近傍の基準電極とを有するＥＣＭＰセルにおいて使用されるＩＲ補正方法であって、
上記基準電極と上記作用電極との間の電圧過渡値であって上記ＥＣＭＰセルに対する実質的に矩形のステップ関数による試験信号の印加から帰着する電圧過渡値を測定する段階と、
上記電圧過渡値から、上記作用電極と上記基準電極との間におけるＥＣＭＰ回路であって該作用電極および基準電極を含むＥＣＭＰ回路の抵抗性インピーダンスの測定値を導出する段階と、
引き続き、抵抗性インピーダンスの上記測定値を用いて、上記作用電極と上記基準電極との間における上記測定電圧に対するＩＲ補正分を導出する段階と、
を備えて成る方法。
前記ＩＲ補正分を用いて、前記作用電極と前記電解質との間における実質的に容量的な界面に掛かる電圧を表す補正済み電圧を生成する段階を更に備えて成る、請求項１記載の方法。
前記作用電極と前記基準電極との間における電圧は、制御される入力と電流制限器により改変される出力とを有するポテンシオスタットにより維持され、
当該方法は、
上記ポテンシオスタットの入力に対し、小矩形ステップ関数による電圧摂動を印加する段階と、
上記電流制限器を用い、波形切断された電流が実質的に矩形のステップ関数へと形成される如く、上記ポテンシオスタットの入力に対する上記小矩形ステップ関数の適用から帰着する該ポテンシオスタットの出力部の電流を波形切断する段階と、
から成る段階群を実行することにより、上記実質的に矩形のステップ関数による試験信号を導出する段階を更に備えて成る、請求項１記載の方法。
前記ＥＣＭＰ回路の抵抗性インピーダンスの測定値を導出する前記段階は、前記電圧過渡値を、そのデジタル表現へと変換する段階と、上記デジタル表現から、上記ＥＣＭＰ回路の上記抵抗性インピーダンスの測定値を導出する段階と、から成る、請求項１記載の方法。
前記作用電極と前記電解質との間の前記実質的に容量的な界面に掛かる前記電圧が所定目標値から実質的に小さな変動の範囲内に制御される如く、前記抵抗性インピーダンスの前記測定値を用いて上記作用電極と前記基準電極との間の前記電圧を制御する段階を更に備えて成る、請求項２記載の方法。
前記実質的に小さな変動は１０ｍＶより小さい、請求項５記載の方法。
前記基準電極と前記作用電極との間の電圧過渡値を測定する前記段階は、過渡期間に先立ち、その間に及びその後に、上記基準電極と上記作用電極との間の電圧を測定する段階を備えて成る、請求項１記載の方法。
前記過渡期間の前および後におけるそれぞれの測定は、上記過渡期間の間において行われる測定よりも低い時間的分解能を以て行われる、請求項７記載の方法。
前記過渡期間の前および後におけるそれぞれの測定は、上記過渡期間の間において行われる測定と実質的に同一の時間的分解能を以て行われる、請求項７記載の方法。
電解質内において、少なくとも、作用電極と対向電極と上記作用電極の近傍の基準電極とを有するＥＣＭＰセルにおいて使用されるＩＲ補正方法であって、
上記基準電極と上記作用電極との間の電圧過渡値であって上記ＥＣＭＰセルに対する実質的に矩形のステップ関数による試験信号の印加から帰着する電圧過渡値を測定する段階と、
上記電圧過渡値から、上記作用電極と上記基準電極との間におけるＥＣＭＰ回路であって該作用電極および基準電極を含むＥＣＭＰ回路の抵抗性インピーダンスの測定値を導出する段階と、
引き続き、抵抗性インピーダンスの上記測定値を用いて、上記作用電極と上記基準電極との間における上記測定電圧に対するＩＲ補正分を導出する段階と、
を備えて成る方法、を実施するコンピュータ実行可能命令が記憶されたコンピュータ可読媒体。
前記ＩＲ補正分を用いて、前記作用電極と前記電解質との間における実質的に容量的な界面に掛かる電圧を表す補正済み電圧を生成する命令を更に備えて成る、請求項１０記載のコンピュータ可読媒体。
前記作用電極と前記基準電極との間における電圧は、制御される入力と電流制限器により波形切断される出力とを有するポテンシオスタットにより維持され、前記命令は、上記ポテンシオスタットの入力部に対し、小矩形ステップ関数による電圧摂動を印加することにより前記実質的に矩形のステップ関数による試験信号を導出する命令を更に備えて成る、請求項１０記載のコンピュータ可読媒体。
前記ＥＣＭＰ回路の抵抗性インピーダンスの測定値を導出する前記段階は、前記電圧過渡値を、そのデジタル表現へと変換する段階と、上記デジタル表現から、上記ＥＣＭＰ回路の上記抵抗性インピーダンスの測定値を導出する段階と、から成る、請求項１０記載のコンピュータ可読媒体。
前記命令は、前記作用電極と前記電解質との間の前記実質的に容量的な界面に掛かる前記電圧が所定目標値から実質的に小さな変動の範囲内に制御される如く、前記抵抗性インピーダンスの前記測定値を用いて上記作用電極と前記基準電極との間の前記電圧を制御する命令を更に備えて成る、請求項１１記載のコンピュータ可読媒体。
前記実質的に小さな変動は１０ｍＶ未満である、請求項１４記載のコンピュータ可読媒体。
前記基準電極と前記作用電極との間の電圧過渡値を測定する前記段階は、過渡期間に先立ち、その間に及びその後に、上記基準電極と上記作用電極との間の電圧を測定する段階を備えて成る、請求項１０記載のコンピュータ可読媒体。
前記過渡期間の前および後におけるそれぞれの測定は、上記過渡期間の間において行われる測定よりも低い時間的分解能を以て行われる、請求項１６記載のコンピュータ可読媒体。
前記過渡期間の前および後におけるそれぞれの測定は、上記過渡期間の間において行われる測定と実質的に同一の時間的分解能を以て行われる、請求項１６記載のコンピュータ可読媒体。
作用電極と対向電極と基準電極と電解質とを備え、各電極は上記電解質に接触するというＥＣＭＰセルと、
上記対向電極を介して上記ＥＣＭＰセルに対し電流および電圧を供給することで研磨プロセスを達成するポテンシオスタットであって入力部および出力部を有するポテンシオスタットと、
上記ポテンシオスタット出力部と上記対向電極との間に直列に載置されることで、上記対向電極に対して信号を印加するに先立ち上記ポテンシオスタット出力部における該信号を電流制限する電流制限器と、
上記電流制限器により制限される一個以上の過渡的電流スパイクを上記ポテンシオスタットから放出させることで、上記対向電極に対して印加されるべき実質的に矩形の電流ステップ関数を形成し、且つ、上記基準電極と上記作用電極との間における電圧の過渡的応答を観察することにより、上記基準電極と上記作用電極との間における電圧降下に対する不都合なＩＲ寄与分を計算するＩＲ補正回路と、
を備えて成るＩＲ補正式ＥＣＭＰシステム。
前記電流制限器は、２つの切換え端子および２つの制御端子を有するＡＣ電流スイッチであり、上記２つの切換え端子は電流経路内に載置され、且つ、上記２つの制御端子は、これらの制御端子間に印加される電圧により上記スィッチの電流制限値を可変的に設定すべく使用される、請求項１９記載のＩＲ補正式ＥＣＭＰシステム。
前記電流制限器は前記電流経路内に２つのＭＯＳＦＥＴを更に備えて成る、請求項２０記載のＩＲ補正式ＥＣＭＰシステム。
前記ＩＲ補正回路は更に、測定された電圧と計算されたＩＲ寄与分との間の差が実質的に所定値に維持される如く、前記ポテンシオスタット入力を制御することで前記作用電極と前記基準電極との間の測定電圧を制御すべく適合される、請求項１９記載のＩＲ補正式ＥＣＭＰシステム。
電解質内において、少なくとも、作用電極と対向電極と上記作用電極の近傍の基準電極とを有する電気化学的セルにおいて使用されるＩＲ補正方法であって、
上記電気化学的セルに対して実質的に矩形のステップ関数による試験信号を印加する段階と、
上記基準電極と上記作用電極との間における電圧過渡値を測定する段階であって、上記試験信号は開始点を有し、上記電圧過渡値の測定は、上記試験信号開始点に先立ち３回かつ上記試験信号開始点に引き続いて３回、上記基準電極と上記作用電極との間の電圧を測定する段階を備える、という段階と、
上記試験信号開始点に引き続いて獲得された測定値に基づき、外挿された時間的電圧曲線を導出する段階と、
上記時間的電圧曲線から、上記作用電極と上記基準電極との間における電気化学的セル回路であって該作用電極および基準電極を含む電気化学的セル回路の抵抗性インピーダンスの測定値を導出する段階と、
引き続き、抵抗性インピーダンスの上記測定値を用いて、上記作用電極と上記基準電極との間における測定電圧に対するＩＲ補正分を導出する段階と、
を備えて成る方法。
前記ＩＲ補正分を用いて、前記作用電極と前記電解質との間における実質的に容量的な界面に掛かる電圧を表す補正済み電圧を生成する段階を更に備えて成る、請求項２３記載の方法。
前記作用電極と前記基準電極との間における電圧は、制御される入力と電流制限器により改変される出力とを有するポテンシオスタットにより維持され、前記実質的に矩形のステップ関数による試験信号は、
上記ポテンシオスタットの入力に対し、小矩形ステップ関数による電圧摂動を印加する段階と、
上記電流制限器を用い、波形切断された電流が実質的に矩形のステップ関数へと形成される如く、上記ポテンシオスタットの入力に対する上記小矩形ステップ関数の適用から帰着する該ポテンシオスタットの出力部の電流を波形切断する段階と、
から成る段階群を実行することにより導出される、請求項２３記載の方法。
前記作用電極と前記電解質との間における実質的に容量的な界面に掛かる電圧が、所定目標値から実質的に小さな変動の範囲内に制御される如く、上記作用電極と前記基準電極との間の電圧を制御する段階を更に備えて成る、請求項２４記載の方法。
前記実質的に小さな変動は１０ｍＶ未満である、請求項２６記載の方法。