JP2007517409A - 複数の半導体ウエハのサポートシステムおよびその方法 - Google Patents

複数の半導体ウエハのサポートシステムおよびその方法 Download PDF

Info

Publication number
JP2007517409A
JP2007517409A JP2006547434A JP2006547434A JP2007517409A JP 2007517409 A JP2007517409 A JP 2007517409A JP 2006547434 A JP2006547434 A JP 2006547434A JP 2006547434 A JP2006547434 A JP 2006547434A JP 2007517409 A JP2007517409 A JP 2007517409A
Authority
JP
Japan
Prior art keywords
wafer
support system
semiconductor wafer
gas pressure
wafer support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006547434A
Other languages
English (en)
Other versions
JP4408900B2 (ja
JP2007517409A5 (ja
Inventor
ウィルク、ブライアン
ジョイス、フランク
クレーガー、ダグラス
レプコ、トーマス、エー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2007517409A publication Critical patent/JP2007517409A/ja
Publication of JP2007517409A5 publication Critical patent/JP2007517409A5/ja
Application granted granted Critical
Publication of JP4408900B2 publication Critical patent/JP4408900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/30Work carriers for single side lapping of plane surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53961Means to assemble or disassemble with work-holder for assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【解決手段】半導体ウエハは、複数の各ダイがパッケージされる前に、異なる複数の工程を通る。そのような複数の工程の複数の例の不完全なリストは、ウエハの裏面研磨、ウエハ裏面のメタライゼーション、ウエハのレーザおよびソーによるダイシング、検査、正常なダイのマーキング、ダイの取り出しおよびテープ上へのダイの配置である。ウエハは、工程中に機械的に支持される必要がある。また、ウエハは、製造工場(FAB)またはパッケージング装置内の複数の工程のツール間での移送が必要とされる。半導体ウエハは、例えば、300ミリメータの直径を有しており、例えば、762マイクロメータの厚さを有している。裏面研磨の後に、ウエハの厚さは、例えば、およそ50からおよそ100マイクロメータの範囲の厚さに減少する。そのような厚さを有するウエハは割れやすく、注意深い取り扱いが必要である。

Description

半導体ウエハは、複数の各ダイがパッケージされる前に、異なる複数の工程を通る。そのような複数の工程の複数の例の不完全なリストは、ウエハの裏面研磨、ウエハ裏面のメタライゼーション、ウエハのレーザおよびソーによるダイシング、検査、正常なダイのマーキング、ダイの取り出しおよびテープ上へのダイの配置である。ウエハは、工程中に機械的に支持される必要がある。また、ウエハは、製造工場(FAB)またはパッケージング装置内の複数の工程のツール間での移送が必要とされる。
半導体ウエハは、例えば、300ミリメータの直径を有しており、例えば、762マイクロメータの厚さを有している。裏面研磨の後に、ウエハの厚さは、例えば、およそ50からおよそ100マイクロメータの範囲の厚さに減少する。そのような厚さを有するウエハは割れやすく、注意深い取り扱いが必要である。
本発明の複数の実施形態が実施例によって図示され、添付した複数の図面の複数の図表には限定されず、同様の複数の参照番号は、対応する類似のあるいは同様の複数の構成要素を示す。
本発明のいくつかの実施形態に係る、典型的な半導体ウエハおよび典型的なウエハサポートシステムの分解図である。
本発明のいくつかの実施形態に係る図1の半導体ウエハの一部および図1の半導体サポートシステムの一部の断面図である。
本発明のいくつかの実施形態に係る図1のウエハサポートシステムの一部の断面図である。
本発明のいくつかの実施形態に係るウエハサポートシステムへの半導体ウエハの固定の方法を示すフローチャートである。
本発明のいくつかの実施形態に係るウエハサポートシステムへの半導体ウエハの固定の他の方法を示すフローチャートである。
本発明のいくつかの実施形態に係るウエハサポートシステムへの半導体ウエハの固定の更に他の方法を示すフローチャートである。
本発明のいくつかの実施形態に係るウエハサポートシステムへの半導体ウエハの固定の更に他の方法を示すフローチャートである。
図8A、8B、8C、および8Dは、本発明のいくつかの実施形態に係るウエハサポートシステムからの半導体ウエハを外す2つ以上の方法を示すフローチャートである。
図示の単純さおよび明瞭さにおいて、複数の構成要素が複数の図面において必ずしも縮尺どおりに描かれているわけではないことが理解されるであろう。例えば、複数の構成要素のいくつかの寸法は、明確さのために他の複数の構成要素と比較して誇張されている。
以下に述べる詳細な説明において、多数の具体的な詳細が、本発明の複数の実施形態の完全な理解を提供すべく説明される。しかしながら、これらの具体的な詳細がなくても本発明の複数の実施形態が実施されることを当業者は理解するであろう。他の複数の場合においては、本発明の複数の実施形態を分かりにくくしないために、複数の周知の方法、複数の手順、複数の構成要素、および複数の回路の詳細については記述されていない。
図1および図2を参照すると、本発明のいくつかの実施形態に係る典型的な半導体ウエハ2およびウエハサポートシステム4が図示されている。図1は、半導体ウエハ2およびウエハサポートシステム4の分解図であり、図2は、断面Aに沿った半導体ウエハ2の一部およびウエハサポートシステム4の一部の断面図であり、図3は、断面Bに沿ったウエハサポートシステム4の一部の断面図である。
図1に示したように、半導体ウエハ2はディスク形状を有しているが、半導体ウエハ2の他のいかなる形状をも意図する。半導体ウエハ2は、典型的な複数のスクライブライン8のような、複数のスクライブラインによって分離された("ストリート"としても知られている)、典型的な複数のダイ6のような複数のダイを含む。複数のダイ6は、長方形であるが、複数のダイ6の他のいかなる形状も意図される。更に、図1には明瞭に示されていないが、半導体ウエハ2は、異なる複数の形および複数のサイズの複数のダイを含む。
半導体ウエハ2は、例えば表面研磨および表面のメタライゼーションのような異なる複数の工程を通る。更に、例えば6"と印されているダイのような、特定の複数のダイ6は、例えばレーザソーあるいは機械的なソーによって半導体ウエハ2から切り出される。切られたダイ6"は、半導体ウエハ2から取り出され、テープ(図示しない)上に配置される。
半導体ウエハ2の直径の複数の実施例の不完全なリストは、約150ミリメータ、約200ミリメータ、および約300ミリメータを含む。半導体ウエハ2は、例えば、約700マイクロメータから約800マイクロメータの範囲の厚さを有しており、例えば約762マイクロメータの厚さを有する。表面研磨の工程は、例えば、約50から約100マイクロメータの範囲の厚さに、半導体ウエハ2の厚さを減少させる。
ウエハサポートシステム4は、複数の開口部12を有する、実質上、穴の開いた硬い表面10を有する。複数の開口部12は、半導体ウエハ2と実質上、同一形状を有する曲線14によって決定される領域内に集中して存在する。複数の開口部12は、実質上円形形状を有しているが、複数の開口部12の他のいかなる形状も意図される。
半導体ウエハ2は、半導体ウエハ2によって実質的に複数の開口部12が遮断されるべく、半導体ウエハ2の支持表面16を穴の開いた表面10と接触させて置かれ、更に、半導体ウエハ2の露出した表面18が複数の開口部12を通して支持表面16に適用されるガス圧よりも高いガス圧によって、ウエハサポートシステム4に固定される。
半導体ウエハ2がウエハサポートシステム4に固定される一方で、半導体ウエハ2は、ウエハサポートシステム4とともに移送される。更に、半導体ウエハ2がウエハサポートシステム4に固定される一方で、例えば、ウエハの裏面研磨、ウエハ裏面のメタライゼーション、レーザおよびソーによるウエハのダイシング、検査、正常なダイへのマーキング、ダイの取り出しおよびダイのテープ上への配置のような、複数の工程が、半導体ウエハ2に適用される。穴の開いた表面10の剛性は、取り扱い、移送、および処理中において半導体ウエハ2の屈曲を減少または排除する。
露出した表面18を、複数の開口部12を通して支持表面16に適用されているガス圧より低いガス圧か実質的に等しいガス圧にすることによって、固定された半導体ウエハ2はウエハサポートシステム4から外される。
更に、例えば、ダイ6"のような、固定された半導体ウエハ2の1つ以上の切られたダイは、例えば、開口部12"のような、それらの切られた複数のダイによって遮られている複数の開口部を通して支持表面16に適用されているガス圧を増加させ、一方で、他の複数の開口部12を通して支持表面16に適用されているガス圧を保つことにより、ウエハサポートシステム4から外される。切られたダイ6"は、ウエハサポートシステム4から外された後に、ダイピッキングツール(図示しない)によってウエハサポートシステム4から分離される。ウエハサポートシステム4に切られたダイ6"を保持する粘着剤がないので、ダイピッキングツールによる切られたダイ6"の取り外しは、ダイを粘着性のある表面から取り外すときに一般的に必要とされる、引っ張り、引き剥がし、あるいはほじくりを含まない。
図2に示すように、ウエハサポートシステム4は、穴の開いた表面10および複数の開口部12を有する実質的に剛体の穴の開いたプレート30である第1の部分を備える。更に、ウエハサポートシステム4は、複数の空洞34を有する第2の部分32を備える。
図3に示すように、複数の空洞34は、ハニカム構造に配置されるが、他のいかなる複数の空洞の構造も意図される。例えば、複数の空洞34は六角形の形状を有するが、例えば、矩形、円形、およびそのような、他のいかなる空洞34の形状も意図される。
本発明の第1の実施形態によれば、穴が開けられたプレート30中の各開口部12に対して、部分32は、対応する空洞34を有する。例えば、空洞34"は開口部12"に対応する。
本発明の第2の実施形態によれば、穴が開けられたプレート30中の各開口部12に対して、部分32は、対応する複数の空洞34を有する。本発明の第3の実施形態によれば、部分32中の各空洞34に対して、穴が開けられたプレート30は、複数の開口部12を有する。
複数の空洞34の数、サイズ、形状、および配置は、半導体ウエハ上の複数のダイの形状に適するべく選択される。更に、最も小さい複数の空洞34は、領域において実質的に、半導体ウエハ2上の複数のダイの最も小さい領域と同等である。
複数の空洞34は、部分32の表面38上に複数のオリフィス36を有する。本発明の一実施形態によれば、空洞34は、1つの対応するオリフィス36を有する。本発明の第2の実施形態によれば、空洞34は、1つ以上の対応するオリフィス36を有する。
穴が開けられたプレート30および部分32は、穴が開けられたプレート30の表面40と部分32の表面42とが接触すべく貼り付けられる。他の例としては、穴が開けられたプレート30および部分32は、複数の開口部12を含む表面10および複数のオリフィス26を含む反対側の表面38を有し、複数の開口部および複数のオリフィスが複数の空洞によって接続されている一体のボディとして製造される。
以下の場合に、ガスが実質的に複数の空洞34の内部に閉じ込められる。a.複数の開口部12が実質的に半導体ウエハ2によって閉鎖されるべく、半導体ウエハ2の支持表面16が穴の開いた表面10と接触し、支持表面16と部分32の表面42との間のガスケットとして実質的に機能する、穴が開けられたプレート30と接触する。b.膜50を、複数のオリフィス36が実質的に密封されるべく部分32に取り付けられる。
複数の空洞34に閉じ込められたガスが、複数の開口部12を通じて支持表面16に力をかける。更に、複数の空洞34の外部のガスが、露出した表面18に力をかける。
図4は、本発明のいくつかの実施形態に係る、半導体ウエハ2をウエハサポートシステム4に固定する方法を示すフローチャートである。半導体ウエハ2およびウエハサポートシステム4が、例えば、真空チャンバのような第1の環境中に、複数の開口部12が実質的に遮られるべく支持表面16と穴の開いた表面10とが接触した状態で設置される(402)。第1の環境中のガス圧を減少する(404)。膜50が、複数のオリフィス36が実質的に密閉されるべく部分32に取り付けられる(406)。続いて、ウエハサポートシステム4および半導体ウエハ2を、第1の環境から、第1の環境中のガス圧よりも高いガス圧の第2の環境へ移動する(408)。その結果、複数の空洞34の内部のガス圧は、露出した表面18上のガス圧よりも低くなる。
図5は、本発明のいくつかの実施形態に係るウエハサポートシステム4への半導体ウエハ2の固定の他の方法を示すフローチャートである。膜50は柔軟性があり、複数のオリフィス36が実質的に密閉されるべく、部分32に取り付けられる(502)。膜50は、複数の空洞34の内側に向かって押される(504)。続いて、複数の開口部12が実質的に遮られるべく、支持表面16が穴の開いた表面10に接触して配置され(506)、複数の空洞34の中にそれ以上押されないように、膜50が外される(508)。その結果、複数の空洞34の内側のガス圧は、露出した表面18上のガス圧よりも低下する。
図6は、本発明のいくつかの実施形態に係るウエハサポートシステム4への半導体ウエハ2の固定の他の方法を示すフローチャートである。本発明のいくつかの実施形態において、部分32は、任意に、表面38を越えて伸びる複数の外壁54を有していてよく、膜50は剛体であってもよい。複数のオリフィス36が実質的に密閉されるべく、膜50は部分32に取り付けられてよい(602)。支持表面16は、複数の開口部12が実質的に遮られるべく、穴の開いた表面10に接触して配置される(604)。続いて、空隙56を形成するべく複数の外壁54の内側に依然として膜50はあるが、膜50は、表面38から引き離される(606)。空隙56および複数の空洞34は、膜50および複数の外壁54によって密閉される。その結果、複数の空洞34および空隙56の内部のガス圧は、露出した表面18上のガス圧よりも低くなる。
図7は、本発明のいくつかの実施形態に係る、ウエハサポートシステム4への半導体ウエハ2を固定する他の方法を示すフローチャートである。半導体ウエハ2およびウエハサポートシステム4は、複数の開口部12が実質的に遮られるべく、穴の開いた表面10と支持表面16とを接触させた状態で、第1の温度の第1の環境に配置される(702)。複数のオリフィス36が実質的に密閉されるべく、部分32に膜50が取り付けられる(704)。続いて、ウエハサポートシステム4および半導体ウエハ2が、第1の温度よりも低い第2の温度の第2の環境へ第1の環境から移される(706)。第1の環境の空気は第2の環境の空気よりも密度が小さいので、一度ウエハサポートシステム4および半導体ウエハ2を第2の環境におくと、複数の空洞34の内側の空気圧は、露出した表面18上の空気圧よりも低くなる。
図8A、8B、8C、および8Dは、本発明のいくつかの実施形態に係る、ウエハサポートシステム4から半導体ウエハ2を取り外す複数の異なる方法を示すフローチャートである。
図8Aにおいて、膜50が、複数の空洞34の内側のガス圧が実質的に露出した表面18上のガス圧と等しくなることが引き起こされ、それゆえにウエハサポートシステムから半導体ウエハ2が取り外される(802)。
図8Bにおいて、膜50に穴が開けられ(804)、複数の空洞34の内側のガス圧が、露出した表面18上のガス圧と等しくなる。当該方法の変更されたバージョンでは、1つ以上の切られた複数のダイが、ウエハサポートシステム4から個別に取り外される。例えば、切られたダイ6"は、オリフィス36"内の柔軟性のある膜50に穴を開けることによってウエハサポートシステム4から個々に取り外され、そのようにして空洞34"内のガス圧が、ウエハサポートシステム4を取り囲むガス圧と等しいか、またはより高くなり、そして、他の複数の空洞34内のガス圧は影響を受けない。
図8Cにおいて、膜50が柔軟性を有する場合に、膜50は複数の空洞34内に向かって押され(806)、複数の空洞34の内側のガス圧が、露出した表面18上のガス圧と等しくなるか、またはより高くなる。当該方法の変更例において、1つ以上の切られたダイが、ウエハサポートシステム4から個別に外される。例えば、柔軟性のある膜50をオリフィス36"内に押し込むことによって、空洞34"内のガス圧をウエハサポートシステム4を取り囲むガス圧と等しくするか、またはより高くして、他の複数の空洞34内のガス圧は影響されないような方法で、切られたダイ6"は、ウエハサポートシステム4から個別に外される。
図8Dは、例えば、表面38を越えて伸びる部分32が複数の外壁54を有し、膜50が剛性の膜である場合に適用できる。膜50は、表面38の方向に向かって移動する(808)。複数の空洞34および空隙56内部のガス圧は増加して、露出した表面18上のガス圧と等しいか、またはより高い圧力となる。
本発明のある複数の特徴が本明細書において図示および記述されているが、多数の変形、置換、変更、および均等物が存在することが当業者に明らかである。それゆえに、添付した特許請求の範囲が、本発明の精神の範囲内に収まる、そのような複数の変形および変更の全てに及ぶことが理解されるであろう。

Claims (21)

  1. 半導体ウエハの露出した表面よりも前記半導体ウエハの支持表面を、より低いガス圧にすることによってウエハサポートシステムに前記半導体ウエハを固定する段階
    を備える方法。
  2. 前記支持表面を、前記より低いガス圧にすることをもたらす段階が、
    前記半導体ウエハの前記支持表面を、真空チャンバ内で前記ウエハサポートシステムの穴の開いた表面と接触させて設置する段階と、
    前記真空チャンバ内のガス圧を、実質的に前記より低いガス圧に減少させる段階と、
    前記ウエハサポートシステムの反対側の表面を密閉する段階と、
    前記ウエハサポートシステムおよび前記固定された半導体ウエハを、前記真空チャンバから移動する段階と
    を少なくとも有する請求項1に記載の方法。
  3. 前記支持表面を、前記より低いガス圧とすることをもたらす段階が、
    前記半導体ウエハの前記支持表面を、第1の温度の第1の環境中で前記ウエハサポートシステムの穴の開いた表面と接触させて設置する段階と、
    前記ウエハサポートシステムの反対側の表面を密閉する段階と、
    前記ウエハサポートシステムおよび前記固定された半導体ウエハを、前記第1の環境から前記第1の温度よりも低い第2の温度の第2の環境に移動する段階と
    を少なくとも有する請求項1に記載の方法。
  4. 前記支持表面を、前記より低いガス圧にすることをもたらす段階が、
    前記ウエハサポートシステムの柔軟性のある表面を、前記ウエハサポートシステムの穴の開いた表面の方向に向かって内側に押す段階と、
    前記半導体ウエハの前記支持表面を、前記ウエハサポートシステムの前記穴の開いた表面に接触させて設置する段階と、
    前記柔軟性のある表面を外す段階と
    を少なくとも有する請求項1に記載の方法。
  5. 前記支持表面を、前記より低いガス圧にすることをもたらす段階が、
    前記半導体ウエハの前記支持表面を、前記ウエハサポートシステムの穴の開いた表面と接触させて設置する段階と、
    前記穴の開いた表面から離れる外側の方向に前記サポートシステムの反対側の表面を引っ張る段階と
    を少なくとも有する請求項1に記載の方法。
  6. 前記より低いガス圧を増加させることによって前記ウエハサポートシステムから前記半導体ウエハを外す段階
    を更に備える請求項1に記載の方法。
  7. 前記支持表面が前記ウエハサポートシステムの穴の開いた表面によって支持され、前記より低いガス圧を増加させる段階が、
    前記ウエハサポートシステムの反対側の表面を外す段階
    を少なくとも有する請求項6に記載の方法。
  8. 前記より低いガス圧を増加させる段階が、
    前記ウエハサポートシステムの柔軟性のある表面を、前記半導体ウエハの方向に向かって内側に押す段階
    を少なくとも有する請求項6に記載の方法。
  9. 前記露出した表面を前記より低いガス圧よりも低い圧力であるか、または実質的に等しい圧力にすることによって前記ウエハサポートシステムから前記半導体ウエハを外す段階
    を更に備える請求項1に記載の方法。
  10. 前記半導体ウエハの他の複数の部分の支持表面上の前記より低いガス圧を維持する間、1つ以上のダイの支持表面上の、前記より低いガス圧を増加させることによって、前記ウエハサポートシステムから前記半導体ウエハの前記1つ以上のダイを外す段階
    を更に備える請求項1に記載の方法。
  11. 前記1つ以上のダイの支持表面上の前記より低いガス圧を増加させる段階が、
    前記半導体ウエハの前記1つ以上のダイに向かって内側に、前記ウエハサポートシステムの柔軟性のある表面の1つ以上の部分を押す段階
    を少なくとも有する請求項10に記載の方法。
  12. 前記1つ以上のダイの支持表面上の前記より低いガス圧を増加させる段階が、
    前記半導体ウエハの前記1つ以上のダイに対応する前記ウエハサポートシステムの柔軟性のある表面の1つ以上の部分に穴を開ける段階
    を少なくとも有する請求項10に記載の方法。
  13. 前記1つ以上のダイの露出した表面にダイピッカーをつなぐことにより前記半導体ウエハから前記1つ以上のダイの内の1つを分離する段階
    を更に備える請求項10に記載の方法。
  14. 半導体ウエハを支持する穴の開いた表面を有するボディであって、前記穴の開いた表面と前記ボディの反対側の表面との間に複数の空洞を有し、前記複数の空洞は、前記反対側の表面に複数のオリフィスを有するボディと、
    前記複数のオリフィスを密閉する前記ボディに取り付けられた膜
    を備えるウエハサポートシステム。
  15. 前記複数の空洞の最も小さい空洞が、前記半導体ウエハの上の複数のダイの最も小さい領域に対して領域において、実質的に等しい
    請求項14に記載のウエハサポートシステム。
  16. 前記複数の空洞が前記穴の開いた表面に複数の開口部を有し、前記複数の空洞の数が、実質的に前記複数の開口部の数と等しい
    請求項14に記載のウエハサポートシステム。
  17. 前記ボディが、前記穴の開いた表面を有する第1の部分と、前記反対側の表面を有する第2の部分とを少なくとも有する請求項14に記載のウエハサポートシステム。
  18. 前記膜が取り外し可能である
    請求項14に記載のウエハサポートシステム。
  19. 前記膜が柔軟性を有する
    請求項14に記載のウエハサポートシステム。
  20. 前記膜が剛性である
    請求項14に記載のウエハサポートシステム。
  21. 前記穴の開いた表面が剛性である
    請求項14に記載のウエハサポートシステム。
JP2006547434A 2003-12-31 2004-12-28 複数の半導体ウエハのサポートシステムおよびその方法 Expired - Fee Related JP4408900B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/748,170 US7055229B2 (en) 2003-12-31 2003-12-31 Support system for semiconductor wafers and methods thereof
PCT/US2004/043517 WO2005067030A1 (en) 2003-12-31 2004-12-28 Support system for semiconductor wafers and methods thereof

Publications (3)

Publication Number Publication Date
JP2007517409A true JP2007517409A (ja) 2007-06-28
JP2007517409A5 JP2007517409A5 (ja) 2009-08-06
JP4408900B2 JP4408900B2 (ja) 2010-02-03

Family

ID=34700852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006547434A Expired - Fee Related JP4408900B2 (ja) 2003-12-31 2004-12-28 複数の半導体ウエハのサポートシステムおよびその方法

Country Status (6)

Country Link
US (2) US7055229B2 (ja)
JP (1) JP4408900B2 (ja)
CN (1) CN100449726C (ja)
DE (1) DE112004002610T5 (ja)
TW (1) TWI284956B (ja)
WO (1) WO2005067030A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028455A (ja) * 2010-07-21 2012-02-09 Amaya Corp 基板載置トレイ
JP2012156234A (ja) * 2011-01-25 2012-08-16 Shin Etsu Chem Co Ltd 太陽電池基板の保持方法、太陽電池の製造方法、及びそれに用いる保持板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7055229B2 (en) * 2003-12-31 2006-06-06 Intel Corporation Support system for semiconductor wafers and methods thereof
WO2007086064A2 (en) * 2006-01-27 2007-08-02 Camtek Ltd Diced wafer adaptor and a method for transferring a diced wafer
DE102009044305A1 (de) * 2009-10-21 2011-05-05 Fooke Gmbh Verfahren zum Halten und Bearbeiten eines Werkstückes mit Spannplatte, sowie Vorrichtung zum Aussteifen eines Werkstückes mit Spannplatte
MX2013000952A (es) * 2010-07-23 2013-03-18 Sumitomo Chemical Co Montaje de fijacion, metodo de fijacion, y metodo de produccion de filtro con forma panal.
US8376334B1 (en) * 2011-10-26 2013-02-19 Swedcord Development AB Glue free vacuum sealing gasket structure
GB2502303A (en) * 2012-05-22 2013-11-27 Applied Microengineering Ltd Method of handling a substrate using a pressure variance
CN102962762A (zh) * 2012-12-07 2013-03-13 日月光半导体制造股份有限公司 晶圆研磨用承载盘组件
CN105097501B (zh) * 2015-07-09 2017-10-31 无锡中微高科电子有限公司 Mpw芯片背面金属化方法
JP7370201B2 (ja) * 2019-09-20 2023-10-27 株式会社Screenホールディングス 基板処理装置
CN114783931B (zh) * 2022-04-06 2023-03-21 苏州汉天下电子有限公司 一种半导体样片承载台以及半导体样片探针测试装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551192A (en) * 1983-06-30 1985-11-05 International Business Machines Corporation Electrostatic or vacuum pinchuck formed with microcircuit lithography
US4556362A (en) * 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4603466A (en) 1984-02-17 1986-08-05 Gca Corporation Wafer chuck
US4535834A (en) * 1984-05-02 1985-08-20 Varian Associates, Inc. Method and apparatus for controlling thermal transfer in a cyclic vacuum processing system
US5584746A (en) * 1993-10-18 1996-12-17 Shin-Etsu Handotai Co., Ltd. Method of polishing semiconductor wafers and apparatus therefor
US5423716A (en) * 1994-01-05 1995-06-13 Strasbaugh; Alan Wafer-handling apparatus having a resilient membrane which holds wafer when a vacuum is applied
CN2218627Y (zh) * 1994-10-19 1996-01-31 张允清 真空吸盘式多孔码片机
JPH09181156A (ja) 1995-12-25 1997-07-11 Sony Corp 真空チャック
JPH09326385A (ja) * 1996-06-04 1997-12-16 Tokyo Electron Ltd 基板冷却方法
US6056632A (en) * 1997-02-13 2000-05-02 Speedfam-Ipec Corp. Semiconductor wafer polishing apparatus with a variable polishing force wafer carrier head
TW524873B (en) * 1997-07-11 2003-03-21 Applied Materials Inc Improved substrate supporting apparatus and processing chamber
US6173948B1 (en) * 1999-01-20 2001-01-16 International Business Machines Corporation Dimensional compensating vacuum fixture
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
AU6491600A (en) 1999-07-26 2001-02-13 Emcore Corporation Apparatus for growing epitaxial layers on wafers
US6484790B1 (en) * 1999-08-31 2002-11-26 Cummins Inc. Metallurgical bonding of coated inserts within metal castings
JP2001093864A (ja) 1999-09-24 2001-04-06 Toshiba Corp 半導体ウェーハ固定治具及び半導体装置の製造方法
US6283693B1 (en) 1999-11-12 2001-09-04 General Semiconductor, Inc. Method and apparatus for semiconductor chip handling
EP1174910A3 (en) * 2000-07-20 2010-01-06 Applied Materials, Inc. Method and apparatus for dechucking a substrate
US20020022082A1 (en) 2000-08-11 2002-02-21 Scott Diane B. Changing local compressibility of a wafer support member
JP2002187060A (ja) * 2000-10-11 2002-07-02 Ebara Corp 基板保持装置、ポリッシング装置、及び研磨方法
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
JP2002270571A (ja) 2001-03-14 2002-09-20 Mitsubishi Materials Silicon Corp 半導体ウェーハの処理装置及びその処理方法
CN2470953Y (zh) * 2001-03-29 2002-01-09 中国科学院微电子中心 硅片抛光机头吸盘
US6641462B2 (en) * 2001-06-27 2003-11-04 Speedfam-Ipec Corporation Method and apparatus for distributing fluid to a polishing surface during chemical mechanical polishing
US6896929B2 (en) * 2001-08-03 2005-05-24 Applied Materials, Inc. Susceptor shaft vacuum pumping
US6779226B2 (en) 2001-08-27 2004-08-24 Applied Materials, Inc. Factory interface particle removal platform
US7018268B2 (en) * 2002-04-09 2006-03-28 Strasbaugh Protection of work piece during surface processing
US6638391B1 (en) * 2002-06-19 2003-10-28 United Microelectronics Corp. Wafer carrier assembly for a chemical mechanical polishing apparatus and a polishing method using the same
JP3817733B2 (ja) 2003-09-30 2006-09-06 セイコーエプソン株式会社 表面処理用治具
JP4574980B2 (ja) 2003-12-11 2010-11-04 シャープ株式会社 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
US7055229B2 (en) * 2003-12-31 2006-06-06 Intel Corporation Support system for semiconductor wafers and methods thereof
US7600533B2 (en) * 2006-08-10 2009-10-13 California Institute Of Technology Microfluidic valve having free-floating member and method of fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028455A (ja) * 2010-07-21 2012-02-09 Amaya Corp 基板載置トレイ
JP2012156234A (ja) * 2011-01-25 2012-08-16 Shin Etsu Chem Co Ltd 太陽電池基板の保持方法、太陽電池の製造方法、及びそれに用いる保持板

Also Published As

Publication number Publication date
WO2005067030A1 (en) 2005-07-21
US20060179632A1 (en) 2006-08-17
CN1898791A (zh) 2007-01-17
US7055229B2 (en) 2006-06-06
TWI284956B (en) 2007-08-01
JP4408900B2 (ja) 2010-02-03
US7757363B2 (en) 2010-07-20
DE112004002610T5 (de) 2006-11-16
TW200522246A (en) 2005-07-01
CN100449726C (zh) 2009-01-07
US20050139228A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US7757363B2 (en) Support system for semiconductor wafers
JP4985199B2 (ja) 半導体ウェハの個片化方法
US20150221627A1 (en) Multi-layer devices utilizing layer transfer
JP2009525601A (ja) ウェハ個片切断用支持体
CN107533283B (zh) 防护膜组件的制造方法及带有防护膜组件的光掩模的制造方法
JPH08236485A (ja) ウェーハからダイを解体し分割する方法および装置
JP2008103494A (ja) 固定ジグおよびチップのピックアップ方法並びにピックアップ装置
US8729673B1 (en) Structured wafer for device processing
JP2005161516A (ja) 超薄形状のmemsマイクロホン及びマイクロスピーカ
TWI585896B (zh) 尾端握持器
US9610543B2 (en) Method for simultaneous structuring and chip singulation
US20160318759A1 (en) Mems device and method of manufacturing a mems device
JP2005051007A (ja) 半導体チップの製造方法
US20030077881A1 (en) Method for manipulating MEMS devices, integrated on a wafer semiconductor and intended to be diced one from the other, and relevant support
US9196520B1 (en) Tape release systems and methods for semiconductor dies
US6544898B2 (en) Method for improved die release of a semiconductor device from a wafer
US7566574B2 (en) Method of performing a double-sided process
US20170349432A1 (en) Removal of a reinforcement ring from a wafer
JP2007103595A (ja) 半導体チップ切出し方法および半導体チップ
US7772038B2 (en) CMOS process for fabrication of ultra small or non standard size or shape semiconductor die
JP2007103595A5 (ja)
JP4793128B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
WO2011021981A1 (en) Method of dicing a wafer
US20080116533A1 (en) Semiconductor device in wafer assembly
JP2016082130A (ja) 基板装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees