JP2007502544A - Ｅｐａｓ用途、ｅｈｐａｓ用途のためのモジュール - Google Patents

Ｅｐａｓ用途、ｅｈｐａｓ用途のためのモジュール Download PDF

Info

Publication number
JP2007502544A
JP2007502544A JP2006523438A JP2006523438A JP2007502544A JP 2007502544 A JP2007502544 A JP 2007502544A JP 2006523438 A JP2006523438 A JP 2006523438A JP 2006523438 A JP2006523438 A JP 2006523438A JP 2007502544 A JP2007502544 A JP 2007502544A
Authority
JP
Japan
Prior art keywords
power module
power
module according
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006523438A
Other languages
English (en)
Other versions
JP4336713B2 (ja
Inventor
フィソーレ・セルジオ
グラント・ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2007502544A publication Critical patent/JP2007502544A/ja
Application granted granted Critical
Publication of JP4336713B2 publication Critical patent/JP4336713B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ＥＰＡＳ用途またはＥＨＰＡＳ用途のためのモジュール
【解決手段】成形ボディ内に成形されたリードフレームと、リードフレームのダイパッド上に直接設けられた複数のパワー半導体デバイスと、を有する成形シェルを備えるパワーモジュールが提供される。
【選択図】図９Ａ

Description

パワーシステムのパワー半導体デバイスは、一般に、集積されることによってパワーモジュールを形成する。したがって、ほとんどのパワーモジュールは、パワーダイオードおよびパワーＭＯＳＦＥＴなどのパワー半導体デバイスを含んでいる。パワー半導体デバイスは、動作の際に熱を生成する。このように生成された熱は、半導体デバイスの動作に影響するだけでなく、例えば、破砕およびその他の物理的損傷につながる熱応力などを生じることによってパワーモジュールの構造的完全性に悪影響を及ぼす恐れもある。パワー半導体デバイスによって生成された熱は、したがって、抽出して放散させる必要がある。さもないと、このような熱は、パワー半導体デバイスの継続的動作を危うくする恐れがある。
従来のパワーモジュールにおいて、生成された熱は、一般に、熱放散用のヒートシンクに伝えられる。導熱管として機能するのは、通常は、熱伝導性基板である。熱伝導性基板は、熱を生成するパワー半導体デバイスと、ヒートシンクとの間に配される。
既知の熱伝導性基板の１つは、絶縁性金属基板（ＩＭＳ）と称される。もう１つの既知の熱伝導性基板は、直接接着された銅（ＤＢＣ）である。ＩＭＳまたはＤＢＣの使用は、コストの面、用いられる際にスタック全体の熱抵抗が増加すること、チップにおける熱キャパシタンスの面、およびパワーモジュールのループ電気抵抗が通常は高いこと、などの理由で望ましくない。このように、ＩＭＳまたはＤＢＳを含む設計は、熱抽出能力が理想のレベルに及ばないので、過熱を避けるため、パワー半導体デバイスの最大定格に到達しないように設定される。したがって、ＩＭＳまたはＤＢＣを使用するとき、設計者らは、パワー半導体デバイスの能力を最大限に生かすことができず、これは、いくつかの不利な結果のなかでも、とりわけ、パワー設計の非効率化という問題を生じる恐れがある。
パワーモジュールは、自動車産業で広く用いられており、他の用途のなかでも、とりわけ、電気モータの駆動および制御に用いられている。平均的な自動車に使用される特徴の数の増大は、汎用のまたは特定機能のパワーモジュールに対する需要増をもたらした、またはもたらしつづけている。そのうえ、市場では、車両の最終コストの競争力を維持すること、および車両の電気システムにおいて追加特徴によって消費される電力を最小限に抑えることを可能にするため、モジュールごとのコストの削減およびモジュールの効率アップを図ることが求められている。
したがって、熱伝熱性基板を使用せずに、生成された熱を適切に放散させることができるパワーモジュールを見いだすことが望まれている。
本発明にしたがったパワーモジュールは、電力式操縦（ＥＰＡＳ）または電子油圧式操縦（ＥＨＰＡＳ）のためのパワー素子を含むように構成される。
本発明にしたがったパワーモジュールは、空間を定める複数の壁を有する成形シェルと、基部とを備える。成形シェルは、更に、定められた空間から成形シェルの壁を通って延びた複数のリードと、少なくとも１本のリードにそれぞれ一体接続された複数の導電性パッドとを有する。各導電性パッドは、例えばはんだ層などによって電気的に且つ機械的に取り付けられた少なくとも１つのパワー半導体デバイスを有する。したがって、パワー半導体デバイスによって生成された熱は、導電性パッドに伝えられる。このようにして伝えられた熱は、導電性パッドに一体化されたリードによって部分的に放散される。残りの熱は、導電性パッドにヒートシンクを接合させている熱伝導性の接着体を通じてヒートシンクに伝えられる。したがって、本発明にしたがったモジュールは、熱伝導性の基板を必要としないので、その結果、本発明にしたがったモジュールは、優れた耐熱性を呈することができる。
耐熱性の向上（すなわち熱抵抗の低下）は、ＩＭＳまたはＤＢＣを用いる場合と比べて設計者がより小型のチップを選択可能である、という点で有利である。このような選択可能性は、他の利点のなかでも、とりわけ、コストの削減を可能にする。
更に、設計からのＩＭＳまたはＤＢＣの排除は、ボンドワイヤの相互接続およびグループ分けの数を減少させるので、その結果、モジュールの総抵抗は低減される。
本発明の一形態にしたがうと、本発明にしたがったモジュール内のリードフレームは、一列に沿って配された少なくとも１つのパワー半導体デバイスをそれぞれ収容するための複数のダイパッドと、対向する平行の別の一列に沿って配された複数のダイボンドパッドとを含む。ダイパッドとボンドワイヤとを対向する二列に沿って配する構成は、製造を簡略化することができる。
また、パワーＭＯＳＦＥＴなどの半導体チップをリードフレームの導電性パッドの上に搭載する場合は、使用される導電性パッドは、ＩＭＳまたはＤＢＣを使用する場合に使用されるパッドよりも分厚くなるので、その結果、モジュールの総抵抗は低減される。具体的に言うと、ＩＭＳまたはＤＢＣを使用する場合は、金属層の厚さを特定の最小値未満に維持できるように金属層の熱膨張係数および基板の熱膨張係数を設定することによって、導電性パッドの剥離につながる熱ひずみ（通常は熱サイクルの結果として生じる）を阻止する必要がある。したがって、例えば通常のＩＭＳを使用する場合は、導電性パッドはわずか１０〜１２ミルである。それに対して、本発明にしたがったモジュール内の導電性パッドは、より分厚く構成することができるので、その結果、抵抗は低減され、熱放散性は向上する。
更に、ダイパッドとボンドワイヤとを対向する二列に沿って配する構成は、概して平行のボンドワイヤによって、対応するダイパッドにパワー半導体デバイスを接続することを可能にする。これは、やはり、製造を簡略化することができる。
パワーモジュールにおいて、総抵抗の大部分は、ボンドワイヤに起因している。好ましい一実施形態では、抵抗を低減させるため、１枚のチップごとに５本のボンドワイヤを用いている。本発明の一態様にしたがうと、これらの５本のボンドワイヤは、互い違いに配置され、そのうち３本のボンドワイヤは、大きめの曲率で設けられる。その結果、本発明にしたがったモジュールは、負荷がモータである場合に、より少ないばらつきとより高いトルクとを実現することができる、すなわち、より優れたパフォーマンスを呈することができる。
本発明の別の一形態にしたがうと、本発明にしたがったパワーモジュールは、ボンドワイヤを介することなく外部リードに電気的に接続されたシャント抵抗を備えることによって、モジュール内を流れる電流の正確な読み取りに影響を及ぼす寄生インダクタンスおよび寄生抵抗を低減させている。更に、好ましい一実施形態にしたがったモジュールは、サーミスタも備えているうえに、高周波バスコンデンサを設けるための空間も備えている。
本発明の好ましい一実施形態にしたがったモジュールは、有利で且つ固有のその他の特徴を備えている。それらの特徴は、以下の説明で詳細に説明されるとともに、添付の図面に示される。
図１に示されるように、本発明にしたがったモジュールは、成形シェル１と、複数のパワー半導体デバイス６と、シャント抵抗３と、サーミスタ４と、複数の大直径（例えば厚さ２０ミルの）ボンドワイヤ７と、複数の小直径（例えば厚さ８ミルの）ボンドワイヤ８と、カプセル材料９と、はんだ層２と、熱伝導性接着体１１と、ヒートシンク１３と、蓋１５とを備える。
本発明の一態様にしたがうと、成形シェル１は、リードフレームと、成形ボディ１０とを含む。リードフレームは、複数のリードと、複数の導電性パッドとを含み、これらは、いずれも、成形ボディ１０内に成形されている。
図２，３，４，５に示されるように、本発明の好ましい一実施形態で用いられるリードフレーム１２は、パワー入力リード１４と、接地リード１６と、第１の出力リード１８と、第２の出力リード２０と、第３の出力リード２２と、複数のピンリード２４とを含む。リードフレーム１２は、更に、複数の導電性パッドを含む。具体的に言うと、リードフレーム１２は、複数のダイパッド２６と、複数のワイヤボンドパッド２８とを含む。図２に示されるように、各出力リード１８，２０，２２は、少なくとも１つのワイヤボンドパッド２８と、１つのダイパッド２６とに一体化されている。更に、パワー出力リード１４は、残りのダイパッド２６に一体化されている。一方で、残りのワイヤボンドパッド２８は、タイバー３０に一体化されており、そのタイバー３０自体は、１つのピンリード２４に一体化されている。タイバー３０は、ワイヤボンドパッド２８と同一平面上にあると同時に、出力リード１８，２０，２２の下方に展開していることが好ましい。すなわち、出力リード１８，２０，２２は、タイバー３０の上方に展開することができるように、湾曲して設けられる。
本発明の一形態にしたがうと、ワイヤボンドパッド２８は、第１の列に沿って配され、ダイボンドパッド２６は、第１の列に対向すると同時に第１の列に平行でもある第２の列に沿って配される。したがって、後ほど説明されるように、ダイパッド２６上に設けられたパワー半導体デバイスは、いずれも、共通の列に沿って配される。これは、製造を簡略化する、という点で有利である。
図６および図７に示されるように、リードフレーム１２は、成形ボディ１０と相まって成形シェル１を構成している。成形シェル１は、基部３４から立ち上がることによって基部３４の上方の空間を定める複数の壁３２を含む。本発明の一形態にしたがうと、基部３４は、相隔てられた導電性パッド２６，２８と、これらの導電性パッド２６，２８の間の空間に設けられた成形化合物とを少なくとも含むように形成されている。導電性パッド２６，２８の間の空間に設けられた成形化合物は、導電性パッド２６，２８を電気的に絶縁すると同時にそれらを機械的に結合する働きをする。このようにして、成形化合物および導電性パッド２６，２８は、成形シェル１の基部３４を構成している。
図７に具体的に示されるように、基部３４は、その外面上にバンプ３６を形成されている。バンプ３６は、成形化合物で形成され、好ましくは０．１ｍｍの高さを有し、基部３４の外面上に点在している。バンプ３６は、基部３４をヒートシンク１３から隔てるためのスペーサとして用いられ、熱伝導性接着体１１の厚さを決定する。熱伝導性接着体１１は、ヒートシンク１３を基部３４に熱的に且つ機械的につなぐと同時にヒートシンク１３を基部３４から電気的に絶縁する働きをする。
次に、図８に示されるように、本発明の好ましい一実施形態にしたがったモジュールは、好ましくは三相モータにパワーを供給可能であるように、３つのハーフブリッジ回路のためのパワー素子を含むように構成される。周知のように、ハーフブリッジ回路は、低電位側のパワー半導体デバイスに直列接続された高電位側のパワー半導体デバイスを含む。好ましい一実施形態において、モータの第１の相であるＵにパワーを供給するための第１のハーフブリッジ回路は、低電位側パワーＭＯＳＦＥＴ Ｑ２のドレイン側にソース側を接続された高電位側パワーＭＯＳＦＥＴ Ｑ１を含み、モータの第２の相であるＶにパワーを供給するための第２のハーフブリッジ回路は、低電位側パワーＭＯＳＦＥＴ Ｑ４のドレイン側にソース側を接続された高電位側パワーＭＯＳＦＥＴ Ｑ３を含み、モータの第３の相であるＷにパワーを供給するための第３のハーフブリッジ回路は、低電位側パワーＭＯＳＦＥＴ Ｑ６にソース側を接続された高電位側パワーＭＯＳＦＥＴ Ｑ５を含む。各高電位側パワーＭＯＳＦＥＴ Ｑ１，Ｑ３，Ｑ５のドレイン電極は、パワー入力線Ｂ＋に接続されている。それに対して、低電位側パワーＭＯＳＦＥＴ Ｑ２，Ｑ４，Ｑ６のソース側は、シャント抵抗３を介してアースＧＮＤに接続されている。各パワーＭＯＳＦＥＴ Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は、各自のゲートで受信された信号によって制御される。
図９Ａおよび図９Ｂに示されるように、各パワーＭＯＳＦＥＴ Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は、そのドレイン側を、それぞれに対応するダイパッド２６にはんだ層２によって電気的に且つ機械的に接続され、そのソース側を、それぞれに対応するワイヤボンドパッド２８に複数の大直径ボンドワイヤ７によって電気的に且つ機械的に接続されている。ボンドワイヤ７は、送電に適した従来の任意のボンドワイヤであることが可能である。本発明の一態様にしたがうと、大直径ボンドワイヤ７は、互い違いに配列されているので、各パワーＭＯＳＦＥＴのソース電極配線において、電流密度は均一に分布している。したがって、好ましい一実施形態では、５本の大直径ボンドワイヤ７のうちの２本が、残りの３本よりも短く設計されている。
本発明の別の一形態にしたがうと、大直径ボンドワイヤ７は、概して平行である。大直径ボンドワイヤ７の平行性およびパワーＭＯＳＦＥＴ Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６の配置は、本発明にしたがったモジュールの製造を簡略化および高速化する、という点で有利である。
本発明の別の一形態にしたがうと、シャント抵抗３は、導電性パッド３８を通じて接地リード１６に電気的に接続されると同時に、タイバー３０の一部４０にも電気的に接続されている。なお、タイバー３０および導電性パッド３８は、対応するピンリード２４にそれぞれ一体化されている。これらのピンリード２４は、シャント抵抗３を感知するために使用することができる。
残りのピンリードは、以下の機能を果たす目的で用意される。
Ｑ2ケルビン：パワーＭＯＳＦＥＴ Ｑ２のソースからのソース電圧をケルビンワイヤ４２を介して運ぶ。
Ｑ2ゲート：ゲートワイヤ４４を介してパワーＭＯＳＦＥＴ Ｑ２のゲートに電圧を送る。
Ｑ1ケルビン：パワーＭＯＳＦＥＴ Ｑ１のソースからのソース電圧をケルビンワイヤ４２を介して運ぶ。
Ｑ1ゲート：ゲートワイヤ４４を介してパワーＭＯＳＦＥＴ Ｑ１のゲートに電圧を送る。
Ｑ4ケルビン：パワーＭＯＳＦＥＴ Ｑ４のソースからのソース電圧をケルビンワイヤ４２を介して運ぶ。
Ｑ4ゲート：ゲートワイヤ４４を介してパワーＭＯＳＦＥＴ Ｑ４のゲートに電圧を送る。
Ｑ3ケルビン：パワーＭＯＳＦＥＴ Ｑ３のソースからのソース電圧をケルビンワイヤ４２を介して運ぶ。
Ｑ3ゲート：ゲートワイヤ４４を介してパワーＭＯＳＦＥＴ Ｑ３のゲートに電圧を送る。
Ｑ5ケルビン：パワーＭＯＳＦＥＴ Ｑ５のソースからのソース電圧をケルビンワイヤ４２を介して運ぶ。
Ｑ5ゲート：ゲートワイヤ４４を介してパワーＭＯＳＦＥＴ Ｑ５のゲートに電圧を送る。
Ｑ6ケルビン：パワーＭＯＳＦＥＴ Ｑ６のソースからのソース電圧をケルビンワイヤ４２を介して運ぶ。
Ｑ6ゲート：ゲートワイヤ４４を介してパワーＭＯＳＦＥＴ Ｑ６のゲートに電圧を送る。
ピンリードＴ1，Ｔ2は、パワーＭＯＳＦＥＴ Ｑ６の温度に関する情報を提供するため、ボンドワイヤ５０を通じてサーミスタ４の各ポールに接続されている。なお、サーミスタ４は、回路基板４６上に設けられている。好ましい一実施形態において、回路基板４６およびパワーＭＯＳＦＥＴ Ｑ６は、ともに、同じダイパッド上に設けられている。
ワイヤボンディングによる接続が全て為されると、成形シェル１の壁３２と基部３４とによって定められた空間は、好ましくはシリコーンジェルであるカプセル材料９で満たされる。次いで、壁３２と基部３４とによって定められた空間を取り囲むため、図１０に示されるように、好ましくは接着剤を用いて壁３２に蓋１５が取り付けられる。
図１１に示されるように、本発明の一態様にしたがうと、成形シェル１の基部３４の外面には、熱伝導性接着体１１によって、熱的に且つ機械的にヒートシンク１３が取り付けられる。熱伝導性接着剤１１は、例えばシリコーンベースのエラストマなどのエラストマであることが可能であり、アルミナ粒子などの熱伝導性粒子で満たされる。エラストマは、ヒートシンク１３および基部３４の両方に良く接合することが好ましく、また、基部３４の導電性パッド２６，２８をヒートシンク１３から電気的に絶縁することもできる。
本発明の一態様にしたがうと、成形シェル１は、単一工程の射出成形プロセスにおいて、リードフレーム１２の周りに成形ボディ１０を形成することによって形成される。したがって、基部３４と壁３２とは、単一のユニットを構成する。
本発明にしたがったモジュールは、先ず成形シェル１を形成し、次いでダイパッド２６の上にはんだを堆積させ、その堆積されたはんだ層の上にパワーＭＯＳＦＥＴを載せ、更にはんだをラッフルさせるための熱を加えることによって製造される。したがって、本発明の一実施形態にしたがうと、成形シェル１の成形ボディ１０を形成するために使用される成形化合物は、最低でも、はんだのラッフル温度に持ちこたえることができる。
はんだのリフロー後、フラックス材料は除去され、二段階に渡ってワイヤボンディングによる接続が行われる。第１の段階では、超音波ワイヤボンディングによって大直径ボンドワイヤ７が接続される。次の段階では、やはり超音波ワイヤボンディングによって残りのボンドワイヤが接続される。その後、成形シェル１の壁３２によって定められた空間内にシリコーンジェルが満たされ、満たされたシリコーンジェルは、硬化を経てカプセル材料９を形成する。最後の段階では、定められた空間を封入するために、蓋１５が取り付けられる。
成形化合物として好ましい材料は、１つには、ＡＭＯＤＯＥＬによって市販されているＰＰＡである。もう１つの好ましい材料は、ＰＰＳである。
更に、リードフレーム１２は、銅で形成することができ、ワイヤボンディングによる接合の信頼性を高めるために、更にニッケルでメッキすることが可能である。また、ボンドワイヤによる接合の信頼性を高めるには、ピンリード上にアルミニウムを嵌め込むことも可能である。ピンリードは、しかしながら、ニッケルでメッキすることも可能である。好ましい一実施形態において、リードフレーム１２は、モジュールの熱抵抗および電気抵抗を低減させるために、１ｍｍの厚さであることが可能である。
好ましい一実施形態において、２０ミルのボンドワイヤ（大直径ボンドワイヤ７）は、いずれも、リードフレームのうちニッケルをメッキされた部分に着地し、８ミルのボンドワイヤ（小直径ボンドワイヤ８）は、いずれも、リードフレームのうちニッケルをメッキされた部分またはアルミニウムを嵌め込まれた部分に着地する。
好ましい一実施形態では、はんだとして、Ｐｂ／Ｓｎ、Ｓｎ／Ａｇ、およびＰｂ／Ｓｎ／Ａｇの化合物を用いることが可能である。しかしながら、例えば導電性エポキシ樹脂などのその他の導電性接着剤、またはその他のはんだ化合物の使用も、やはり、本発明の範囲内であると見なされる。
最も好まれるはんだは、Ｓｎ／Ａｇである。Ｓｎ／Ａｇは、鉛を含有しておらず、尚かつ、はんだディスペンサによって自動投入することが可能である。はんだは、リードフレームの表面仕上げ次第では、Ｓｎ／Ａｇ／Ｃｕであることも可能である。
更に、本発明にしたがったモジュールは、モジュールの高周波ＥＭＩ特性を向上させるために、高周波（ＨＦ）コンデンサを含むことが可能である。ＨＦコンデンサは、モジュール内において、電池の正極と負極（１４，１６）との間につなぐことができる。図９Ａにおいて、ＨＦコンデンサの位置は、パッド３８のすぐ右側に、尚かつ、リードＢＨ１に接続されたボンドワイヤのすぐ左にとることができる。
以上では、具体的な実施形態に基づいて本発明の説明を行ってきたが、当業者ならば、そのほかにも多くの変更・修正および使用を容易に思い付くことが可能である。したがって、本発明は、本明細書で開示された具体例に限定されるのではなく、添付の特許請求の範囲によってのみ制限されることが好ましい。
本発明にしたがったモジュールの分解図である。 本発明にしたがったモジュールに使用されるリードフレームの上面図である。 図２に示されたリードフレームの底面図である。 図２に示されたリードフレームの等角上面図である。 図２に示されたリードフレームの等角底面図である。 本発明にしたがったモジュールの成形シェルの等角上面図である。 図６に示された成形シェルの等角底面図である。 本発明にしたがったモジュールの好ましい一実施形態の回路図である。 本発明にしたがったモジュールの上面図であって、内部における各素子の配置を示すために蓋を外した状態で示されている。 本発明にしたがったモジュールについて、内部における各素子の接続状態を示した図である。 本発明にしたがったモジュールの上面図である。 本発明にしたがったモジュールを矢印１１−１１の方向から見た場合の側面図である。
符号の説明
１…成形シェル
２…はんだ層
３…シャント抵抗
４…サーミスタ
６…パワー半導体デバイス
７…大直径ボンドワイヤ
８…小直径ボンドワイヤ
９…カプセル材料
１０…成形ボディ
１１…熱伝導性接着体
１２…リードフレーム
１３…ヒートシンク
１４…パワー入力リード
１６…接地リード
１５…蓋
１８，２０，２２…出力リード
２４…ピンリード
２６…ダイボンドパッド
２８…ワイヤボンドパッド
３０…タイバー
３２…壁
３４…基部
３６…バンプ
３８…導電性パッド
４０…タイバーの一部
４２…ケルビンワイヤ
４４…ゲートワイヤ
５０…ボンドワイヤ

Claims (20)

  1. パワーモジュールであって、
    相隔てられた複数の導電性パッドと、複数のリードとを含むリードフレームと、
    空間を定める複数の壁と、基部とを含む成形シェルであって、前記基部は、前記相隔てられた複数の導電性パッドと、前記空間の間に設けられた成形ボディとを有する、成形シェルと、
    複数のパワー半導体デバイスであって、導電性接着剤の層によって対応する第１の導電性パッドに電気的に且つ機械的に取り付けられた１つのパワー電極と、対向する表面上に設けられ、少なくとも１本のボンドワイヤによって第２の導電性パッドに電気的に取り付けられた対向するパワー電極とをそれぞれ含む、複数のパワー半導体デバイスと
    を備え、前記第１の導電性パッドは、一列に沿って配され、前記第２の導電性パッドは、対向する別の一列に沿って配される、パワーモジュール。
  2. 請求項１に記載のパワーモジュールであって、
    前記少なくとも１本のボンドワイヤは、概して平行である、パワーモジュール。
  3. 請求項１に記載のパワーモジュールであって、
    各パワー半導体デバイスの前記対向するパワー電極は、互い違いに配された複数のボンドワイヤによって第２の導電性パッドに電気的に接続される、パワーモジュール。
  4. 請求項１に記載のパワーモジュールであって、更に、
    対応するパワー半導体デバイスの制御電極に制御信号を送るようにそれぞれ構成された複数の信号リードであって、前記成形シェルの前記壁の１つにそれぞれ埋め込まれ、ボンドワイヤによって対応する制御電極に電気的に接続されたワイヤボンドパッドをそれぞれ含む、複数の信号リードを備えるパワーモジュール。
  5. 請求項１に記載のパワーモジュールであって、更に、
    サーミスタを備えるパワーモジュール。
  6. 請求項１に記載のパワーモジュールであって、更に、
    前記壁の少なくとも１つを通って前記成形シェルの外側に至る１対のリードに電気的に直接接続された電流検出抵抗を備えるパワーモジュール。
  7. 請求項１に記載のパワーモジュールであって、
    前記定められた空間はカプセル材料で満たされる、パワーモジュール。
  8. 請求項７に記載のパワーモジュールであって、
    前記カプセル材料はシリコーンジェルである、パワーモジュール。
  9. 請求項１に記載のパワーモジュールであって、
    前記パワー半導体デバイスはパワーＭＯＳＦＥＴである、パワーモジュール。
  10. 請求項１に記載のパワーモジュールであって、
    前記パワー半導体デバイスは、少なくとも１つのハーフブリッジを形成するように配される、パワーモジュール。
  11. 請求項１に記載のパワーモジュールであって、
    前記パワー半導体デバイスは、少なくとも３つのハーフブリッジを形成するように配される、パワーモジュール。
  12. 請求項１１に記載のパワーモジュールであって、
    前記リードは、パワー入力リードと、接地リードと、対応するハーフブリッジからのパワーを運ぶようにそれぞれ構成された複数の出力リードとを含む、パワーモジュール。
  13. 請求項１に記載のパワーモジュールであって、
    前記リードの少なくとも１本はパワー入力リードであり、もう１本のリードは接地リードであり、３本目のリードは出力リードである、パワーモジュール。
  14. 請求項１に記載のパワーモジュールであって、更に、
    前記定められた空間を封入するために前記壁に取り付けられた蓋を備えるパワーモジュール。
  15. 請求項１に記載のパワーモジュールであって、
    前記パワー半導体デバイスは、はんだによって前記第１の導電性パッドに取り付けられ、前記成形シェルは、前記はんだのラッフル温度に耐えることができる成形材料で構成される、パワーモジュール。
  16. 請求項１５に記載のパワーモジュールであって、
    前記成形材料はＰＰＡであるパワーモジュール。
  17. 請求項１に記載のパワーモジュールであって、
    前記基部は、その外側に、ヒートシンクを隔てるスペーサとして機能する複数のバンプを含む、パワーモジュール。
  18. 請求項１７に記載のパワーモジュールであって、
    前記バンプは０．１ｍｍの高さを有する、パワーモジュール。
  19. 請求項１に記載のパワーモジュールであって、更に、
    熱伝導性接着剤によって少なくとも前記第１の導電性パッドに熱的に接触した状態で前記基部に取り付けられたヒートシンクを備えるパワーモジュール。
  20. 請求項１９に記載のパワーモジュールであって、更に、
    前記基部を前記ヒートシンクから隔てるために、前記基部の外面上に複数のバンプを備えるパワーモジュール。
JP2006523438A 2003-08-14 2004-08-16 Ｅｐａｓ用途、ｅｈｐａｓ用途のためのモジュール Expired - Fee Related JP4336713B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US49600103P 2003-08-14 2003-08-14
US10/917,976 US6933593B2 (en) 2003-08-14 2004-08-13 Power module having a heat sink
PCT/US2004/026527 WO2005017970A2 (en) 2003-08-14 2004-08-16 Module for epas/ehpas applications

Publications (2)

Publication Number Publication Date
JP2007502544A true JP2007502544A (ja) 2007-02-08
JP4336713B2 JP4336713B2 (ja) 2009-09-30

Family

ID=34139051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006523438A Expired - Fee Related JP4336713B2 (ja) 2003-08-14 2004-08-16 Ｅｐａｓ用途、ｅｈｐａｓ用途のためのモジュール

Country Status (4)

Country Link
US (1) US6933593B2 (ja)
EP (1) EP1654761B1 (ja)
JP (1) JP4336713B2 (ja)
WO (1) WO2005017970A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250491A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2011250490A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JPWO2012060123A1 (ja) * 2010-11-02 2014-05-12 三菱電機株式会社 電動式パワーステアリング用パワーモジュールおよびこれを用いた電動式パワーステアリング駆動制御装置
JP2014138480A (ja) * 2013-01-16 2014-07-28 Toyota Industries Corp 半導体モジュールおよびインバータモジュール
JP2016111088A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置
DE102017209292A1 (de) 2016-06-10 2017-12-14 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2019071784A (ja) * 2010-06-21 2019-05-09 日立オートモティブシステムズ株式会社 パワー半導体装置及びそれを用いた電力変換装置
JP2021153094A (ja) * 2020-03-24 2021-09-30 株式会社東芝 半導体装置
DE102019208826B4 (de) 2018-06-26 2023-09-28 Mitsubishi Electric Corporation Leistungsmodul und Leistungsumwandlungsvorrichtung

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
US7049171B2 (en) * 2004-06-23 2006-05-23 Delphi Technologies, Inc. Electrical package employing segmented connector and solder joint
US7227198B2 (en) * 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
US7122882B2 (en) * 2004-11-02 2006-10-17 Alpha And Omega Semiconductor Ltd. Low cost power MOSFET with current monitoring
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7547964B2 (en) * 2005-04-25 2009-06-16 International Rectifier Corporation Device packages having a III-nitride based power semiconductor device
US20070063333A1 (en) * 2005-09-20 2007-03-22 Texas Instruments Incorporated Semiconductor package with internal shunt resistor
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP4564937B2 (ja) 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
DE102007020618B8 (de) * 2007-04-30 2009-03-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines festen Leistungsmoduls und damit hergestelltes Transistormodul
CN101681907B (zh) * 2007-11-30 2012-11-07 松下电器产业株式会社 散热结构体基板和使用其的模块及散热结构体基板的制造方法
US7808101B2 (en) * 2008-02-08 2010-10-05 Fairchild Semiconductor Corporation 3D smart power module
US7847391B2 (en) * 2008-07-01 2010-12-07 Texas Instruments Incorporated Manufacturing method for integrating a shunt resistor into a semiconductor package
US8168490B2 (en) 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand
JP5669866B2 (ja) 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール
JP5936310B2 (ja) 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
DE202011100820U1 (de) 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
JP5939041B2 (ja) * 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
DE102013008193A1 (de) * 2013-05-14 2014-11-20 Audi Ag Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung
JP6501360B2 (ja) * 2014-08-22 2019-04-17 日本電産株式会社 モジュール、そのモジュールを用いた電力変換装置及びモータ
US9659837B2 (en) 2015-01-30 2017-05-23 Semiconductor Components Industries, Llc Direct bonded copper semiconductor packages and related methods
US10532315B1 (en) 2015-08-27 2020-01-14 Advanced Catalyst Systems Llc System for flameless catalytic destruction of fugitive organics and producing environmentally clean hot gas for other uses of thermal energy
US9698076B1 (en) 2015-12-22 2017-07-04 Ksr Ip Holdings Llc. Metal slugs for double-sided cooling of power module
JP6261642B2 (ja) * 2016-04-04 2018-01-17 三菱電機株式会社 電力半導体装置
US10229861B2 (en) * 2017-04-06 2019-03-12 Sabin Lupan Power semiconductor device and package
US10535579B2 (en) * 2018-04-06 2020-01-14 Sabin Lupan Power semiconductor device and package
US11830856B2 (en) 2019-03-06 2023-11-28 Semiconductor Components Industries, Llc Semiconductor package and related methods
DE102019220010A1 (de) * 2019-12-18 2021-06-24 Zf Friedrichshafen Ag Halbbrückenmodul eines Traktionsinverters einer Leistungselektronik eines Elektrofahrzeugs oder Hybridfahrzeugs
US11682611B2 (en) * 2020-06-22 2023-06-20 Infineon Technologies Ag Power semiconductor module
DE102020209018A1 (de) * 2020-07-20 2022-01-20 Zf Friedrichshafen Ag Verfahren zur Herstellung eines Leistungsmoduls, Leistungsmodul, elektrische Vorrichtung sowie Kraftfahrzeug
JPWO2022185515A1 (ja) 2021-03-05 2022-09-09
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
DE102021210938A1 (de) * 2021-09-30 2023-03-30 Zf Friedrichshafen Ag Inverter mit optimiertem elektromagnetischem Verhalten

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512790A (en) * 1994-07-21 1996-04-30 Delco Electronics Corporation Triaxial double switch module
US6384492B1 (en) * 1995-05-04 2002-05-07 Spinel Llc Power semiconductor packaging
US6359331B1 (en) * 1997-12-23 2002-03-19 Ford Global Technologies, Inc. High power switching module
US6212087B1 (en) * 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
DE10101086B4 (de) 2000-01-12 2007-11-08 International Rectifier Corp., El Segundo Leistungs-Moduleinheit
DE10109344C1 (de) * 2001-02-27 2002-10-10 Siemens Ag Schaltungsanordnung mit Halbbrücken
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011250491A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
JP2011250490A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュール、および、それを用いた駆動装置
US8471417B2 (en) 2010-05-21 2013-06-25 Denso Corporation Semiconductor module device and driving apparatus having the same
JP2019071784A (ja) * 2010-06-21 2019-05-09 日立オートモティブシステムズ株式会社 パワー半導体装置及びそれを用いた電力変換装置
JP5970668B2 (ja) * 2010-11-02 2016-08-17 三菱電機株式会社 電動式パワーステアリング用パワーモジュールおよびこれを用いた電動式パワーステアリング駆動制御装置
JP2015039295A (ja) * 2010-11-02 2015-02-26 三菱電機株式会社 電動式パワーステアリング用パワーモジュールおよびこれを用いた電動式パワーステアリング駆動制御装置
JPWO2012060123A1 (ja) * 2010-11-02 2014-05-12 三菱電機株式会社 電動式パワーステアリング用パワーモジュールおよびこれを用いた電動式パワーステアリング駆動制御装置
US9888613B2 (en) 2010-11-02 2018-02-06 Mitsubishi Electric Corporation Power module for electric power steering and electric power steering drive control apparatus using the same
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JP2014138480A (ja) * 2013-01-16 2014-07-28 Toyota Industries Corp 半導体モジュールおよびインバータモジュール
JP2016111088A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置
DE102017209292A1 (de) 2016-06-10 2017-12-14 Mitsubishi Electric Corporation Halbleitervorrichtung
US10886202B2 (en) 2016-06-10 2021-01-05 Mitsubishi Electric Corporation Semiconductor device
DE102019208826B4 (de) 2018-06-26 2023-09-28 Mitsubishi Electric Corporation Leistungsmodul und Leistungsumwandlungsvorrichtung
JP2021153094A (ja) * 2020-03-24 2021-09-30 株式会社東芝 半導体装置
JP7286582B2 (ja) 2020-03-24 2023-06-05 株式会社東芝 半導体装置
US11776892B2 (en) 2020-03-24 2023-10-03 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP4336713B2 (ja) 2009-09-30
US6933593B2 (en) 2005-08-23
WO2005017970A3 (en) 2005-11-17
US20050035434A1 (en) 2005-02-17
EP1654761B1 (en) 2017-05-17
EP1654761A2 (en) 2006-05-10
EP1654761A4 (en) 2010-02-17
WO2005017970A2 (en) 2005-02-24

Similar Documents

Publication Publication Date Title
JP4336713B2 (ja) Ｅｐａｓ用途、ｅｈｐａｓ用途のためのモジュール
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
US7187551B2 (en) Module for solid state relay for engine cooling fan control
US8076767B2 (en) Semiconductor device
US6313598B1 (en) Power semiconductor module and motor drive system
KR101505552B1 (ko) 복합 반도체 패키지 및 그 제조방법
US9129933B2 (en) Semiconductor module and an inverter mounting said semiconductor module
EP1594164A1 (en) Integrated circuit for driving semiconductor device and power converter
US10204849B2 (en) Semiconductor device
JP4262453B2 (ja) 電力半導体装置
JP2004265931A (ja) 半導体素子駆動用集積回路及び電力変換装置
CN110178304B (zh) 半导体装置
WO1998010508A1 (fr) Dispositif a semi-conducteur
WO2005119896A1 (ja) インバータ装置
JP2019506753A (ja) 多層回路基板に基づくパワーモジュール
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
JP4634962B2 (ja) 半導体装置
JP3812878B2 (ja) 半導体装置およびそれを用いたインバータ回路
US20200211954A1 (en) Semiconductor module
EP1162662A2 (en) Bus bar having embedded switching device
CN100483704C (zh) 用于epas/ehpas应用的模块
JP3507444B2 (ja) ワンシステムモジュール
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP2004048084A (ja) 半導体パワーモジュール
CN216413085U (zh) 半导体电路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees