JP2007502449A

JP2007502449A - アクティブマトリクスディスプレイ装置

Info

Publication number: JP2007502449A
Application number: JP2006523704A
Authority: JP
Inventors: マーティン、ジェイ．エドワーズ
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2003-08-15
Filing date: 2004-08-04
Publication date: 2007-02-08
Also published as: US20060202928A1; EP1656659A1; GB0319214D0; WO2005017867A1; KR20060061835A; TW200530728A

Abstract

列が１つの色からなり、隣接する列が異なる色からなるように配列されたカラー画素（１２）のアレイに接続された行及び列のアドレス導体（１８、１９）の組み合わせと、アドレス導体の前記組み合わせに選択及びデータ信号を供給する駆動手段（２１、２３、２５）とを有するＡＭＬＣＤ等のアクティブマトリクスディスプレイ装置である。該装置は、複数の連続した電荷再分配デジタル−アナログ変換手段（３０）を使用して、列アドレス導体（１９）に供給されるマルチビットデジタルデータ信号を、画素により使用されるアナログ電圧レベルに変換する。各変換手段は２つの列導体の容量を使用し、これら２つの導体の間で変換スイッチ（３１）により電荷が共有される。変換手段に関連する２つの列導体は、同じ色の画素列に関連した列導体であるように、そして好ましくは同じ色に関連した隣接する列導体同士であるように選択する。このようにして変換誤差が減少するため、誤差の結果生じる望ましくない画像の生成も減少することになる。

Description

本発明は、アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）装置等のアクティブマトリクスディスプレイ装置に関し、より詳細には、画素の行及び列アレイと、画素の行を選択し、選択された行の画素にデータ信号を送る行および列アドレス導体の組み合わせと、行アドレス導体の組み合わせに選択信号を供給し、列アドレス導体の組み合わせにマルチビットデジタルデータ信号を供給する駆動手段と、を含むアクティブマトリクスディスプレイ装置に関し、前記列アドレス導体に供給されるマルチビットデジタルデータ信号は、複数の連続した電荷再分配デジタル−アナログ変換手段によって、画素の使用するアナログ電圧レベルに変換される。各変換手段は、少なくとも１つの変換スイッチにより相互に接続可能な、少なくとも第１及び第２の容量を含み、それらの間で電荷が共有され、変換手段の第１の及び第２の容量は２つの列アドレス導体の容量により供給される。

かかるディスプレイ装置は国際公開第０２／２１４９６号に開示されており、本明細書ではこの特許出願の記載を参考として組入れる。アクティブマトリクス回路内に少なくとも部分的且つ効果的にデジタル−アナログ変換手段を備えるとともに、かかる要素を使用することで、アレイ外部に位置するＤ／Ａ（デジタルからアナログへ）変換器によってデジタルデータ信号が変換され、列駆動回路により列アドレス導体にアナログ（振幅を変調された）信号が供給される従来の構成を超えた利点が多く提供される。特に、純デジタルの比較的単純な回路を用いて列駆動回路を実行することで、比較的高速に動作を行うことが可能となると共に、薄膜トランジスタ、即ちＴＦＴを使用するアクティブマトリクスアレイと共にディスプレイ装置の基板上のアクティブマトリクスアレイ内に統合することができ、便利である。変換電圧が列導体の容量において直接形成されるため、列容量を駆動する緩衝増幅器を設ける必要がない。さらに、列導体の固有の容量を用いて変換手段を形成することで、別個の列駆動回路内にキャパシタを備える必要がなくなるため、ディスプレイ装置に駆動回路を統合する場合には、ディスプレイ装置周辺においてこの回路に必要な面積を減じることができる。外部の、又は統合された列駆動回路によって列導体に供給される信号は、純デジタルであるか、あるいは２つ以上の離散した電圧レベルからなる切替信号であることが可能なため、列駆動回路への要求を単純化することができる。

かかる公知の装置では、Ｄ／Ａ変換手段の２つの列導体は、列アドレス導体の組み合わせのうち直接隣接した１対の列アドレス導体を含む。動作上、マルチビットデジタルデータ信号のうちの１ビットが第１スイッチを介してＤ／Ａ変換手段の１つの列導体に供給され、列アドレス導体の固有の容量に電荷として蓄積される。この容量は互いに交差する列アドレス導体と個々の行アドレス導体との間の個々の容量、列アドレス導体とアクティブマトリクス液晶ディスプレイ装置の場合には、アクティブマトリクスアレイを支持する基板に面して基板上に支持される共通の電極（この場合、介在する液晶層が誘電体として作用する）との間の容量、画素の切替デバイスにより供給される容量（この場合、画素の切替デバイスを介して列アドレス導体上の信号が画素電極に供給され、切替デバイスが従来のようにＴＦＴを含む場合には、ゲート−ソース容量の形態をとるのが普通である）、の結果であり得る。列アドレス導体容量はまた、導体と画素電極の間の容量を含み得る。一般的に、各列アドレス導体によって示される容量は略等しく、装置が通常の構造を有する場合には、列導体の容量は列導体の長さに沿って均一に分配される。第１の最下位ビットが適用されて１つの列導体容量が帯電されると、第１のスイッチが開き、その列導体を、物理的に隣接するＤ／Ａ変換手段の他の列導体に接続する変換スイッチが閉じる。これにより蓄積された電荷が両方の列アドレス導体において共有される。変換スイッチは次いでオフにされ、第１のスイッチが再び閉じることで、マルチビットデータ信号の次のビットが使用されて１つの列アドレス導体を再度帯電させる。この後、第１のスイッチが開き、変換スイッチが閉じて、２つの導体の間で電荷が再び共有される。このサイクルはデータ信号の以後のすべてのビットに対して繰り返され、最後の最上位ビットが適用されて、変換スイッチが最終的に動作した後には、両列導体において、マルチビットデジタルデータ信号により決定された等しい電圧レベルが得られる。

列アドレス導体の組み合わせのうち他の列アドレス導体も同様に対にされ、各対はそれぞれのＤ／Ａ変換回路の一部として使用される。マルチビットデジタルデータ信号は、それぞれの対に対して同時に同様に供給されて、１つの行における画素をアドレスする。この対を組ませる構成により、列導体に与えられるマルチビットデジタルデータ信号は行における交互の画素に作用し、この変換プロセスが完了すると、関連する行においてこれらの交互の画素に対応した行アドレス導体に与えられる選択信号により、これらの画素が選択される。これによってそれらの切替デバイスがオンとなり、各対の列アドレス導体のうちの１つに蓄積された電圧が、関連する画素電極に送られる。その後、プロセスは行内の残りの画素に対するデータ信号を用いて繰り返され、変換により列アドレス導体において確立された電圧は、これらの他の画素に関連する別の行アドレス導体に与えられる選択信号により、これらの他の画素の画素電極に送られる。アレイ内の画素の各行が順にこの形式でアドレスされる。

ＡＭＬＣＤ等のカラーディスプレイでは、画素の列はそれぞれの色からなり、隣接する画素列は別の色からなることは従来行われている。ＡＭＬＣＤでは、例えば、縦縞状のカラーフィルタレイアウトが用いられることが多く、それぞれの列の画素は同じ色からなり、隣接する画素列は異なる色からなる。例えば、アレイ内の連続する列は、赤、緑、青の色を繰り返し生成する。このようなカラーディスプレイ装置で上記アドレス方式を使用すると、望ましくないディスプレイ結果が生じる可能性のあることが判明した。

本発明の目的は、冒頭の段落に述べた種類の改良型カラーディスプレイ装置を提供することである。

本発明の別の目的は、上記問題を少なくともある程度克服した、異なるカラー画素を含む、冒頭の段落で述べたタイプのディスプレイ装置を提供することである。

本発明によれば、冒頭の段落で述べたタイプのアクティブマトリクスディスプレイが提供される。本発明によるディスプレイでは、１つの列の画素は同じ色からなり、隣接する列の画素は異なる色を生成するように配列され、デジタル−アナログ変換手段の第１及び第２の容量は、画素の同じ色に関連する列アドレス導体を含む。

従って、１つのＤ／Ａ変換手段に対して使用される２つの列導体が、連続する物理的に隣接した列アドレス導体を含むことで、異なる色の画素列に関連する公知の構成とは違い、本発明のＤ／Ａ変換手段の２つの列導体は、同じ色の画素の列に関連する列導体を含む。従って、これらは直接隣接する連続した列導体ではない。

好ましくは、Ｄ／Ａ変換手段の２つの列導体は、同じ色の画素に関連する隣接した列導体を含む。赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素をディスプレイ装置が含み、それら画素が例えばＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、等のシーケンスで配列されている場合、或るＤ／Ａ変換手段を含む１対の列導体は、列アドレス導体の組み合わせ中のｎ番目と（ｎ＋３)番目の列アドレス導体（ｎは１以上の自然数）であり、別のＤ／Ａ変換手段を含む１対の列導体は、当該組み合わせ中の（ｎ＋１）番目と（ｎ＋４)番目の列アドレス導体である、ということになる。

このようにＤ／Ａ変換手段に使用する列導体を選択すると、変換手段の２つの容量が略等しいことを保証する作用があり、これは変換手段の適正な動作に必要である。公知の装置に見られた前述の望ましくないディスプレイ結果は、Ｄ／Ａ変換手段で２つの異なる容量を使用した結果であることが判明した。また、異なる色の画素に関連する、物理的に隣り合う列導体を使用すると、上記のような相違が存在することもわかった。従って、同じ色に関連する列導体を使用することによって、かかる容量における相違が少なくとも減少すると期待できる。これは変換誤差の減少につながり、その結果望ましくないディスプレイの生成が減少することにもなる。また同じ色に関連した隣接する列導体を使用することによって、例えばアレイ内の処理の多様性により生じる容量値の相違も最小になる。

本発明によるアクティブマトリクスディスプレイ装置の一実施形態、詳細にはＡＭＬＣＤを、添付の図面を参照しつつ、一例として説明する。

全ての図面を通して、同一又は同様の部分には同じ参考番号を付す。

図１を参照すると、アクティブマトリクスディスプレイ装置は、ディスプレイパネル１０内に画素１２の行及び列アレイ１１を形成された液晶ディスプレイ装置を含む。画素１２は、離間した第１及び第２の基板の対向する面にそれぞれ離間させて電極を支持し、第１及び第２の基板の間にツイストネマチック液晶材料を配置することにより形成される液晶ディスプレイ素子を含む。第１の基板上のディスプレイ素子電極は、アレイ中の全ての画素に共通の電極層のそれぞれの部分を含み、画素のディスプレイ素子の他の電極は、関連するアクティブマトリクスアドレス回路と共に第２の基板上に支持される個々の電極を含む。画素１２は、第２の基板上に支持される行アドレス導体１８と列アドレス導体１９の交差する組み合わせに接続する切替ＴＦＴ１６を含む。行駆動回路２１と列駆動回路２５を含む周辺駆動回路から画素を駆動する駆動信号がこれらの導体の組み合わせに供給される。これら両回路は、デジタル回路を含むと共に第２の基板上に統合される。行駆動回路２１は行導体１８に切替波形信号を与えることにより、行導体１８を介してそれぞれのフレーム周期内で順に画素の行を走査するように動作可能である。この動作は連続するフレームに対して繰り返され、タイミング回路／制御回路２３の供給するタイミング信号によって制御される。このタイミング回路／制御回路２３には入力信号２４が供給される。入力信号はアナログあるいはデジタルいずれかの映像（画像）データであり、例えばＴＶ信号あるいはコンピュータ映像信号であり得る。制御及びデータ信号は、バス２６、２７に沿って制御回路２３と行駆動回路２１及び列駆動回路２５との間でやり取りされる。列駆動回路２５に（アナログ入力を用いる場合にはＡ／Ｄ変換器を介して）デジタル映像データが供給されると、回路２５は適切には行中のそれぞれの画素に対して並列に、そして行の走査と同期して、シリアルマルチビットデジタル形態でデータ信号を列導体１９の組み合わせに与えるように動作する。列駆動回路２５に供給されたデジタル信号は逆多重化され、完全な（映像）情報ラインからのサンプルが、それらに対応した画素列に適切な形で回路２５のラッチ回路に蓄積される。従来のディスプレイ装置のように、列駆動回路２５が映像情報ラインからサンプルを採取し、その後に列導体を介して選択された行中の画素１２に書込みが行われるというように、行毎に（映像）情報が画素に書き込まれる。選択する行の識別は行駆動回路２１が行う。ただし従来のディスプレイ装置と異なり、１つの画素に対して列駆動回路が列導体に供給する映像情報は、アナログ（振幅を調整された）形態ではなくシリアルマルチビットデジタル形態である。

列導体はそれぞれ、その長さに沿って分配される関連した容量を有している。各列容量は、ディスプレイ装置内の列導体１９と他の電極との間の容量を含む。この列容量は、誘電体層によって分離される列導体１９と行電極１８との間のそれらが交差する領域における容量、ディスプレイ装置の第１の基板上の共通電極と列導体との間の容量（この場合には液晶層が誘電体層を形成する）、列導体に関連する画素のＴＦＴ１６のソースのソース−ゲート容量；列導体と物理的に近くに位置するディスプレイ素子電極との間の容量、を含む。アクティブマトリクスディスプレイが通常の構造を有する場合には、列容量は典型的には列導体に沿って均一に分配されるのが一般的である。

図１のディスプレイ装置はＤ／Ａ変換手段を含み、この変換手段は部分的に列駆動回路２５内に供給され、また部分的に列アドレス導体１９に関連した容量によって供給される。

図２は、国際公開第０２／２１４９６号で開示された公知のディスプレイ装置におけるＤ／Ａ変換手段の一部を概略的に示しており、このＤ／Ａ変換手段は連続電荷再配分型である。

この公知の構成では、各Ｄ／Ａ変換手段３０は２つの隣接した画素列に作用し、図２には行中の６つの画素１２をアドレスする３つのかかる変換手段３０Ａ、３０Ｂ、及び３０Ｃが示されている。ディスプレイ装置には数百の画素列が存在するため、より多くの変換手段が存在するが、単純化のため少数のみ図示してあることを理解されたい。画素１２の色は赤（Ｒ）、緑（Ｇ）、青（Ｂ）によって示され、色画素の配列は縦縞状のカラーフィルタ材料を用いるＡＭＬＣＤの従来のカラーフィルタレイアウトによる。その結果、１つの列の画素は１つの色からなり、その列に直接隣接した列の画素は異なる色からなる。従って、連続した列中の画素は順にＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ・・・となる。導体の組み合わせ中の各連続した列導体１９は、それぞれの色の映像情報、データ、信号を伝送する。

各Ｄ／Ａ変換手段３０は、それぞれの別個の、直接隣接した物理的に隣に位置する列導体１９の対を含み、連続した変換手段３０は導体の組み合わせ中の列導体の連続した隣接する対を使用する。従って、変換手段３０Ａは列導体１９Ａと１９ｂを含み、変換手段３０Ｂは列導体１９ｃと１９ｄ等を含む。図２において列導体１９の容量はキャパシタ３３で示されており、各キャパシタ３３は画素の領域内の容量を示す。変換手段３０Ａを例にとると、２つの列導体１９ａ及び１９ｂは変換スイッチ３１Ａ及び３１Ｂを介して列駆動回路２５内のそれぞれのシリアルデジタルデータ入力３２にそれらの一端において接続される。スイッチ３１Ｂはタイミング部／制御部２３（図１）からの制御線２９によって、列導体１９ａに列導体１９ｂを接続するように動作し、またスイッチ３１Ａはタイミング部／制御部２３からの制御線２８によって列導体１９ａに入力３２を接続するように動作する。画素の各行はそれぞれ１対の行アドレス導体１８ａ及び１８ｂに関連し、行中の画素のＴＦＴ１６のゲートは一方の行導体１８ａに接続されるものと、他方の行導体１８ｂに接続されるものが交互に存在する。

動作においては、画素の行は以下の方法でアドレスされる。シリアルマルチビットデジタルデータが列駆動回路２５の入力３２に供給される。変換手段３０Ａを例にとって考えると、行の画素にそれらのデータが供給される行アドレス周期では、列導体１９ａと１９ｂに関連する行の２つの画素のうちの１つに対するマルチビット信号の第１の最下位ビットを表す電圧が入力３２に供給され、スイッチ３１Ａが閉じる。一方、スイッチ３１Ｂは開いたままであるため、列導体１９ａの容量が上記ビットによる電圧レベルに帯電される。その後にスイッチ３１Ａが開き、スイッチ３１Ｂが閉じることによって、列導体１９ａと１９ｂの両導体で電圧が共有される。スイッチ３１Ｂが開き、スイッチ３１Ａが再び閉じると、マルチビット信号の次のビットを表す電圧が入力３２に与えられ、列導体１９ａが次のビットに依存するレベルに帯電される。その後にスイッチ３１Ａが開き、スイッチ３１Ｂが閉じると、導体１９ａと１９ｂとの間で電荷が共有される。この手順は、デジタル信号の以後のすべてのビットに対して繰り返される。

変換手段３０Ｂ、３０Ｃ等の他の変換手段も変換手段３０Ａと同様に同時に動作し、適切なマルチビット信号が入力３２に与えられる。

この手順の終了時には、マルチビット信号のうち最後の最上位ビットが与えられ、変換スイッチ３１Ｂが閉じた後、変換手段に関連した２つの列導体１９の両方が、供給されたデジタル信号に依存した所要の変換電圧レベルに帯電される。アドレスされている行に関連した２つの行導体１８ａと１８ｂのうちの適切な方、例えば導体１８ａに行駆動回路２１が選択信号を供給し、その行導体に接続した画素のＴＦＴ１６がオンとなる。それにより、それらの画素のディスプレイ素子が列導体１９ａ、１９ｂ等において変換された電圧のレベルに従って帯電される。行中の画素が交互にそれぞれの所要電圧でアドレスされる。

同じ行アドレス周期の後半では、その行における他の画素に対するマルチビットデジタルデータを用いて上記動作が繰り返される。変換段階の終了時、各変換手段３０の列導体１９の対が、与えられたデジタル信号に依存するレベルに帯電され、他の行導体１８ｂが行駆動回路２１により選択されることにより、変換された電圧がその行の残りの画素のディスプレイ素子に移される。

アレイ内の連続した画素行がそれぞれの行アドレス周期において順に同様にアドレスされ、この操作が連続するフレームに対して繰り返される。図２に示さないが、国際公開０２／２１４９６号に記載されているように、各列導体１９はその他端でスイッチに接続しており、このスイッチは変換プロセスが始まる前に、各アドレスサイクルの開始時に列導体電圧をリセットするように動作する。

図３を参照すると、本発明による図１のディスプレイ装置の実施形態の一部の回路構造を概略的に示す。この実施形態におけるアレイの画素１２は、前のものと同様に配列される。すなわち、列中の全ての画素は同じ色からなり、隣接した列は異なる色からなる。その結果連続した画素列はＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ…のカラーシーケンスを繰り返す。その操作の回路構造と方法は、Ｄ／Ａ変換手段の構成以外は図２のものと同様である。各変換手段が直接隣接した列導体同士からなるそれぞれ個々の対の容量を含み、連続する変換手段が画素列の連続した隣接する対に働きかけるように複数のＤ／Ａ変換手段が配列されるのではなく、この実施形態の各Ｄ／Ａ変換手段は、同じ色の画素列に関連する隣接する列導体を含むと共に、連続する変換手段はインターリーブ式に画素列に働きかける。このように、この実施形態におけるＤ／Ａ変換手段３０Ａは、列導体１９ａの容量と、同色の画素に関連する、列導体の組み合わせ中の次の列導体である列導体１９ｄの容量とを使用する。同様に、変換手段３０Ｂは列導体１９ｂと１９ｅの容量を使用し、変換手段３０Ｃは列導体１９ｃと１９ｆの容量を使用する、というように、残りのＤ／Ａ変換手段についても同様であり、複数の変換手段が互いにインターリーブされる。

Ｄ／Ａ変換手段をこのように配列することで、図２の回路で発生する可能性のある変換電圧の誤差の可能性がなくなる、あるいは少なくとも減少することにより、ディスプレイの質が格段に向上する。ここで図４を参照し、この理由について説明する。図４は一般にＡＭＬＣＤに存在するとともに列導体に関連した多様な容量を概略的に示している。図４中、Ｃ_ＬＣはディスプレイ素子の容量であり、Ｃ１は、個々の行導体１８と列導体１９との交差容量を示し、Ｃ２は、画素蓄積キャパシタ４０（存在する場合）の電極と列導体との間の容量を示す。この蓄積キャパシタは通常、画素のディスプレイ素子電極と行導体１８に並列に存在する補助キャパシタとの間に接続される。Ｃ３及びＣ４は、列導体１９と隣接する画素のディスプレイ素子電極との間の容量を示す。Ｃ５は、列導体１９と、個々のディスプレイ素子の対向する電極を供給するアレイの共通電極との間の容量を示す。

変換手段を形成する２つの容量は、この実施形態で使用される２つの列導体に関連する容量を含み、これら２つの容量の値は極めて一致した値であることが、連続した電荷再配分Ｄ／Ａ変換手段の操作にとって重要である。図２の回路に関する上の記載においては、変換手段を形成する２つの列導体の容量は略等しいとしたが、このことは実際にはそうでなく、有意差があることがわかった。このように２つの容量の値に相違があると、電荷の共有、そしてスイッチ３１Ｂが閉じた時に変換手段の２つの列導体に確立される電圧が等しくなくなるため、変換手段の出力電圧に誤差が生じることになる。

列導体の容量はＣ１とＣ５の値に依存しているが、これらの値は必ずしもすべての画素に対して同じではなく、配置構造及び誘電体層の厚みの変化等の影響により、アレイにわたって画素毎に変化し得る。Ｃ１とＣ５におけるかかる相違が１対の列導体の容量の一致に与える影響は、図２の回路構造のように、物理的に互いに近くに位置する１対の列導体を使用する変換手段を形成することにより、最小にすることができる。しかし、これは他の容量の効果に関しては当てはまらない。

ディスプレイ素子の容量Ｃ_ＬＣはディスプレイ素子に供給される駆動電圧に依存するため、ディスプレイ素子の輝度（グレースケール）によって変わる。例えば、暗いディスプレイ素子は明るいディスプレイ素子よりも大きいＣ_ＬＣを有し得る。これは列導体の容量が、非常に近接したディスプレイ素子の容量にある程度依存することを意味する。しかし、このことが列導体の容量に与える影響は限られている。それは、列導体の容量を考慮した時に、蓄積キャパシタ４０の容量Ｃ_ｓと並列に、そしてＣ３及びＣ４と連続するように効果的に接続されるためである。

画素のアレイからの典型的なディスプレイ画像の場合、近くに離間された同じ色の画素の輝度レベルの相違、そしてそのディスプレイ素子の容量の相違は一般に、２つの異なる色のディスプレイ素子の容量の相違に比べて格段に小さい。従って、図２の構成のように単純に直接隣接した列導体同士を選択するのではなく、図３の構成のように同じ色の画素に関連する隣接した列導体同士がＤ／Ａ変換手段を形成するように接続した列導体の対を選択することによって、誤差の生じる可能性が大いに減少する。それは、同じ色のデータ情報を有する列導体同士の容量の相違は、異なる色データ情報を有する列導体同士の相違よりも一般的に小さいためである。

図２の構成とは異なる列導体からなるＤ／Ａ変換手段を使用する以外は、図３の構成における変換手段の動作は、図２のものとほぼ同様である。

同じ色の画素に関連した次の列導体を変換手段が含むのではなく、同じ色の画素に関連する別の列導体、例えば１つおいて次に位置する同じ色に関連した列導体を含むことも可能であるが、当然のことながら、この場合は相互の接続が複雑となると共に、容量Ｃ１及びＣ５の効果に関して上述した、物理的に近い列導体を使用する有利さが減少する。

画素１２のＴＦＴ１６は図２と同じように行導体１８ａ及び１８ｂに接続できる。しかし図３に示すように、画素１２の行のＴＦＴ１６のゲートを、その行に沿って行導体１８と１８ｂに交互に接続する以外に、画素の列に対してＴＦＴゲートを列の下に行くにつれて交互に接続するようにしてもよい。従って、画素のＴＦＴ１６は行導体１８ａに接続し、同じ列で次の行における画素のＴＦＴ１６は行導体１８Ｇに接続する。このようにすれば、個々の画素のレイアウトの多様性に関連した、望ましくない画像の生成の可能性を減少することが助長される。

変換手段のスイッチ３１Ａと３１Ｂは、個々のトランジスタもしくはＣＭＯＳ転送ゲートを用いて実行することが可能である。

特にＡＭＬＣＤとの関連で本発明を説明したが、本発明を他の種類のアクティブマトリクスディスプレイ装置に適用しても同様の利点を得ることができよう。

本明細書の開示を読むことで、当業者には他の変更も明らかであろう。かかる変更は、アクティブマトリクスディスプレイ装置の分野で公知の他の特徴とその構成要素を含み、本明細書ですでに述べた特徴の代わりに、又はそれらに加えて使用することができる。

本発明によるＡＭＬＣＤの実施形態の略ブロック図。公知のＡＭＬＣＤの一部の回路構成の概略図。図１のディスプレイ装置の一部の回路構成の概略図。典型的なＡＭＬＣＤ装置に存在する種々の容量の図。

Claims

画素の行及び列のアレイと、画素の行を選択する行アドレス導体の組み合わせ、及び選択された行の画素にデータ信号を供給する列アドレス導体の組み合わせと、前記行アドレス導体の組み合わせに選択信号を供給し、前記列アドレス導体の組み合わせにマルチビットデジタルデータ信号を供給する駆動手段と、を含むアクティブマトリクスディスプレイ装置であって、前記列アドレス導体に供給される前記マルチビットデジタルデータ信号が、複数の連続した電荷再分配デジタル−アナログ変換手段により使用されるアナログ電圧レベルに変換され、各変換手段が、少なくとも１つの変換スイッチにより相互に接続可能な、少なくとも第１及び第２の容量を含み、前記容量同士の間で電荷が共有され、変換手段の前記第１及び前記第２の容量が２つの列アドレス導体の前記容量によって供給され、１つの列中の画素が同じ色からなるとともに、隣接する列の画素が異なる色からなり、デジタル−アナログ変換手段の前記第１及び前記第２の容量が、同じ色の画素に関連する列アドレス導体を含む、アクティブマトリクスディスプレイ装置。
変換手段の前記２つの列導体が、同じ色の画素に関連する隣接した列導体を含むことを特徴とする、請求項１に記載のアクティブマトリクスディスプレイ装置。
各変換手段に対して、前記変換手段に関連する１つの行中の前記画素が異なる行アドレス導体に接続されることを特徴とする、請求項１又は２に記載のアクティブマトリクスディスプレイ装置。
１つの列中の前記画素が、前記異なる行アドレス導体に交互に接続されることを特徴とする、請求項３に記載のアクティブマトリクスディスプレイ装置。
前記装置が液晶ディスプレイ装置を含むことを特徴とする、請求項１ないし４のいずれか一項に記載のアクティブマトリクスディスプレイ装置。