JP2007334809A

JP2007334809A - モジュール型電子機器

Info

Publication number: JP2007334809A
Application number: JP2006168905A
Authority: JP
Inventors: Hiroaki Ohashi; 博章大橋; Chikako Kuboyama; 千香子久保山; Hiroaki Tsunoda; 裕明角田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-06-19
Filing date: 2006-06-19
Publication date: 2007-12-27

Abstract

【課題】複雑なアドレス番号を設定することなく、また加算回路、比較回路も用いずに確実に各機能モジュールを識別することができ、機能モジュールの増減にも柔軟に対応することができるモジュール型電子機器を提供する。
【解決手段】演算処理を行なうＣＰＵ10を有する制御モジュール１と、上記制御モジュールに接続され上記ＣＰＵと通信する入出力回路20〜50を有する複数の機能モジュール2〜5とによって一つの電子機器を構成するモジュール型電子機器において、上記制御モジュール１には上記機能モジュールの入出力回路と通信するための複数の制御信号線11a〜11dを設け、上記各機能モジュールには上記入出力回路と上記制御信号線の一つとを接続するデータバス22,32,42,52と、上記制御モジュールの他の制御信号線と他の機能モジュールの入出力回路とを接続する中間接続線23a〜23cとを設けた構成とする。
【選択図】図１

Description

この発明は、複数のモジュールを接続して一つの電子機器を構成するモジュール型電子機器に関するものである。

従来のモジュール型電子機器は、制御モジュールがアドレス番号０を発生して隣接の機能モジュールに出力し、このアドレス番号を受けた機能モジュールはアドレス番号０を自己のアドレス番号として認識した後、後段の機能モジュールに対して自己のアドレス番号に１を加えた番号を出力し、以後同様の動作を繰り返すことにより接続された全ての機能モジュールに０から始まる連続したアドレス番号を設定し、各機能モジュールを識別するようにしていた。（例えば特許文献１参照）。

特開２００１−７７８８０号公報（段落００１９）

従来のモジュール型電子機器は上記のように構成され、各機能モジュールにおいて予め付与されているアドレスと、制御モジュールのＣＰＵから出力されるアドレスとを比較して、一致した場合にその機能モジュールが動作するようになっている。この動作には、機能モジュールのアドレスという概念および機能が必要であり、連続したアドレスを後段の機能モジュールに出力するための加算回路及びＣＰＵから出力されたアドレスと自己のアドレスとを比較するための比較回路が必要となる。このため機能モジュールを制御するＣＰＵのソフトウェアが複雑となる他、信号発生回路、加算回路、比較回路などのハードウェアが必要であり、部品点数が増加して高価となり、故障部位も増加するという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、複雑なアドレス番号を設定することなく、また加算回路、比較回路も用いずに、確実に各機能モジュールを識別することができ、機能モジュールの増減にも柔軟に対応することができるモジュール型電子機器を提供することを目的とする。

この発明に係るモジュール型電子機器は、演算処理を行なうＣＰＵを有する制御モジュールと、上記制御モジュールに接続され上記ＣＰＵと通信する入出力回路を有する複数の機能モジュールとによって一つの電子機器を構成するモジュール型電子機器において、上記制御モジュールには上記機能モジュールの入出力回路と通信するための複数の制御信号線を設け、上記各機能モジュールには上記入出力回路と上記制御信号線の一つとを接続するデータバスと、上記制御モジュールの他の制御信号線と他の機能モジュールの入出力回路とを接続する中間接続線とを設けたものである。

この発明に係るモジュール型電子機器は、演算処理を行なうＣＰＵを備えた制御モジュールと、この制御モジュールに接続され上記ＣＰＵと通信を行なう入出力回路を有する複数の機能モジュールとで構成され、更に制御モジュールには複数の機能モジュールのそれぞれの入出力回路と通信する制御信号線を設け、各機能モジュールには上記入出力回路と上記制御信号線の一つとを接続するデータバスと、他の機能モジュールと上記ＣＰＵとが通信するための中間接続線とを設けているため、制御モジュールに連結接続される機能モジュールの接続の順番が変わっても制御モジュールのＣＰＵは複数の機能モジュールのそれぞれを確実に識別することができる。

実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１によるモジュール型電子機器の構成を示すブロック図である。この図に示されるように、モジュール型電子機器１００は、機器全体を制御するＣＰＵ１０を装着した制御モジュール１と、この制御モジュール１のＣＰＵ１０と通信する入出力回路２０、３０、４０、５０を備え略同一のハードウェア機能を有する複数の機能モジュール２、３、４、５とを図示しないコネクタ等により接続して構成されている。

制御モジュール１には、ＣＰＵ１０によって制御したい機能モジュール２、３、４、５に備えられた入出力回路の数、またはそれ以上の数の制御信号線１１a、１１b、１１c、１１dが設けられ、各機能モジュールには、入出力回路２０、３０、４０、５０を制御信号線の一つに接続するデータバス２２、３２、４２、５２と、上記制御モジュールの他の制御信号線と他の機能モジュールの入出力回路とを接続する中間接続線２３ａ、２３ｂ、２３ｃ、３３ａ、３３ｂ、３３ｃ、４３ａ、４３ｂ、４３ｃ、５３ａ、５３ｂ、５３ｃが設けられている。

なお、制御モジュール１及び各機能モジュール２、３、４、５はそれぞれ別のプリント基板上に実装され、各プリント基板には入力端子２４ａ、２４ｂ、２４ｃ、２４ｄ、３４ａ〜３４ｄ、４４ａ〜４４ｄ、５４ａ〜５４ｄ及び出力端子１５ａ〜１５ｄ、２５ａ〜２５ｃ、３５ａ〜３５ｃ、４５ａ〜４５ｃ、５５ａ〜５５ｃがそれぞれ対応した位置に設けられている。

次に、以上のように構成されたモジュール型電子機器の動作について説明する。
制御モジュール１のＣＰＵ１０が第１の機能モジュール２の入出力回路２０を制御しようとする場合には、制御モジュール１の制御信号線１１ｄに制御信号を出力する。この制御信号は出力端子１５ｄ及び第１の機能モジュール２の入力端子２４ｄを介して第１の機能モジュール２のデータバス２２に与えられ、入出力回路２０を動作させる。

入出力回路２０の動作は、例えば、第１の機能モジュール２の図示しない端子からアナログデータ情報を入力し、デジタルデータに変換してＣＰＵ１０に伝送したり、ＣＰＵ１０から送信されたデジタルデータ情報をアナログデータに変換して図示しない端子へ出力したりする。また、第１の機能モジュール２の図示しない端子からの無電圧ａ接点の入力情報をデジタルデータ情報に変換してＣＰＵ１０に伝送したり、ＣＰＵ１０からのデジタルデータ情報を図示しない端子へリレー出力したりする。

次に、制御モジュール１のＣＰＵ１０から第２の機能モジュール３の入出力回路３０を制御しようとする場合には、制御モジュール１の制御信号線１１ａに制御信号を出力する。制御信号線１１ａは出力端子１５ａ及び第１の機能モジュール２の入力端子２４ａを介して第１の機能モジュール２の中間接続線２３aに接続され、その出力端子２５ａ及び第２の機能モジュール３の入力端子３４ｄを介して第２の機能モジュール３のデータバス３２に接続されることにより、入出力回路３０は上述した入出力回路２０と同様に動作する。

同様にして、制御モジュール１のＣＰＵ１０から第３の機能モジュール４の入出力回路４０を制御しようとする場合には、制御信号線１１ｂに制御信号を出力し、出力端子１５ｂ及び第１の機能モジュール２の入力端子２４ｂを介して第１の機能モジュール２の中間接続線２３bに信号を与え、更に第１の機能モジュール２の出力端子２５ｂ及び第２の機能モジュール３の入力端子３４ａを介して第２の機能モジュール３の中間接続線３３ａに信号を与え、更に第２の機能モジュール３の出力端子３５ａ及び第３の機能モジュール４の入力端子４４ｄを介して第３の機能モジュール４のデータバス４２に信号を与えることにより入出力回路４０を動作させる。

第４の機能モジュール５の入出力回路５０を動作させる場合も同様の手順で制御モジュール１の制御信号線１１ｃに制御信号を与える。

上述のような制御経路となるため、制御モジュール１には、制御対象となる機能モジュールの入出力回路の数（Ｎ）、またはそれ以上の制御信号線が設けられ、各機能モジュール２、３、４、５にはＮ−１か、またはそれ以上の中間接続線が設けられる。

実施の形態１は上記のように構成されているため、各機能モジュールの識別のためにアドレス管理を行なうことなく、複数の機能モジュールを必要に応じて増減することが可能となり、また、機能モジュールの順序を入れ替えて接続した場合でも、確実に動作するため、機能モジュールを制御するＣＰＵのソフトウェアが簡素で、かつハードウェアを構成する部品点数も小量ですみ、安価で信頼性も向上することができる。

実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。図２は、実施の形態２によるモジュール型電子機器の構成を示すブロック図である。この図において、制御モジュール１は図１に示すものと同様に構成され、機器全体を制御するＣＰＵ１０が装着されている他、制御信号線１１ａ、１１ｂ、１１ｃ、１１ｄを有する。

制御モジュール１に接続される機能モジュール６、７、８、９は入出力回路６０、７０、８０、９０と中間接続線６３ａ〜６３ｃ、７３ａ〜７３ｃ、８３ａ〜８３ｃ、９３ａ〜９３ｃ及びデータバス６２、７２、８２、９２をそれぞれ有している点は図１と同様であるが、例えば第１の機能モジュール６において、中間接続線６３ａ〜６３ｃの出力端子６５ａ、６５ｂ、６５ｃが入力端子６４ａ、６４ｂ、６４ｃに対応した位置に設けられておらず、それぞれ一端子の間隔寸法だけ所定方向、図２の場合は上方向にオフセットして設けられ、他の機能モジュールも同様に構成されている点が図１と異なる。

制御モジュール１における制御信号線の数の設定の仕方及び各機能モジュールにおける中間接続線の数の設定の仕方は図１と同様である。この実施の形態は電気的には実施の形態１と同様であり、動作についても実施の形態１と全く同様であるため説明を省略する。
なお、実施の形態１においては、各機能モジュールの中間接続線の入力端子と出力端子とを対応した位置に配置しているため、制御モジュール１と各機能モジュール２、３、４、５とを接続結合した場合には、図１に示すように各プリント基板が直線状ではなく傾斜した状態となるのに対し、実施の形態２では上述のように各機能モジュール６、７、８、９における中間接続線の出力端子が入力端子に対応する位置から所定方向に一端子の間隔寸法だけオフセットされているため、制御モジュール１と各機能モジュール６、７、８、９とを接続結合した場合に、図示のように全モジュールが横方向に直線的に配置され、図１のように各モジュールが傾斜した状態で結合されるものに比して見た目がよく、配置性、装着性が良いという特徴を有する他、モジュール型電子機器全体がコンパクトにまとまり、装置を小型に形成することができる。

実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。図３及び図４は、実施の形態３によるモジュール型電子機器の構成を示すブロック図である。この実施の形態は一つの機能モジュールに複数の入出力回路を設けることを可能とするものであるが、図３は、一つの機能モジュールに入出力回路を２つ設けた場合の構成を示し、図４は、一つの機能モジュールに入出力回路を１つ設けた場合の構成を示している。

これらの図において、制御モジュール１は図１、図２に示すものと同構成であるため図１、図２と同一部分に同一符号を付して説明を省略する。図３、図４では第１の機能モジュール２００に入出力回路２０１を２つあるいは１つ設ける例を示しているが、他の機能モジュール３００、４００についても同様に構成し得るものである。

図３においては、第１の機能モジュール２００に２つの入出力回路２０１ａ及び２０１ｂを設けているが、この場合、第１の入出力回路２０１ａは図１、図２と同様に、データバス２０２を経て入力端子２０４ｄに接続し、第２の入出力回路２０１ｂは第１の中間接続線２０３ａに接続している。

この実施の形態では、２つの入出力回路を設ける第１の機能モジュール２００の各中間接続線２０３ａ、２０３ｂ、２０３ｃの中間部に図３において破線で示す切断個所２０６ａ、２０６ｂ、２０６ｃを設けて、各中間接続線を２つの部分に分割している。切断個所から図において左側の中間接続線を第１の接続線と称し、切断個所から右側の中間接続線を第２の接続線と称する。

図３において、中間接続線２０３ａに接続される入出力回路２０１ｂは中間接続線２０３ａの第１の接続線に接続されている。また、中間接続線２０３ａの第２の接続線と中間接続線２０３ｂの第１の接続線との間及び中間接続線２０３ｂの第２の接続線と中間接続線２０３ｃの第１の接続線との間はそれぞれジャンパ２０７ａ及び２０７ｂによって接続されている。

また、第１の機能モジュール２００に１つの入出力回路２０１ａのみを設ける場合は図４に示すように、図３における中間接続線の切断個所２０６ａ、２０６ｂ、２０６ｃをいずれもジャンパ２０７ｃ、２０７ｄ、２０７ｅで接続し、図３においてジャンパ２０７ａ、２０７ｂで接続していた個所を図４では破線２０６ｄ、２０６ｅで示すように、それぞれのジャンパを取り除いて接続しないようにしている。

図３の場合には、第２の入出力回路２０１ｂは中間接続線２０３ａを介して制御信号線１１ａに接続され、第２の機能モジュール３００の入出力回路３０１はデータバス３０２、ジャンパ２０７ａ、中間接続線２０３ｂを介して制御信号線１１ｂに接続され、第３の機能モジュール４００の入出力回路４０１はデータバス４０２、中間接続線３０３ａ、ジャンパ２０７ｂ、中間接続線２０３ｃを介して制御信号線１１ｃに接続される形となる。

次に、この実施の形態の動作について説明する。図３において、制御モジュール１のＣＰＵ１０から第１の機能モジュール２００に設けられた２つの入出力回路のうち、一方の入出力回路２０１ａを制御しようとする場合には、制御信号線１１ｄに制御信号を出力する。この制御信号は出力端子１５ｄ及び入力端子２０４ｄを介してデータバス２０２に与えられるため入出力回路２０１ａが動作する。

入出力回路２０１ａの動作は、例えば、図示しない端子からアナログデータ情報を入力し、デジタルデータに変換してＣＰＵ１０に伝送したり、ＣＰＵ１０から送信されたデジタルデータ情報をアナログデータに変換して図示しない端子へ出力したりする。また、図示しない端子からの無電圧ａ接点の入力情報をデジタルデータ情報に変換してＣＰＵ１０に伝送したり、ＣＰＵ１０からのデジタルデータ情報を図示しない端子へリレー出力したりする。

また、制御モジュール１のＣＰＵ１０から第１の機能モジュール２００に設けられた他の入出力回路２０１ｂを制御しようとする場合には、制御信号線１１ａに制御信号を出力する。この制御信号は出力端子１５ａ及び入力端子２０４ａを介して中間接続線２０３ａの第１の接続線に与えられるため入出力回路２０１ｂが入出力回路２０１ａと同様に動作することになる。

この時、入出力回路２０１ｂの接続部より後方では中間接続線２０３ａの第２の接続線が切断個所２０６ａによって切断されているため、第２の機能モジュール３００の入出力回路３０１には信号は伝達されない。

次に、制御モジュール１の制御信号線１１ｂに制御信号を出力すると、出力端子１５ｂ及び入力端子２０４ｂを介して中間接続線２０３ｂの第１の接続線に伝達され、更にジャンパ２０７ａ、中間接続線２０３ａの第２の接続線及び出力端子２０５ａ、入力端子３０４ｄを介してデータバス３０２に伝達されるため第２の機能モジュール３００の入出力回路３０１が動作することになる。

図４は、第１の機能モジュール２００に１個の入出力回路２０１ａのみを設けた場合を示している。この時には中間接続線２０３ａ、２０３ｂ、２０３ｃにそれぞれジャンパ２０７ｃ、２０７ｄ、２０７ｅを実装して図３における切断個所２０６ａ、２０６ｂ、２０６ｃを接続し、破線で示す切断個所２０６ｄ及び２０６ｅにはジャンパを実装していないため、入出力回路３０１はデータバス３０２、ジャンパ２０７ｃ、中間接続線２０３ａを介して制御信号線１１ａに接続され、入出力回路４０１はデータバス４０２、中間接続線３０３ａ、ジャンパ２０７ｄ、中間接続線２０３ｂを介して制御信号線１１ｂに接続される。

図４において、ＣＰＵ１０から第１の機能モジュール２００の入出力回路２０１ａを制御しようとする場合には、制御信号線１１ｄに制御信号を出力する。第１の機能モジュール２００では制御モジュール１の出力端子１５ｄ及び入力端子２０４ｄを介して制御信号線１１ｄとデータバス２０２とが接続されることにより、入出力回路２０１ａが動作することになる。

入出力回路２０１ａは、例えば、図示しない端子からアナログデータ情報を入力し、デジタルデータに変換してＣＰＵ１０に伝送したり、ＣＰＵ１０から送信されたデジタルデータ情報をアナログデータに変換して図示しない端子へ出力したりする。また、図示しない端子からの無電圧ａ接点の入力情報をデジタルデータ情報に変換してＣＰＵ１０に伝送したり、ＣＰＵ１０からのデジタルデータ情報を図示しない端子へリレー出力したりする。

次に、ＣＰＵ１０から第２の機能モジュール３００の入出力回路３０１を制御しようとする場合には、制御信号線１１ａに制御信号を出力する。第１の機能モジュール２００では制御モジュール１の出力端子１５ａ及び入力端子２０４ａを介して制御信号線１１ａと中間接続線２０３ａとが接続され、更にジャンパ２０７ｃ、出力端子２０５ａ、入力端子３０４ｄを介してデータバス３０２に接続されるため入出力回路３０１が入出力回路２０１ａと同様に動作することになる。

同様に、ＣＰＵ１０から制御信号線１１ｂに制御信号を出力すると、入出力回路４０１が動作することになる。このように、入出力回路が複数設けられた機能モジュールと同様の中間接続線を使用していても、ジャンパ等の信号線切り替え手段を用いることにより、実施の形態１及び２と同様に動作させることができる。

この場合、ＣＰＵ１０は各機能モジュールに入出力回路がいくつ設けられているかを知る必要がない。また、第１の機能モジュール２００と第２の機能モジュール３００あるいは第３の機能モジュール４００の接続順序を入れ替えた場合でも接続の流れは変わらないため、支障なく動作させることができる。

実施の形態３は上記のように構成されているため、１つの機能モジュールに複数の入出力回路を設ける場合には、図３に示すように、中間接続線の切断個所とジャンパを使用し、また、実施の形態１、２と同様に入出力回路を１個とする場合には、図４に示すように、図３における中間接続線の切断個所とジャンパを入れ替えて接続することにより、実施の形態１、２と同様な動作をさせることができ、単一の機能モジュールと同一のプリント基板等の中間接続線を使用することができ、部品の種類も同様のものを使用することができるため、安価で、かつ信頼性も向上することができるものである。

また、機能モジュールに設ける入出力回路が２つ以上となる場合であっても、ＣＰＵはそれぞれの機能モジュールと入出力回路を意識する必要がなく、機能モジュールの増減に柔軟に対応することができる。

この発明の実施の形態１によるモジュール型電子機器の構成を示すブロック図である。この発明の実施の形態２によるモジュール型電子機器の構成を示すブロック図である。この発明の実施の形態３によるモジュール型電子機器の構成を示すブロック図で、１つの機能モジュールに２つの入出力回路を設けた例を示す。この発明の実施の形態３によるモジュール型電子機器の構成を示すブロック図で、図３の回路構成で入出力回路を１つにする場合の例を示す。

符号の説明

１制御モジュール、２〜９、２００、３００、４００機能モジュール、１０ＣＰＵ、１１ａ〜１１ｄ制御信号線、２０，３０，４０，５０，６０，７０，８０．９０、２０１ａ、２０１ｂ、３０１，４０１入出力回路、２３ａ〜２３ｃ、３３ａ〜３３ｃ、４３ａ〜４３ｃ、５３ａ〜５３ｃ、２０３ａ〜２０３ｃ、３０３ａ〜３０３ｃ、４０３ａ〜４０３ｃ中間接続線、１５ａ〜１５ｄ、２５ａ〜２５ｃ、３５ａ〜３５ｃ、４５ａ〜４５ｃ、２０５ａ〜２０５ｃ、３０５ａ〜３０５ｃ、４０５ａ〜４０５ｃ出力端子、２４ａ〜２４ｄ、３４ａ〜３４ｄ、４４ａ〜４４ｄ、５４ａ〜５４ｄ、２０４ａ〜２０４ｄ、３０４ａ〜３０４ｄ、４０４ａ〜４０４ｄ入力端子、１００モジュール型電子機器。

Claims

演算処理を行なうＣＰＵを有する制御モジュールと、上記制御モジュールに接続され上記ＣＰＵと通信する入出力回路を有する複数の機能モジュールとによって一つの電子機器を構成するモジュール型電子機器において、上記制御モジュールには上記機能モジュールの入出力回路と通信するための複数の制御信号線を設け、上記各機能モジュールには上記入出力回路と上記制御信号線の一つとを接続するデータバスと、上記制御モジュールの他の制御信号線と他の機能モジュールの入出力回路とを接続する中間接続線とを設けたことを特徴とするモジュール型電子機器。
上記制御モジュールに設けられる制御信号線の数は、制御モジュールに接続される機能モジュールの入出力回路の数またはそれ以上とされ、上記機能モジュールに設けられる中間接続線の数は、上記制御モジュールに接続される機能モジュールの入出力回路の数(N)に対しN−１またはそれ以上とされることを特徴とする請求項１記載のモジュール型電子機器。
上記機能モジュールには上記中間接続線の入力端及び出力端がそれぞれ接続された入力端子及び出力端子を有し、上記出力端子は上記入力端子に対応した位置から所定方向へオフセットして設けられたことを特徴とする請求項１または請求項２記載のモジュール型電子機器。
上記機能モジュールの中間接続線を第１の中間接続線と第２の中間接続線とから構成し、第１の中間接続線に入出力回路を接続しない時は、ジャンパによって上記第１の中間接続線と第２の中間接続線とを接続し、上記第１の中間接続線に入出力回路を接続した時は、ジャンパによって第２の中間接続線の入力端と別の中間接続線の第１の中間接続線の出力端とを接続するようにしたことを特徴とする請求項１〜請求項３のいずれか１項記載のモジュール型電子機器。