KR100488981B1

KR100488981B1 - Ｇｐｉｏ 포트를 이용한 ｉｃ 회로 구조

Info

Publication number: KR100488981B1
Application number: KR10-2003-0054138A
Authority: KR
Inventors: 김지훈
Original assignee: 주식회사 대우일렉트로닉스
Priority date: 2003-08-05
Filing date: 2003-08-05
Publication date: 2005-05-10
Also published as: KR20050015354A

Abstract

본 발명은 GPIO(범용 입출력 : General Purpose Input/Output) 포트를 이용한 IC 회로 구조에 관한 것으로, 하나의 GPIO 포트를 구비하는 프로세서 IC와, 프로세서 IC의 GPIO 포트와 병렬로 연결되며, 입출력 데이터를 주고받는 입출력 포트를 갖는 디바이스 IC로 구성된다. 본 발명에 의하면, 제어 신호의 입출력 포트가 하나로 구현되기 때문에 나머지 하나의 포트가 다른 용도의 제어 동작에 사용되어 GPIO 포트의 낭비를 줄이고 디바이스 제조 비용을 줄일 수 있다.

Description

ＧＰＩＯ 포트를 이용한 ＩＣ 회로 구조{IC CIRCUIT STRUCTURE USING OF A GPIO PORT}

본 발명은 IC 회로 구조에 관한 것으로, 특히 프로세서에서 하나의 GPIO(범용 입출력 : General Purpose Input/Output) 포트로 입출력 신호를 처리하는데 적합한 GPIO 포트를 이용한 IC 회로 구조에 관한 것이다.

프로세서에서 다양한 디바이스를 제어하기 위해서는 많은 제어 신호용 포트가 필요하게 되며, 특히 GPIO 포트는 여러 가지 디바이스를 제어할 수 있다는 이유로 인해 그 활용 가치가 높다.

도 1은 이러한 GPIO 포트가 구비되는 프로세서 IC(102)를 갖는 IC 회로 구조를 도시한 것으로, 두 개의 GPIO 포트를 통해 입력 라인과 출력 라인이 연결되어 디바이스 IC(100)와 프로세서 IC(102)간의 제어 동작 신호를 처리하도록 한다.

이때, 프로세서의 입출력을 위해서는 도시한 바와 같이 두 개의 GPIO 포트가 사용되기 때문에 사용된 만큼 다른 용도로 활용되지 못하는 문제가 있다.

또한, GPIO 포트는 IC 회로 설계시 비교적 많은 비용, 즉 다른 디바이스를 사용하기 위해 래치(latch)와 같이 핀을 확장하기 위한 추가적인 비용이 소요되기 때문에 충분한 수의 GPIO 포트를 제작하기에는 무리가 따른다.

따라서, 한정된 수의 GPIO 포트로 프로세서의 입출력 효율성을 높일 수 있는 기술이 요구되고 있는 실정이다.

본 발명은 상술한 요구에 부응하여 구현된 것으로, 디바이스 IC와 프로세서 IC간의 입출력 라인을 병렬로 연결하여 하나의 GPIO 포트로 입출력 신호 처리를 수행하도록 한 GPIO 포트를 이용한 IC 회로 구조를 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, IC 회로 구조에 있어서, 하나의 GPIO 포트를 구비하는 프로세서 IC와, 프로세서 IC의 GPIO 포트와 병렬로 연결되며, 입출력 데이터를 주고받는 입출력 포트를 갖는 디바이스 IC로 구성되는 IC 회로 구조를 제공한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.

도 2는 본 발명의 바람직한 실시예에 따라 구현된 GPIO(범용 입출력 : General Purpose Input/Output) 포트를 이용한 IC 회로 구조를 도시한 도면으로서, 하나의 GPIO 포트를 구비하는 프로세서 IC(202)와, 이 프로세서 IC(202)의 GPIO 포트와 연결되는 디바이스 IC(200)로 구성된다.

이러한 프로세서 IC(202)의 하나의 GPIO 포트에는 디바이스 IC(200)의 입출력 포트가 병렬로 연결되어 있으며, 상호간 입출력 데이터를 주고받을 수 있게 구성된 것을 특징으로 한다.

따라서, 하나의 GPIO 포트로도 디바이스 IC(200)의 입출력 제어 동작을 수행할 수 있다.

또한, 이 프로세서 IC(202) 및 디바이스 IC(200)에는 스트로브(strobe) 및 클락 신호(clock signal) 포트가 구비된다.

한편, 프로세서 IC(202), 예를 들면 DVD 플레이어의 MPEG IC의 GPIO는 입력과 출력 기능을 병행하기 때문에 다음과 같은 사항들이 고려될 수 있다.

먼저, 디바이스 IC(200)가 입력 커맨드를 받아 동작할 때에는 프로세서 IC(202)는 GPIO 포트를 출력 모드로 하여 디바이스 IC(200)에 데이터를 출력하고, 데이터가 출력되는 동안에는 프로세서 IC(202)의 GPIO는 출력 모드이므로 다른 데이터를 수신할 수는 없고, 또한 디바이스 IC(200)는 스트로브가 액티브 로(low)일 때만 동작한다.

디바이스 IC(200), 예를 들면 VFD 드라이버 IC의 경우는 디스플레이를 위한 커맨드를 수신하면 VFD에 출력하기 위한 데이터가 8비트씩 전송되므로, 그 동안에는 입력포트에서 키 매트릭스 입력이나 스위치의 입력 데이터는 프로세서 IC(202)의 GPIO로 입력될 수 없으므로 데이터 충돌 현상은 발생되지 않는다.

반대로, VFD 드라이버 IC가 프런트 패널의 키나 딥(dip) 스위치의 값들을 입력받을 때에는 프로세서 IC(202)는 디바이스 IC(200)가 VFD 드라이버 IC의 RAM에 저장되어 있는 키 값과 스위치의 입력 값들을 프로세서는 VFD 드라이버 IC의 값을 입력받은 커맨드를 보내면 VFD 드라이버 IC가 가지고 있는 데이터 값을 프로세서 IC(202)로 출력하고 프로세서 IC(202)는 그 값을 입력받는다.

프로세서 IC(202)로 디바이스 IC(200)가 데이터를 보낼 때에는 프로세서 IC(202)는 GPIO 포트를 입력 모드로 설정하고, 디바이스 IC(200)에서 출력한 데이터를 수신하여 그 값들을 처리한다.

프로세서 IC(202)에서는 디바이스 IC(200)에 데이터를 출력하는 커맨드를 보내는 테스크와 VFD 드라이버 IC에서 데이터를 입력받는 테스크를 적당한 딜레이를 주어 처리한다. 동시에 VFD 드라이버 IC에 데이터 입출력 동작을 수행하지 않아도 오류가 생기지 않는 이유는 VFD 드라이버 IC의 경우는 VFD 디스플레이와 키 매트릭스의 데이터 값을 동시에 처리하지 않아도 되기 때문이다.

본 발명에 의하면, 제어 신호의 입출력 포트가 하나로 구현되기 때문에 나머지 하나의 포트가 다른 용도의 제어 동작에 사용되어 GPIO 포트의 낭비를 줄이고 디바이스 제조 비용을 줄일 수 있다.

이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.

도 1은 종래 두 개의 GPIO 포트가 적용되는 IC 회로 구조를 도시한 도면,

도 2는 본 발명의 바람직한 실시예에 따라 구현된 GPIO 포트를 이용한 IC 회로 구조를 도시한 도면.

<도면의 주요 부분에 대한 부호의 설명>

200 : 디바이스 IC 202 : 프로세서 IC

Claims

IC 회로 구조에 있어서,

하나의 GPIO(범용 입출력 : General Purpose Input/Output) 포트를 구비하는 프로세서 IC와,

상기 프로세서 IC의 GPIO 포트와 병렬로 연결되며, 입출력 데이터를 주고받기 위한 입출력 포트를 갖는 디바이스 IC

로 구성되는 IC 회로 구조.
제 1 항에 있어서,

상기 프로세서 IC 및 디바이스 IC는 스트로브(strobe) 및 클락 신호(clock signal) 포트로 연결되는 것을 특징으로 하는 IC 회로 구조.