KR20170071952A - 프로세서들의 통신 방법 - Google Patents

프로세서들의 통신 방법 Download PDF

Info

Publication number
KR20170071952A
KR20170071952A KR1020150180214A KR20150180214A KR20170071952A KR 20170071952 A KR20170071952 A KR 20170071952A KR 1020150180214 A KR1020150180214 A KR 1020150180214A KR 20150180214 A KR20150180214 A KR 20150180214A KR 20170071952 A KR20170071952 A KR 20170071952A
Authority
KR
South Korea
Prior art keywords
processor
data
communication
mode
slave
Prior art date
Application number
KR1020150180214A
Other languages
English (en)
Other versions
KR102484350B1 (ko
Inventor
김지민
Original Assignee
한화테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화테크윈 주식회사 filed Critical 한화테크윈 주식회사
Priority to KR1020150180214A priority Critical patent/KR102484350B1/ko
Publication of KR20170071952A publication Critical patent/KR20170071952A/ko
Application granted granted Critical
Publication of KR102484350B1 publication Critical patent/KR102484350B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 실시예의 통신 방법은, 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 있어서, 단계들 (a) 및 (b)를 포함한다. 단계 (a)에서, 제1 프로세서 및 제2 프로세서 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 제1 프로세서와 제2 프로세서의 통신 채널이 현재 사용되고 있는지의 여부를 판단한다. 단계 (b)에서, 상기 전송될 데이터를 가지고 있는 프로세서는, 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서에게 전송한다.

Description

프로세서들의 통신 방법{Communication method of processors}
본 발명은, 프로세서들의 통신 방법에 관한 것으로서, 보다 상세하게는, 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 관한 것이다.
응용 장치들 중에서 복수의 프로세서들이 구비된 응용 장치들이 있다.
예를 들어, 와이파이(WiFi) 모듈이 구비된 응용 장치의 경우, 응용 장치의 주 제어부로서의 MCU(Micro Controller Unit)가 있고, 와이파이(WiFi) 모듈 내에 네트워크 프로세서(201)가 있다.
이와 같은 복수의 프로세서들은 I2C(Inter-Integrated Circuit) 또는 SPI(Serial Peripheral Interface)와 같은 직렬 통신 인터페이스를 사용한다. 이와 같은 직렬 통신 인터페이스가 채용된 경우, 마스터-슬레이브(Master-Slave)의 통신 방식이 적용된다.
마스터-슬레이브(Master-Slave)의 통신 방식에 있어서, 제1 프로세서가 마스터로 설정되고, 제2 프로세서가 슬레이브로 설정되어 있는 경우, 제1 프로세서는 아무 때나 데이터를 제2 프로세서에게 전송할 수 있다. 하지만, 제2 프로세서는 제1 프로세서로부터의 주기적 질의 신호가 수신될 때에만 데이터를 제1 프로세서에게 전송할 수 있다.
이와 같은 마스터-슬레이브(Master-Slave)의 통신 방식은 다음과 같은 문제점들을 가진다.
첫째, 슬레이브 프로세서로부터 마스터 프로세서에게 전송될 데이터가 있음에도 불구하고, 슬레이브 프로세서는 주기적 질의 신호가 수신될 때까지 대기하여야 한다. 따라서 통신 속도가 낮아진다.
둘째, 슬레이브 프로세서로부터 마스터 프로세서에게 전송될 데이터가 없음에도 불구하고, 마스터 프로세서는 주기적으로 질의 신호를 슬레이브 프로세서에게 전송하여야 한다. 따라서 소비 전력이 높아진다.
이와 같은 문제점을 개선하기 위하여 별도의 GPIO(General Purpose Input/Output) 단자들이 추가된다.
도 1은 프로세서들(11, 101)을 구비한 종래의 응용 장치를 보여준다.
도 1에서 참조 부호 102는 마스터 단자를, 103은 GPIO 입력 단자를, 105는 안테나를, 112는 슬레이브 단자를, 그리고 113은 GPIO 출력 단자를 각각 가리킨다.
도 1을 참조하면, 와이파이(WiFi) 모듈(10)이 구비된 응용 장치에 있어서, 응용 장치의 주 제어부로서의 MCU(Micro Controller Unit, 11)가 있고, 와이파이(WiFi) 모듈(10) 내에 네트워크 프로세서(101)가 있다.
이와 같은 복수의 프로세서들(10, 201)은 I2C(Inter-Integrated Circuit) 또는 SPI(Serial Peripheral Interface)와 같은 직렬 통신 인터페이스를 사용한다. 이와 같은 직렬 통신 인터페이스가 채용된 경우, 마스터-슬레이브(Master-Slave)의 통신 방식이 적용된다.
예를 들어, 네트워크 프로세서(101)는 마스터 프로세서로 설정되어 있고, MCU(11)는 슬레이브 프로세서로 설정되어 있다. 슬레이브 프로세서로서의 MCU(11)로부터 마스터 프로세서로서의 네트워크 프로세서(101)에게 전송될 데이터가 있는 경우, MCU(11)는, GPIO 출력 단자(113)를 통하여 RTS(Request To Send) 신호를 네트워크 프로세서(101)에게 전송한 후, 슬레이브 단자(112)를 통하여 데이터를 전송할 수 있다.
하지만, 도 1의 통신 방법에 의하면, 별도의 GPIO 단자들 및 그 구동 알고리즘이 추가적으로 필요하다는 문제점이 있다. 예를 들어, n 개의 슬레이브 프로세서들과 1 개의 마스터 프로세서가 통신하는 응용 장치인 경우, 마스터 프로세서에는 n 개의 GPIO 입력 단자들이 구비되어야 한다.
상기 배경 기술의 문제점은, 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 내용으로서, 반드시 본 발명의 출원 전에 일반 공중에게 공지된 내용이라 할 수는 없다.
대한민국 등록특허 공보 제0488981호 (발명의 명칭 : GPIO 포트를 이용한 IC 회로 구조, 출원인 : 주식회사 대우일렉트로닉스)
본 발명의 실시예는, 프로세서들의 통신 방법에 있어서, GPIO를 사용하지 않음에도 불구하고 통신 속도를 향상시킬 수 있고, 소비 전력을 줄일 수 있는 통신 방법을 제공하고자 한다.
본 발명의 실시예의 통신 방법은, 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 있어서, 단계들 (a) 및 (b)를 포함한다.
상기 단계 (a)에서, 상기 제1 프로세서 및 상기 제2 프로세서 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 상기 제1 프로세서와 상기 제2 프로세서의 통신 채널이 현재 사용되고 있는지의 여부를 판단한다.
상기 단계 (b)에서, 상기 전송될 데이터를 가지고 있는 프로세서는, 상기 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서에게 전송한다.
본 발명의 실시예의 상기 통신 방법에 의하면, 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 상기 통신 채널이 사용되고 있지 않는 동안에 곧바로 데이터를 전송할 수 있다. 이에 따라 다음과 같은 효과들이 얻어질 수 있다.
첫째, GPIO를 사용하지 않고서도 슬레이브 프로세서의 전송 대기 시간을 줄일 수 있다. 즉, GPIO를 사용하지 않고서도 통신 속도가 향상될 수 있다.
둘째, 마스터 프로세서는 주기적으로 질의 신호를 슬레이브 프로세서에게 전송할 필요가 없다. 따라서 소비 전력이 줄어들 수 있다.
도 1은 프로세서들을 구비한 종래의 응용 장치를 보여주는 도면이다.
도 2는 프로세서들을 구비한 본 발명의 실시예의 응용 장치를 보여주는 도면이다.
도 3은 도 2의 프로세서들의 통신 방법을 보여주는 도면이다.
도 4는 도 3의 각각의 프로세서가 수행하는 통신 방법을 보여주는 흐름도이다.
도 5는 도 4의 단계 S411을 설명하기 위한 도면이다.
하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다.
또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예가 상세히 설명된다.
도 2는 프로세서들(21, 201)을 구비한 본 발명의 실시예의 응용 장치를 보여준다. 도 2에서 참조 부호 202 및 212는 마스터/슬레이브 단자들을, 그리고 205는 안테나를 각각 가리킨다.
도 2를 참조하면, 와이파이(WiFi) 모듈(20)이 구비된 응용 장치에 있어서, 응용 장치의 주 제어부로서의 MCU(Micro Controller Unit, 21)가 있고, 와이파이(WiFi) 모듈(20) 내에 네트워크 프로세서(201)가 있다.
이와 같은 복수의 프로세서들(21, 201)은 I2C(Inter-Integrated Circuit) 또는 SPI(Serial Peripheral Interface)와 같은 직렬 통신 인터페이스를 사용한다. 여기에서, 본 실시예의 새로운 마스터-슬레이브(Master-Slave)의 통신 방법이 적용된다.
본 실시예의 통신 방법은, 제1 프로세서(201)로서의 네트워크 프로세서와 제2 프로세서(21)로서의 MCU가 서로 통신하는 방법에 있어서, 단계들 (a) 및 (b)를 포함한다.
단계 (a)에서, 제1 프로세서(201) 및 제2 프로세서(21) 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 제1 프로세서(201)와 제2 프로세서(21)의 통신 채널이 현재 사용되고 있는지의 여부를 판단한다.
단계 (b)에서, 상기 전송될 데이터를 가지고 있는 프로세서(201 또는 21)는, 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서(21 또는 201)에게 전송한다.
이하, 도 3 내지 5를 참조하여 본 실시예의 통신 방법이 보다 상세하게 설명될 것이다.
도 3은 도 2의 프로세서들(201)의 통신 방법을 보여준다. 도 3을 참조하여 이를 설명하면 다음과 같다.
초기화 후, 제1 프로세서(201)로서의 네트워크 프로세서와 제2 프로세서(21)로서의 MCU는 통신 모드를 슬레이브(slave) 모드로 설정한다(단계들 S301 및 S302).
전송될 데이터를 제1 프로세서(201)가 가지고 있고, 통신 채널이 현재 사용되고 있지 않으면, 제1 프로세서(201)는 통신 모드를 마스터(master) 모드로 설정한 후(단계 S303), 데이터를 제2 프로세서(21)에게 전송한다(단계 S304).
이에 따라 제2 프로세서(21)는 수신 확인 신호를 제1 프로세서(201)에게 전송한다(단계 S305).
제1 프로세서(201)는, 데이터를 상대 프로세서에게 전송한 후에 수신 확인 신호를 수신하면, 통신 모드를 슬레이브(slave) 모드로 전환한다(단계 S307).
이와 마찬가지로, 전송될 데이터를 제2 프로세서(21)가 가지고 있고, 통신 채널이 현재 사용되고 있지 않으면, 제2 프로세서(21)는 통신 모드를 마스터(master) 모드로 설정한 후(단계 S306), 데이터를 제1 프로세서(201)에게 전송한다(단계 S308).
이에 따라 제1 프로세서(201)는 수신 확인 신호를 제2 프로세서(21)에게 전송한다(단계 S309).
제2 프로세서(21)는, 데이터를 상대 프로세서에게 전송한 후에 수신 확인 신호를 수신하면, 통신 모드를 슬레이브(slave) 모드로 전환한다(단계 S310).
상기와 같은 절차들은 반복적으로 수행된다.
도 4는 도 3의 각각의 프로세서(201 또는 21)가 수행하는 통신 방법을 보여준다. 도 3 및 4를 참조하여 이를 설명하면 다음과 같다.
초기화 후, 각각의 프로세서(201 또는 21)는 통신 모드를 슬레이브(slave) 모드로 설정한다(단계들 S401, S301, S302).
다음에, 각각의 프로세서(201 또는 21)는 전송될 데이터가 있는지의 여부를 판단한다(단계 S402). 전송될 데이터가 있는 경우, 아래의 단계들이 수행된다.
전송될 데이터를 가지고 있는 프로세서(201 또는 21)는 통신 채널이 현재 사용되고 있는지의 여부를 판단한다(단계 S403).
전송될 데이터를 가지고 있는 프로세서(201 또는 21)는, 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후(단계들 S404, S303, S306), 데이터를 상대 프로세서(21 또는 201)에게 전송한다(단계들 S405, S304, S308).
데이터 전송을 완료한 프로세서(201 또는 21)는 상대 프로세서(21 또는 201)로부터의 수신 확인 신호가 수신되었는지의 여부를 판단한다(단계 S406).
수신 확인 신호를 수신한 프로세서(201 또는 21)는 통신 모드를 슬레이브(slave) 모드로 전환한다(단계들 S407, S307, S310).
슬레이브(slave) 모드인 상태에서 상대 프로세서(21 또는 201)로부터의 데이터가 수신되었으면(단계 S408), 데이터를 수신한 프로세서(201 또는 21)는 수신 확인 신호를 상대 프로세서(21 또는 201)에게 전송한다(단계들 S409, S305, S309).
상기 단계 S406에서 수신 확인 신호를 수신하지 못한 프로세서(201 또는 21)는 통신 모드를 슬레이브(slave) 모드로 전환한 후에(단계 S410) 설정 기간 동안 대기한다(단계 S411).
설정 기간이 경과하면 상기 단계 S403 및 그 다음 단계들을 수행한다.
상기 단계 S411에서의 설정 기간은 가장 적절하게 선택되어야 할 필요가 있다.
본 실시예의 경우, 상기 설정 기간은 기본적 기간(A)에 무작위의(random) 상수(K)를 곱한 결과의 기간이다. 즉, 설정 기간 Tw는 아래의 수학식 1에 의하여 구해진다.
Figure pat00001
상기 수학식 1에서, 무작위의(random) 상수 K는, 상기 단계 S410의 시점에서 상기 단계들 S403 내지 S406을 반복하여 수행하였던 횟수로서의 반복 실패 횟수를 m(m은 0과 같거나 0보다 큰 정수)이라 하면, 최소 원소가 0이고 최대 원소가 2m-1인 정수들의 집합에서 무작위로 선택된다.
본 실시예의 경우, 기본적 기간 A는 512 마이크로-초(μs)이다.
도 5는 도 4의 단계 S411을 설명하기 위한 도면이다.
도 5를 참조하면, 최초로 실패한 경우, 반복 실패 횟수 m은 0이고, 2m-1은 0이므로, 선택 대상 집합은 {0}이다.
두번째로 실패한 경우, 반복 실패 횟수 m은 1이고 2m-1은 1이므로, 선택 대상 집합은 {0, 1}이다.
세번째로 실패한 경우, 반복 실패 횟수 m은 2이고 2m-1은 3이므로, 선택 대상 집합은 {0, 1, 2, 3}이다.
네번째로 실패한 경우, 반복 실패 횟수 m은 3이고 2m-1은 7이므로, 선택 대상 집합은 {0, 1, 2, 3, 4, 5, 6, 7}이다.
즉, 무작위의(random) 상수 K는, 상기 단계 S410의 시점에서 상기 단계들 S403 내지 S406을 반복하여 수행하였던 횟수로서의 반복 실패 횟수를 m(m은 0과 같거나 0보다 큰 정수)이라 하면, 최소 원소가 0이고 최대 원소가 2m-1인 정수들의 집합에서 무작위로 선택된다.
이에 따라 설정 기간 Tw는 가장 적절하게 선택될 수 있다.
이상 설명된 바와 같이, 본 발명의 실시예의 통신 방법에 의하면, 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 상기 통신 채널이 사용되고 있지 않는 동안에 곧바로 데이터를 전송할 수 있다. 이에 따라 다음과 같은 효과들이 얻어질 수 있다.
첫째, GPIO를 사용하지 않고서도 슬레이브 프로세서의 전송 대기 시간을 줄일 수 있다. 즉, GPIO를 사용하지 않고서도 통신 속도가 향상될 수 있다.
둘째, 마스터 프로세서는 주기적으로 질의 신호를 슬레이브 프로세서에게 전송할 필요가 없다. 따라서 소비 전력이 줄어들 수 있다.
이제까지 본 발명에 대하여 바람직한 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다.
그러므로 상기 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.
본 발명은 직렬 통신 방식뿐만 아니라 병렬 통신 방식에도 이용될 가능성이 있다.
1 : 응용 장치, 10 : 와이파이(WiFi) 모듈
11 : MCU(Micro Controller Unit), 101 : 네트워크 프로세서,
102 : 마스터 단자, 103 : GPIO 입력 단자,
105 : 안테나, 112 : 슬레이브 단자,
113 : GPIO 출력 단자, 2 : 응용 장치,
20 : 와이파이(WiFi) 모듈, 21 : MCU(Micro Controller Unit),
201 : 네트워크 프로세서, 202,212 : 마스터/슬레이브 단자,
205 : 안테나.

Claims (5)

  1. 제1 프로세서와 제2 프로세서가 서로 통신하는 방법에 있어서,
    (a) 상기 제1 프로세서 및 상기 제2 프로세서 중에서 상대 프로세서에게 전송될 데이터를 가지고 있는 프로세서는, 상기 제1 프로세서와 상기 제2 프로세서의 통신 채널이 현재 사용되고 있는지의 여부를 판단함; 및
    (b) 상기 전송될 데이터를 가지고 있는 프로세서는, 상기 통신 채널이 현재 사용되고 있지 않다고 판단되면, 통신 모드를 마스터(master) 모드로 설정한 후, 데이터를 상대 프로세서에게 전송함;을 포함한, 통신 방법.
  2. 제1항에 있어서,
    (c) 상기 제1 프로세서 또는 상기 제2 프로세서는, 상대 프로세서로부터의 데이터가 수신되면, 수신 확인 신호를 상대 프로세서에게 전송함; 및
    (d) 상기 제1 프로세서 또는 상기 제2 프로세서는, 상기 데이터를 상대 프로세서에게 전송한 후에 수신 확인 신호를 수신하면, 통신 모드를 슬레이브(slave) 모드로 전환함;을 더 포함한, 통신 방법.
  3. 제2항에 있어서,
    (e) 상기 제1 프로세서 또는 상기 제2 프로세서는, 상기 데이터를 상대 프로세서에게 전송한 후에 수신 확인 신호를 수신하지 못하면, 통신 모드를 슬레이브(slave) 모드로 전환한 후에 설정 기간 동안 대기하고, 설정 기간이 경과하면 상기 단계들 (a)와 (b)를 다시 수행함;을 더 포함한, 통신 방법.
  4. 제3항에 있어서, 상기 단계 (e)에서,
    상기 설정 기간은 기본적 기간(A)에 무작위의(random) 상수(K)를 곱한 결과의 기간인, 통신 방법.
  5. 제4항에 있어서, 상기 무작위의(random) 상수(K)는,
    상기 단계 (e)에서 상기 단계들 (a)와 (b)를 반복하여 수행하였던 횟수로서의 반복 실패 횟수를 m(m은 0과 같거나 0보다 큰 정수)이라 하면, 최소 원소가 0이고 최대 원소가 2m-1인 정수들의 집합에서 무작위로 선택되는 어느 한 원소인, 통신 방법.
KR1020150180214A 2015-12-16 2015-12-16 프로세서들의 통신 방법 KR102484350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150180214A KR102484350B1 (ko) 2015-12-16 2015-12-16 프로세서들의 통신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150180214A KR102484350B1 (ko) 2015-12-16 2015-12-16 프로세서들의 통신 방법

Publications (2)

Publication Number Publication Date
KR20170071952A true KR20170071952A (ko) 2017-06-26
KR102484350B1 KR102484350B1 (ko) 2023-01-04

Family

ID=59282499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150180214A KR102484350B1 (ko) 2015-12-16 2015-12-16 프로세서들의 통신 방법

Country Status (1)

Country Link
KR (1) KR102484350B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009505A (ko) * 1994-08-24 1996-03-22 양승택 패킷교환시스템에서 패킷처리장치의 로딩 방법
KR100488981B1 (ko) 2003-08-05 2005-05-10 주식회사 대우일렉트로닉스 Ｇｐｉｏ 포트를 이용한 ｉｃ 회로 구조
KR20080043983A (ko) * 2006-11-15 2008-05-20 엘지전자 주식회사 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간에통신할 수 있는 통신 시스템 및 통신 방법
KR20130092362A (ko) * 2012-02-09 2013-08-20 브로드콤 코포레이션 캐스케이딩 기저대역 프로세서들

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009505A (ko) * 1994-08-24 1996-03-22 양승택 패킷교환시스템에서 패킷처리장치의 로딩 방법
KR100488981B1 (ko) 2003-08-05 2005-05-10 주식회사 대우일렉트로닉스 Ｇｐｉｏ 포트를 이용한 ｉｃ 회로 구조
KR20080043983A (ko) * 2006-11-15 2008-05-20 엘지전자 주식회사 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간에통신할 수 있는 통신 시스템 및 통신 방법
KR20130092362A (ko) * 2012-02-09 2013-08-20 브로드콤 코포레이션 캐스케이딩 기저대역 프로세서들

Also Published As

Publication number Publication date
KR102484350B1 (ko) 2023-01-04

Similar Documents

Publication Publication Date Title
CN105122858B (zh) 在无线网络中处理下行链路半持续调度重传
US20150370735A1 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
EP3955604A1 (en) Method, device, equipment, and system for feedback information transmission for direct communication
JP7399944B2 (ja) 無線通信装置および無線通信方法
US20220167340A1 (en) Sidelink resource mapping method, sidelink resource transmission method, network device, and terminal device
RU2670605C9 (ru) Система и способ для обозначения типа ответного кадра
US10789180B2 (en) SPI-based data transmission method and device
US10201020B2 (en) Multi-user random access procedures for massive MIMO wireless communication systems
TW201330566A (zh) 促進無線通信的系統與方法
EP3079420A1 (en) Method and apparatus for sending d2d discovery signal, and communications system
US20230148141A1 (en) Systems and methods for performing harq feedback for unlicensed sidelink communications
TWI692949B (zh) 用於測試低功率射頻（ｒｆ）資料封包信號收發器之方法
CN113950021A (zh) 在新无线电车辆对一切中的用于资源选择的用户设备辅助
WO2017202375A1 (zh) 信息传输方法和装置
WO2022068875A1 (zh) 波束信息指示、获取方法、装置、终端及网络侧设备
CN112269749B (zh) I2c通信系统
EP3982556A1 (en) Method and device for multiple transmission and reception points beam failure recovery
WO2019126975A1 (zh) 一种传输方向的确定方法及装置、计算机存储介质
CN115118406B (zh) 上行传输方法、装置及用户设备
JP2004172774A (ja) 無線通信システム，無線通信装置，無線通信方法，プログラム，および媒体
WO2015062477A1 (zh) 一种数据传输方法及设备
KR20170071952A (ko) 프로세서들의 통신 방법
CN105407446A (zh) 一种蓝牙装置、投影装置及数据传输方法
CN111597017A (zh) 双微处理器同步控制方法
JP2017513316A (ja) リソース選択方法および装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)