JP2007328539A - バスシステムおよびバススレーブならびにバス制御方法 - Google Patents
バスシステムおよびバススレーブならびにバス制御方法 Download PDFInfo
- Publication number
- JP2007328539A JP2007328539A JP2006158988A JP2006158988A JP2007328539A JP 2007328539 A JP2007328539 A JP 2007328539A JP 2006158988 A JP2006158988 A JP 2006158988A JP 2006158988 A JP2006158988 A JP 2006158988A JP 2007328539 A JP2007328539 A JP 2007328539A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- response
- blocking
- wait
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Advance Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】1つ以上のバスマスタと、1つ以上のバススレーブと、応答手段を備える。バスマスタからバススレーブ内のリソースへのアクセス要求が出されたときに、応答手段は、このバススレーブがウエイト状態である場合において、バスマスタにブロッキングウエイト動作をさせるブロッキングウエイト応答とノンブロッキングウエイト動作をさせるノンブロッキングウエイト応答のいずれかであるウエイト応答を出す。
【選択図】図4
Description
30 バス 31 制御信号線
32 アドレス線 33 コマンド線
34 データ線 35 レスポンス信号線
50 バススレーブ 60 バススレーブ
52 アドレスデコーダ 54 応答手段
55 レスポンス生成部 56 制御部
58 レジスタ群 100 バスシステム
REQ 要求信号 ADS アドレス
CMD コマンド DAT データ
RESP レスポンス
Claims (12)
- パイプライン処理が実行されるバスシステムであって、
バススレーブと、
前記バススレーブへのアクセス要求を前記バススレーブに対して出力するバスマスタと、
前記アクセス要求に対して前記バスマスタにウエイト動作をさせるウエイト応答を出す際に、前記バスマスタにブロッキングウエイト動作をさせるブロッキングウエイト応答とノンブロッキングウエイト動作をさせるノンブロッキングウエイト応答のいずれかを前記バスマスタに対して出力する応答手段と、
を備えることを特徴とするバスシステム。 - 前記アクセス要求は、前記バススレーブ内のリソースへのアクセス要求であることを特徴とする請求項1に記載のバスシステム。
- 前記応答手段は、前記アクセス要求がなされた前記リソースがブロッキングウエイト動作とノンブロッキングウエイト動作のいずれのウエイト動作を必要とするリソースであるかに応じて前記ウエイト応答を出力することを特徴とする請求項2に記載のバスシステム。
- 前記応答手段は、前記アクセス要求がなされた前記リソースがブロッキングウエイト動作とノンブロッキングウエイト動作のいずれのウエイト動作を必要とするリソースであるかの判定を行うレスポンス生成部と、
該レスポンス生成部から出力された前記判定の結果に基づいて前記ウエイト応答を出力する制御部とを備えることを特徴とする請求項3に記載のバスシステム。 - 前記バススレーブは複数あり、
前記応答手段は、前記バススレーブ毎に設けられていることを特徴とする請求項1から4のいずれか1項に記載のバスシステム。 - 前記応答手段は、前記バススレーブ内に設けられていることを特徴とする請求項5に記載のバスシステム。
- 前記応答手段は、前記バススレーブの外部に設けられていることを特徴とする請求項5に記載のバスシステム。
- 前記バススレーブは複数あり、
前記応答手段は、複数の前記バススレーブに対して共通に設けられたものであり、該複数のバススレーブのうちの、前記アクセス要求がなされたバススレーブが前記バスマスタにウエイト動作をさせる状態にあるときに、前記ウエイト応答を出力することを特徴とする請求項1から4のいずれか1項に記載のバスシステム。 - パイプライン処理が実行されるバスシステムにおけるバススレーブであって、
1つ以上のリソースと、
バスマスタからいずれかの前記リソースにアクセス要求がなされたときに、前記バスマスタにブロッキングウエイト動作をさせるブロッキングウエイト応答とノンブロッキングウエイト動作をさせるノンブロッキングウエイト応答のいずれかであるウエイト応答を前記バスマスタに出力する応答手段を備えたことを特徴とするバススレーブ。 - 前記応答手段は、アクセス要求がなされた前記リソースがブロッキングウエイト動作とノンブロッキングウエイト動作のいずれのウエイト動作を必要とするリソースであるかに応じて前記ウエイト応答を出力することを特徴とする請求項9に記載のバススレーブ。
- パイプライン処理が実行されるバスシステムにおいて、
バスマスタからバススレーブのリソースへのアクセス要求に対してウエイト応答を出す際に、前記バスマスタにブロッキングウエイト動作をさせるブロッキングウエイト応答とノンブロッキングウエイト動作をさせるノンブロッキングウエイト応答のいずれかを出すことを特徴とするバス制御方法。 - アクセス要求がなされた前記リソースがブロッキングウエイト動作とノンブロッキングウエイト動作のいずれのウエイト動作を必要とするリソースであるかに応じて前記ウエイト応答を出すことを特徴とする請求項11に記載のバス制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006158988A JP4818820B2 (ja) | 2006-06-07 | 2006-06-07 | バスシステムおよびバススレーブならびにバス制御方法 |
US11/806,782 US7877533B2 (en) | 2006-06-07 | 2007-06-04 | Bus system, bus slave and bus control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006158988A JP4818820B2 (ja) | 2006-06-07 | 2006-06-07 | バスシステムおよびバススレーブならびにバス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007328539A true JP2007328539A (ja) | 2007-12-20 |
JP4818820B2 JP4818820B2 (ja) | 2011-11-16 |
Family
ID=38823263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006158988A Expired - Fee Related JP4818820B2 (ja) | 2006-06-07 | 2006-06-07 | バスシステムおよびバススレーブならびにバス制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7877533B2 (ja) |
JP (1) | JP4818820B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102859514B (zh) * | 2010-04-30 | 2016-04-06 | 惠普发展公司,有限责任合伙企业 | 处理器之间的管理数据传输 |
KR20230111055A (ko) | 2022-01-17 | 2023-07-25 | 한국전자통신연구원 | 분할운용 컴퓨팅 시스템 및 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04372018A (ja) * | 1991-06-21 | 1992-12-25 | Hitachi Ltd | 高速プロセッサ |
US5455924A (en) * | 1993-02-09 | 1995-10-03 | Intel Corporation | Apparatus and method for partial execution blocking of instructions following a data cache miss |
US6449690B1 (en) * | 1999-06-25 | 2002-09-10 | Hewlett-Packard Company | Caching method using cache data stored in dynamic RAM embedded in logic chip and cache tag stored in static RAM external to logic chip |
JP2004110256A (ja) * | 2002-09-17 | 2004-04-08 | Denso Corp | ウエイト制御方法、マイクロコンピュータ、バスコントローラ、中央処理ユニット |
US7155718B1 (en) * | 2002-04-04 | 2006-12-26 | Applied Micro Circuits Corp. | Method and apparatus to suspend and resume on next instruction for a microcontroller |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02128267A (ja) * | 1988-11-09 | 1990-05-16 | Fujitsu Ltd | 共有メモリによる通信方式 |
JP3392236B2 (ja) * | 1994-11-04 | 2003-03-31 | 富士通株式会社 | 分散トランザクション処理システム |
US5799207A (en) * | 1995-03-28 | 1998-08-25 | Industrial Technology Research Institute | Non-blocking peripheral access architecture having a register configure to indicate a path selection for data transfer between a master, memory, and an I/O device |
US6052151A (en) * | 1995-12-08 | 2000-04-18 | Sony Corporation | Editing apparatus |
US6070170A (en) * | 1997-10-01 | 2000-05-30 | International Business Machines Corporation | Non-blocking drain method and apparatus used to reorganize data in a database |
US7233977B2 (en) * | 1998-12-18 | 2007-06-19 | Emc Corporation | Messaging mechanism employing mailboxes for inter processor communications |
US6973521B1 (en) * | 2000-05-16 | 2005-12-06 | Cisco Technology, Inc. | Lock controller supporting blocking and non-blocking requests |
JP3764893B2 (ja) * | 2003-05-30 | 2006-04-12 | 富士通株式会社 | マルチプロセッサシステム |
US7047364B2 (en) * | 2003-12-29 | 2006-05-16 | Intel Corporation | Cache memory management |
US7366801B2 (en) * | 2004-01-30 | 2008-04-29 | International Business Machines Corporation | Method for buffering work requests |
JP4451705B2 (ja) * | 2004-04-26 | 2010-04-14 | 株式会社日立製作所 | ストレージ装置、これを備えたストレージシステム、このシステムのデータ管理方法、及びストレージ装置のコントローラ実行プログラム |
US6987961B1 (en) * | 2004-06-28 | 2006-01-17 | Neomagic Corp. | Ethernet emulation using a shared mailbox between two processors in a feature phone |
JP2006172142A (ja) * | 2004-12-16 | 2006-06-29 | Matsushita Electric Ind Co Ltd | マルチプロセッサシステム |
JP2006215873A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | 制御装置、情報処理装置、及び転送処理方法 |
JP2007241612A (ja) * | 2006-03-08 | 2007-09-20 | Matsushita Electric Ind Co Ltd | マルチマスタシステム |
US8321872B2 (en) * | 2006-06-28 | 2012-11-27 | Nvidia Corporation | Reusable, operating system aware hardware mutex |
-
2006
- 2006-06-07 JP JP2006158988A patent/JP4818820B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-04 US US11/806,782 patent/US7877533B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04372018A (ja) * | 1991-06-21 | 1992-12-25 | Hitachi Ltd | 高速プロセッサ |
US5455924A (en) * | 1993-02-09 | 1995-10-03 | Intel Corporation | Apparatus and method for partial execution blocking of instructions following a data cache miss |
US6449690B1 (en) * | 1999-06-25 | 2002-09-10 | Hewlett-Packard Company | Caching method using cache data stored in dynamic RAM embedded in logic chip and cache tag stored in static RAM external to logic chip |
US7155718B1 (en) * | 2002-04-04 | 2006-12-26 | Applied Micro Circuits Corp. | Method and apparatus to suspend and resume on next instruction for a microcontroller |
JP2004110256A (ja) * | 2002-09-17 | 2004-04-08 | Denso Corp | ウエイト制御方法、マイクロコンピュータ、バスコントローラ、中央処理ユニット |
Also Published As
Publication number | Publication date |
---|---|
US20070288675A1 (en) | 2007-12-13 |
US7877533B2 (en) | 2011-01-25 |
JP4818820B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5400443B2 (ja) | 集積回路、デバッグ回路、デバッグコマンド制御方法 | |
JP4874165B2 (ja) | マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法 | |
JP6005392B2 (ja) | ルーティングのための方法及び装置 | |
JP2007219816A (ja) | マルチプロセッサシステム | |
JP4642531B2 (ja) | データ要求のアービトレーション | |
JP5054558B2 (ja) | マルチコアlsi | |
JP4818820B2 (ja) | バスシステムおよびバススレーブならびにバス制御方法 | |
US7552269B2 (en) | Synchronizing a plurality of processors | |
JP2001282704A (ja) | データ処理装置及びデータ処理方法とデータ処理システム | |
JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
JP2017182533A (ja) | 同期処理ユニット、デバイス、システムおよび方法 | |
JP6726136B2 (ja) | データアクセス装置及びアクセスエラーの通知方法 | |
JP2006285872A (ja) | マルチcpuシステム | |
JP2010092101A (ja) | 情報処理装置 | |
JP2008511890A (ja) | アトミック・オペレーションを用いて情報単位を変更する方法及び装置 | |
JP2019179414A (ja) | 情報処理装置 | |
JPH0736704A (ja) | プログラムダウンロード方式 | |
JP3077807B2 (ja) | マイクロコンピュータシステム | |
JP4583981B2 (ja) | 画像処理装置 | |
WO2011030498A1 (ja) | データ処理装置及びデータ処理方法 | |
JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
JP2017167644A (ja) | データ転送装置、データ転送方法、プログラム | |
JP2785738B2 (ja) | 分散メモリ型マルチプロセッサ情報処理システム | |
JP2825589B2 (ja) | バス制御方式 | |
JP2008129672A (ja) | プロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |