JP2019179414A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2019179414A
JP2019179414A JP2018068431A JP2018068431A JP2019179414A JP 2019179414 A JP2019179414 A JP 2019179414A JP 2018068431 A JP2018068431 A JP 2018068431A JP 2018068431 A JP2018068431 A JP 2018068431A JP 2019179414 A JP2019179414 A JP 2019179414A
Authority
JP
Japan
Prior art keywords
information processing
unit
processing apparatus
code
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018068431A
Other languages
English (en)
Other versions
JP7236811B2 (ja
Inventor
直昭 大久保
Naoaki Okubo
直昭 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
NSI Texe Inc
Original Assignee
Denso Corp
NSI Texe Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, NSI Texe Inc filed Critical Denso Corp
Priority to JP2018068431A priority Critical patent/JP7236811B2/ja
Priority to EP19774351.1A priority patent/EP3779700A4/en
Priority to PCT/JP2019/009629 priority patent/WO2019188177A1/ja
Publication of JP2019179414A publication Critical patent/JP2019179414A/ja
Priority to US17/034,513 priority patent/US11892899B2/en
Application granted granted Critical
Publication of JP7236811B2 publication Critical patent/JP7236811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1479Generic software techniques for error detection or fault masking
    • G06F11/1492Generic software techniques for error detection or fault masking by run-time replication performed by the application software
    • G06F11/1494N-modular type
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/32Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324Display of status information
    • G06F11/327Alarm or error message display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/32Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324Display of status information
    • G06F11/328Computer systems status display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30076Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009Thread control instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】処理実行ハードウェアの故障検出をハードウェアの二重化によらずに実現する。【解決手段】グラフ構造のプログラムを処理する複数の処理実行ハードウェアに処理を割り当てるスレッドスケジューラを含む情報処理装置であって、予め格納されている診断用コードを読み込むコード読込部(141)と、平均故障時間内に診断が完了するように診断用コードを複数の処理実行ハードウェアに実行させる割当部(142)と、を備える。【選択図】図5

Description

本開示は、グラフ構造のプログラムを処理する複数の処理実行ハードウェアに処理を割り当てるスレッドスケジューラを含む情報処理装置に関する。
複数の処理実行ハードウェアであるプロセッサエレメントの機能安全を担保するための発明として、下記特許文献1に記載のものが開示されている。下記特許文献1では、複数個のプロセッサエレメントに同じデータ処理を実行させてプロセッサエレメントの機能安全を実現する場合に、複数のプロセッサエレメントから発行されたアクセス要求の不一致が確定することをもって安全対策の処理を行い、一致することをもって当該アクセス要求に応答するアクセス処理を開始する制御を行うバスインタフェースユニットを採用している。
特開2015−153282号公報
機能安全の要件としては、処理を異なるハードウェアリソースで重複実行し、結果を比較してハードウェア故障の有無を確認するものとしている。重複実行は、実行タイミングや実行ハードウェアリソースを変えることが、故障検出の要件となっている。従来は、同じ構成を有する複数の処理実行ハードウェアに対して、同一のソフトウェアを実行して故障の検出を行っている。
しかしながら、従来の故障検出は、処理実行ハードウェアの二重化が前提であるため、処理実行ハードウェアをコンパクトに構成するのには限界があった。
本開示は、処理実行ハードウェアの故障検出をハードウェアの二重化によらずに実現することを目的とする。
本開示は、グラフ構造のプログラムを処理する複数の処理実行ハードウェアに処理を割り当てるスレッドスケジューラを含む情報処理装置であって、予め格納されている診断用コードを読み込むコード読込部(141)と、平均故障時間内に診断が完了するように診断用コードを複数の処理実行ハードウェアに実行させる割当部(142)と、を備える。
平均故障時間内に診断が完了するように診断用コードを複数の処理実行ハードウェアに実行させるので、故障診断用にハードウェアを二重化することなく、処理用に既に設けられている処理実行ハードウェアを活用した故障診断が可能となる。
尚、「課題を解決するための手段」及び「特許請求の範囲」に記載した括弧内の符号は、後述する「発明を実施するための形態」との対応関係を示すものであって、「課題を解決するための手段」及び「特許請求の範囲」が、後述する「発明を実施するための形態」に限定されることを示すものではない。
本開示によれば、処理実行ハードウェアの故障検出をハードウェアの二重化によらずに実現することができる。
図1は、本実施形態の前提となる並列処理について説明するための図である。 図2は、図1に示される並列処理を実行するためのシステム構成例を示す図である。 図3は、図2に用いられるDFPの構成例を示す図である。 図4は、本実施形態において診断用コードを実行する一態様を説明するための図である。 図5は、本実施形態において診断用コードを実行する一態様を説明するための図である。 図6は、本実施形態において診断用コードを実行する一態様を説明するための図である。 図7は、本実施形態において診断用コードを実行する一態様を説明するための図である。 図8は、本実施形態において診断用コードを実行する一態様を説明するための図である。
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
図1(A)は、グラフ構造のプログラムコードを示しており、図1(B)は、スレッドの状態を示しており、図1(C)は、並列処理の状況を示している。
図1(A)に示されるように、本実施形態が処理対象とするプログラムは、データと処理とが分割されているグラフ構造を有している。このグラフ構造は、プログラムのタスク並列性、グラフ並列性を保持している。
図1(A)に示されるプログラムコードに対して、コンパイラによる自動ベクトル化とグラフ構造の抽出を行うと、図1(B)に示されるような大量のスレッドを生成することができる。
図1(B)に示される多量のスレッドに対して、ハードウェアによる動的レジスタ配置とスレッド・スケジューリングにより、図1(C)に示されるような並列実行を行うことができる。実行中にレジスタ資源を動的配置することで、異なる命令ストリームに対しても複数のスレッドを並列実行することができる。
続いて図2を参照しながら、動的レジスタ配置及びスレッド・スケジューリングを行うアクセラレータとしてのDFP(Data Flow Processor)10を含むシステム構成例である、データ処理システム2を説明する。
データ処理システム2は、DFP10と、イベントハンドラ20と、ホストCPU21と、ROM22と、RAM23と、外部インターフェイス24と、システムバス25と、を備えている。ホストCPU21は、データ処理を主として行う演算装置である。ホストCPU21は、OSをサポートしている。イベントハンドラ20は、割り込み処理を生成する部分である。
ROM22は、読込専用のメモリである。RAM23は、読み書き用のメモリである。外部インターフェイス24は、データ処理システム2外と情報授受を行うためのインターフェイスである。システムバス25は、DFP10と、ホストCPU21と、ROM22と、RAM23と、外部インターフェイス24との間で情報の送受信を行うためのものである。
DFP10は、ホストCPU21の重い演算負荷に対処するために設けられている個別のマスタとして位置づけられている。DFP10は、イベントハンドラ20が生成した割り込みをサポートするように構成されている。
続いて図3を参照しながら、DFP10について説明する。図3に示されるように、DFP10は、コマンドユニット12と、スレッドスケジューラ14と、実行コア16と、メモリサブシステム18と、を備えている。
コマンドユニット12は、コンフィグ・インターフェイスとの間で情報通信可能なように構成されている。コマンドユニット12は、コマンドバッファとしても機能している。
スレッドスケジューラ14は、図1(B)に例示されるような多量のスレッドの処理をスケジューリングする部分である。スレッドスケジューラ14は、スレッドを跨いだスケジューリングを行うことが可能である。
実行コア16は、4つのプロセッシングエレメントである、PE#0と、PE#1と、PE#2と、PE#3と、を有している。実行コア16は、独立してスケジューリング可能な多数のパイプラインを有している。
メモリサブシステム18は、アービタ181と、L1キャッシュ18aと、L2キャッシュ18bと、を有している。メモリサブシステム18は、システム・バス・インターフェイス及びROMインターフェイスとの間で情報通信可能なように構成されている。
続いて、図4及び図5を参照しながら、本実施形態における診断用コードの実行について説明する。図4に示される例では、グラフ構造のプログラムにおいて、予め診断用コードが埋め込まれている例を示している。このように診断用コードが埋め込まれたプログラムを実行することで、予め意図したタイミングで診断用コードを実行することができる。
図5に示される例では、スレッドスケジューラ14に、コード読込部141及び割当部142を設けることで診断用コードを実行する例である。スレッドスケジューラ14には、タイマー20から時刻情報が出力される。スレッドスケジューラ14は、コード格納部18に格納されている診断用コードや期待値を読み込むことが可能なように構成されている。
スレッドスケジューラ14は、通常のスレッド・スケジューリング機能以外の機能的な構成要素として、コード読込部141と、割当部142とが設けられている。
コード読込部141は、予め格納されている診断用コードを読み込む部分である。診断用コードは、コード格納部18に格納されている。コード格納部18には、診断用コードを実行した結果の期待値も格納されているので、コード読込部141は、期待値も読み込むことができる。
割当部142は、平均故障時間(MTTF:Mean Time To Failures)内に診断が完了するように診断用コードを複数の処理実行ハードウェアに実行させる部分である。割当部142は、タイマー20から出力される時刻情報を用いて、平均故障時間内に診断が完了するように診断用コードの実行を割り当てる。
割当部142による診断用コードの割り当ては、図3に示されるような、実行コア単位で行われても良い。割当部142による診断用コードの割り当ては、実行コアを構成する演算器単位で行われても良い。
図6に示されるように、実行コア16は、複数の演算器を含んでいる。具体的には、実行コア16は、スレッド・アービタ51、演算器A521、演算器A522、演算器B523、演算器B524、演算器C525、演算器C526、結果レジスタA531、結果レジスタA532、結果レジスタB533、結果レジスタB534、期待値レジスタC535、期待値レジスタD536、及び比較器54を有している。
スレッド・アービタ51は、演算器A521、演算器A522、演算器B523、演算器B524、演算器C525、演算器C526に処理を割り当てる部分である。スレッド・アービタ51は、割当部142による診断用コードの割り当てに応じて、診断用コードの実行を、演算器A521、演算器A522、演算器B523、演算器B524、演算器C525、演算器C526に割り当てる。
演算器A521、演算器A522、演算器B523、演算器B524、演算器C525、演算器C526は、割り当てられた処理を実行する部分である。演算器A521と演算器A522とは、同じ構成・機能の演算器である。演算器B523と演算器B524とは、同じ構成・機能の演算器である。演算器C525と演算器C526とは、同じ構成・機能の演算器である。
結果レジスタA531は、演算器A521の演算結果を格納する部分である。結果レジスタA532は、演算器A522の演算結果を格納する部分である。結果レジスタB533は、演算器B523の演算結果を格納する部分である。結果レジスタB534は、演算器B524の演算結果を格納する部分である。
期待値レジスタC535は、演算器C525が出力する期待値を格納する部分である。演算器C525は、スレッド・アービタ51が割り当てる期待値処理を実行し、期待値を期待値レジスタC535に格納する。期待値レジスタC536は、演算器C526が出力する期待値を格納する部分である。演算器C526は、スレッド・アービタ51が割り当てる期待値処理を実行し、期待値を期待値レジスタC536に格納する。
比較器54は、例えば、結果レジスタA531に格納されている値と結果レジスタA532に格納されている値とを比較し、それが診断用コードの実行結果であれば、一致していれば正常であると判断する。比較器54は、例えば、結果レジスタA531に格納されている値と期待値レジスタC536に格納されている値とを比較し、それが診断用コードの実行結果であれば、一致していれば正常であると判断してもよい。
図7に示されるように、診断用コードの実行は、タイミングをずらして同種の演算器で行うようにしてもよい。図8に示されるように、診断用コードの実行は、同じタイミングで同種の演算器で行うようにしてもよい。
上記のように本実施形態のDFP10は、本開示の情報処理装置に相当し、グラフ構造のプログラムを処理する複数の処理実行ハードウェアに処理を割り当てるスレッドスケジューラを含む情報処理装置であって、予め格納されている診断用コードを読み込むコード読込部141と、平均故障時間内に診断が完了するように診断用コードを複数の処理実行ハードウェアに実行させる割当部142と、を備えている。
割当部142が、平均故障時間内に診断が完了するように診断用コードを複数の処理実行ハードウェアに実行させるので、故障診断用にハードウェアを二重化することなく、処理用に既に設けられている処理実行ハードウェアを活用した故障診断が可能となる。
本実施形態において、コード読込部141は、予め格納されている診断用コードを実行した結果の期待値も読み込むことができる。
本実施形態において、処理実行ハードウェアは、実行コアを構成する演算器である。
本実施形態において、割当部142は、複数の処理実行ハードウェアそれぞれにおいて、前記診断用コードが異なるタイミングで実行されるように割り当てる。
本実施形態において、割当部142は、診断用コードの実行結果が故障を示すものである場合、他の同種の処理実行ハードウェアにて診断用コードを再実行させる。
以上、具体例を参照しつつ本実施形態について説明した。しかし、本開示はこれらの具体例に限定されるものではない。これら具体例に、当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。前述した各具体例が備える各要素およびその配置、条件、形状などは、例示したものに限定されるわけではなく適宜変更することができる。前述した各具体例が備える各要素は、技術的な矛盾が生じない限り、適宜組み合わせを変えることができる。
141:コード読込部
142:割当部

Claims (5)

  1. グラフ構造のプログラムを処理する複数の処理実行ハードウェアに処理を割り当てるスレッドスケジューラを含む情報処理装置であって、
    予め格納されている診断用コードを読み込むコード読込部(141)と、
    平均故障時間内に診断が完了するように前記診断用コードを複数の処理実行ハードウェアに実行させる割当部(142)と、を備える情報処理装置。
  2. 請求項1に記載の情報処理装置であって、
    前記コード読込部は、予め格納されている前記診断用コードを実行した結果の期待値も読み込む、情報処理装置。
  3. 請求項1又は2に記載の情報処理装置であって、
    前記処理実行ハードウェアは、実行コアを構成する演算器である、情報処理装置。
  4. 請求項1から3のいずれか1項に記載の情報処理装置であって、
    前記割当部は、前記複数の処理実行ハードウェアそれぞれにおいて、前記診断用コードが異なるタイミングで実行されるように割り当てる、情報処理装置。
  5. 請求項1から4のいずれか1項に記載の情報処理装置であって、
    前記割当部は、前記診断用コードの実行結果が故障を示すものである場合、他の同種の処理実行ハードウェアにて前記診断用コードを再実行させる、情報処理装置。
JP2018068431A 2018-03-30 2018-03-30 情報処理装置 Active JP7236811B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018068431A JP7236811B2 (ja) 2018-03-30 2018-03-30 情報処理装置
EP19774351.1A EP3779700A4 (en) 2018-03-30 2019-03-11 INFORMATION PROCESSING DEVICE
PCT/JP2019/009629 WO2019188177A1 (ja) 2018-03-30 2019-03-11 情報処理装置
US17/034,513 US11892899B2 (en) 2018-03-30 2020-09-28 Information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018068431A JP7236811B2 (ja) 2018-03-30 2018-03-30 情報処理装置

Publications (2)

Publication Number Publication Date
JP2019179414A true JP2019179414A (ja) 2019-10-17
JP7236811B2 JP7236811B2 (ja) 2023-03-10

Family

ID=68058885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018068431A Active JP7236811B2 (ja) 2018-03-30 2018-03-30 情報処理装置

Country Status (4)

Country Link
US (1) US11892899B2 (ja)
EP (1) EP3779700A4 (ja)
JP (1) JP7236811B2 (ja)
WO (1) WO2019188177A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113342625A (zh) * 2021-06-30 2021-09-03 北京九章云极科技有限公司 一种数据监控方法及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07248937A (ja) * 1994-03-09 1995-09-26 Nec Corp 情報処理装置の自己診断方式
JP2002229792A (ja) * 2001-01-31 2002-08-16 Denso Corp プログラム、電子制御装置
JP2006048402A (ja) * 2004-08-05 2006-02-16 Yokogawa Electric Corp コントローラ
JP2007317171A (ja) * 2006-04-27 2007-12-06 Matsushita Electric Ind Co Ltd マルチスレッド計算機システム、マルチスレッド実行制御方法
JP2008009696A (ja) * 2006-06-29 2008-01-17 Fuji Xerox Co Ltd 画像処理装置及びプログラム
JP2008135018A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015206785A (ja) * 2014-04-11 2015-11-19 ルネサスエレクトロニクス株式会社 半導体装置、診断テスト方法及び診断テスト回路
JP2016170567A (ja) * 2015-03-12 2016-09-23 日立オートモティブシステムズ株式会社 自動車用電子制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615366B1 (en) 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
US6938246B2 (en) * 2000-05-08 2005-08-30 Microtune (San Diego), Inc. Diagnostic tool for a portable thread environment
US7509533B1 (en) * 2003-06-30 2009-03-24 Sun Microsystems, Inc. Methods and apparatus for testing functionality of processing devices by isolation and testing
US9038070B2 (en) * 2004-09-14 2015-05-19 Synopsys, Inc. Debug in a multicore architecture
US8001549B2 (en) 2006-04-27 2011-08-16 Panasonic Corporation Multithreaded computer system and multithread execution control method
GB2443277B (en) * 2006-10-24 2011-05-18 Advanced Risc Mach Ltd Performing diagnostics operations upon an asymmetric multiprocessor apparatus
US9081688B2 (en) * 2008-12-30 2015-07-14 Intel Corporation Obtaining data for redundant multithreading (RMT) execution
US8966453B1 (en) * 2010-11-24 2015-02-24 ECOLE POLYTECHNIQUE FéDéRALE DE LAUSANNE Automatic generation of program execution that reaches a given failure point
US8930752B2 (en) * 2011-02-15 2015-01-06 International Business Machines Corporation Scheduler for multiprocessor system switch with selective pairing
JP6297853B2 (ja) 2014-02-18 2018-03-20 ルネサスエレクトロニクス株式会社 マルチプロセッサシステム
GB2537942B (en) 2015-05-01 2017-06-14 Imagination Tech Ltd Fault tolerant processor for real-time systems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07248937A (ja) * 1994-03-09 1995-09-26 Nec Corp 情報処理装置の自己診断方式
JP2002229792A (ja) * 2001-01-31 2002-08-16 Denso Corp プログラム、電子制御装置
JP2006048402A (ja) * 2004-08-05 2006-02-16 Yokogawa Electric Corp コントローラ
JP2007317171A (ja) * 2006-04-27 2007-12-06 Matsushita Electric Ind Co Ltd マルチスレッド計算機システム、マルチスレッド実行制御方法
JP2008009696A (ja) * 2006-06-29 2008-01-17 Fuji Xerox Co Ltd 画像処理装置及びプログラム
JP2008135018A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015206785A (ja) * 2014-04-11 2015-11-19 ルネサスエレクトロニクス株式会社 半導体装置、診断テスト方法及び診断テスト回路
JP2016170567A (ja) * 2015-03-12 2016-09-23 日立オートモティブシステムズ株式会社 自動車用電子制御装置

Also Published As

Publication number Publication date
WO2019188177A1 (ja) 2019-10-03
JP7236811B2 (ja) 2023-03-10
EP3779700A1 (en) 2021-02-17
EP3779700A4 (en) 2021-06-02
US20210011827A1 (en) 2021-01-14
US11892899B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US9229765B2 (en) Guarantee real time processing of soft real-time operating system by instructing core to enter a waiting period prior to transferring a high priority task
US10459771B2 (en) Lightweight thread synchronization using shared memory state
US10838768B2 (en) Method for optimizing memory access in a microprocessor including several logic cores upon resumption of executing an application, and computer implementing such a method
US20180267829A1 (en) Method for configuring an it system, corresponding computer program and it system
JP5195408B2 (ja) マルチコアシステム
WO2019188177A1 (ja) 情報処理装置
JP2009175960A (ja) 仮想マルチプロセッサシステム
JPWO2011158441A1 (ja) データ処理装置および方法、そのプロセッサユニット
JP7064367B2 (ja) デッドロック回避方法、デッドロック回避装置
JP2012133458A (ja) マイコン、リソース割り当て方法
JP2010092101A (ja) 情報処理装置
WO2019188171A1 (ja) コード生成方法、コード生成装置
JP4818820B2 (ja) バスシステムおよびバススレーブならびにバス制御方法
JP7169081B2 (ja) 情報処理装置
JP7039365B2 (ja) デッドロック回避方法、デッドロック回避装置
JP2007122337A (ja) 演算装置
WO2022137838A1 (ja) プロセス割当制御装置、プロセス割当制御方法、及び、プロセス割当制御プログラムが格納された記録媒体
WO2019188180A1 (ja) スケジューリング方法、スケジューリング装置
US20240201997A1 (en) Enhanced offload to hardware accelerators
WO2019188181A1 (ja) スケジューリング方法、スケジューリング装置
WO2019188182A1 (ja) プリフェッチコントローラ
WO2019188173A1 (ja) 半導体装置
US9342359B2 (en) Information processing system and information processing method
JP2020086871A (ja) 情報処理装置、プログラム、オペレーティングシステム、実行方法及びプログラムの修正方法
JP2009230466A (ja) 情報処理装置、情報処理装置の制御方法および制御プログラム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230228

R150 Certificate of patent or registration of utility model

Ref document number: 7236811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350