JP2007327918A - 半導体装置のスクリーニング方法および半導体装置 - Google Patents

半導体装置のスクリーニング方法および半導体装置 Download PDF

Info

Publication number
JP2007327918A
JP2007327918A JP2006161367A JP2006161367A JP2007327918A JP 2007327918 A JP2007327918 A JP 2007327918A JP 2006161367 A JP2006161367 A JP 2006161367A JP 2006161367 A JP2006161367 A JP 2006161367A JP 2007327918 A JP2007327918 A JP 2007327918A
Authority
JP
Japan
Prior art keywords
semiconductor device
gate electrode
metal layer
screening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006161367A
Other languages
English (en)
Other versions
JP4593526B2 (ja
Inventor
Yasutsugu Okura
康嗣 大倉
Shoji Miura
昭二 三浦
Tomoo Iwade
知生 岩出
Seiji Momota
聖自 百田
Tsunehiro Nakajima
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Denso Corp
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Fuji Electric Device Technology Co Ltd filed Critical Denso Corp
Priority to JP2006161367A priority Critical patent/JP4593526B2/ja
Publication of JP2007327918A publication Critical patent/JP2007327918A/ja
Application granted granted Critical
Publication of JP4593526B2 publication Critical patent/JP4593526B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】短時間で冷熱耐久試験と同等のスクリーニング結果を得ることができるスクリーニング方法、および該スクリーニング方法の利用に好適な半導体装置を提供する。
【解決手段】半導体基板4の主面側に、絶縁ゲート型トランジスタのゲート電極8が形成されると共に、少なくとも一方の電流端子電極が形成され、該電流端子電極が、第1金属層10とメッキによって形成される第2金属層12とからなり、ゲート電極8の近傍において、層間絶縁膜9に形成された接続孔hを介して、半導体基板4の所定領域1,2に接続されてなる半導体装置100のスクリーニング方法であって、前記主面側の電流端子電極に対してゲート電極8に負の所定電位Vsを所定時間印加した後、ゲート電極8に正の所定電位Vgを印加して電流端子電極10,12に流れる電流を検出し、検出電流値から半導体装置100の良否を判定する。
【選択図】図3

Description

本発明は、メッキ電極を有した絶縁ゲート型トランジスタからなる半導体装置のスクリーニング方法、およびスクリーニングされる半導体装置に関する。
メッキ電極を有した絶縁ゲート型トランジスタからなる半導体装置が、例えば、特開2002−110981号公報(特許文献1)に開示されている。
図6は、特許文献1に開示された半導体装置90の模式的な断面図である。
図6に示す半導体装置90は、大電力用のNチャネル型MOSトランジスタ(Metal Oxide Semiconductor transistor)からなる半導体装置である。半導体装置90は、N+半導体基板91と、このN+半導体基板91上に形成されたN型ドレイン層93と、N型ドレイン層93の表面部に形成されたP型ベース層95と、P型ベース層95の表面部に形成されたN型ソース層97とを備える。また、半導体装置90は、主面側に、トレンチ型のゲート配線層13と、ソースに接続されたAL電極層17と、AL電極層17の表面にはんだ付け可能な金属材料で形成された金属メッキ層(メッキ電極)37とを備え、裏面側には、ドレイン電極19が形成されている。半導体装置90においては、金属メッキ層37を介してパッケージのリード端子をはんだ接続することができ、低抵抗の半導体装置となっている。
特開2002−110981号公報
図7は、図6の半導体装置90と類似のメッキ電極を有したIGBT(Insulated Gate Bipolar Transistor)からなる半導体装置について冷熱耐久試験を行い、劣化の発生したサンプルのサブスレッショルド(subthreshold)特性(Vg−Ic)について、冷熱サイクル数をパラメータにして示した図である。
図7に示すように、特性劣化の発生したサンプルでは、初期に較べて閾値電圧が大きく低減して明確な閾値電圧を示さないようになり、規定より低いゲート電圧Vgで漏れのコレクタ電流Icが流れるようになってしまう。このような特性劣化の発生するサンプルは出荷前の検査でスクリーニング(除去)する必要があるが、出荷前の冷熱サイクル試験によるスクリーニングは1週間以上の試験期間を要し、工程内在庫を多く抱えることとなる。
そこで本発明は、メッキ電極を有した絶縁ゲート型トランジスタからなる半導体装置のスクリーニング方法であって、短時間で冷熱耐久試験と同等のスクリーニング結果を得ることができるスクリーニング方法、および該スクリーニング方法の利用に好適な半導体装置を提供することを目的としている。
請求項1に記載の発明は、半導体基板の主面側に、絶縁ゲート型トランジスタのゲート電極が形成されると共に、少なくとも一方の電流端子電極が形成され、前記主面側の電流端子電極が、下層の第1金属層とメッキによって形成される上層の第2金属層とからなり、前記ゲート電極の近傍において、前記半導体基板上の層間絶縁膜に形成された接続孔を介して、前記半導体基板の所定領域に接続されてなる半導体装置のスクリーニング方法であって、前記主面側の電流端子電極に対して前記ゲート電極に負の所定電位を所定時間印加した後、前記ゲート電極に正の所定電位を印加して前記電流端子電極に流れる電流を検出し、前記検出電流値から前記半導体装置の良否を判定することを特徴としている。
メッキ電極を有した絶縁ゲート型トランジスタからなる半導体装置は、金属メッキ層を介してパッケージのリード端子をはんだ接続することができるため、低抵抗の半導体装置とすることができる。一方、該半導体装置は、冷熱耐久試験で劣化するサンプルがある。該サンプルのサブスレッショルド特性では、閾値電圧が初期に較べて大きく低減して明確な閾値電圧がみられなくなり、規定より低いゲート電圧Vgで漏れのコレクタ電流Icが流れるようになってしまう。
発明者らは、下層の第1金属層とメッキによって形成される上層の第2金属層とからなる電流端子電極が層間絶縁膜に形成された接続孔を介して半導体基板の所定領域に接続されてなる半導体装置について、上記した冷熱耐久試験を行った。その結果、サブスレッショルド特性に劣化が発生したサンプルでは、半導体素子のある微小領域において低いVgにおいて電流が流れることを見出し、かつその箇所では接続孔の上方における第2金属層の最下点の高さが、設計では層間絶縁膜の高さより高く設定されているにも係わらず、第2金属層の最下点の高さが層間絶縁膜の高さより低くなっており、第2金属層の最下点が接続孔の内部まで入り込んでいた。また、接続孔の内部まで入り込んだ第2金属層は、接続孔に対して傾いた状態で内部に入り込んでおり、接続孔の周囲の層間絶縁膜に接触していた。
該半導体装置において、第2金属層の最下点の高さが設計では層間絶縁膜の高さより高く設定されているにも係わらず、第2金属層の最下点が接続孔の内部まで入り込んだサンプルが発生する原因には、次の2つが考えられる。すなわち、層間絶縁膜に形成された接続孔への下層の第1金属層の埋め込みが不十分であること、また、メッキによる上層の第2金属層形成の前工程において、表面洗浄液等によって先に形成した第1金属層がエッチングされたりすることが起因していると考えられる。また、第2金属層が接続孔に対して傾いた状態で内部に入り込み、第2金属層が接続孔の周囲の層間絶縁膜に接触したサンプルにおいてサブスレッショルド特性が劣化した理由は、第2金属層と第1金属層の硬さが異なるため、冷熱サイクルによって相対的に第2金属層が動き、接続孔に対して傾いた状態となり、層間絶縁膜に接触した第2金属層が近傍にあるゲート電極に対して応力を及ぼしていることが原因していると考えられる。
本発明の半導体装置のスクリーニング方法は、上記冷熱耐久試験においてサブスレッショルド特性が劣化するサンプルの特徴を逆に利用するものである。上記スクリーニング方法では、上層がメッキによる第2金属層からなる主面側の電流端子電極に対して、ゲート電極に負の所定電位を所定時間印加して、半導体装置の良否を判定する。すなわち、第2金属層の最下点が接続孔の内部まで入り込んだサンプルでは、ゲート電極に負の所定電位を所定時間印加することで、第2金属層の最下点付近に残留するナトリウムイオン(Na+)等のメッキ液に含まれていた陽イオンがゲート電極の負の電位に引かれてゲート絶縁膜中に引き込まれ、サブスレッショルド特性を劣化させる。これによって、第2金属層の最下点が接続孔の内部まで入り込み、サブスレッショルド特性が劣化し易いサンプルをスクリーニングすることができる。該スクリーニング方法によれば、冷熱耐久試験を行う必要がないため、短時間で評価が終了し、工程内在庫を抱えることもない。
以上のようにして、上記半導体装置のスクリーニング方法は、メッキ電極を有した絶縁ゲート型トランジスタからなる半導体装置のスクリーニング方法であって、短時間で冷熱耐久試験と同等のスクリーニング結果を得ることができるスクリーニング方法となっている。
上記スクリーニング方法においては、請求項2に記載のように、前記負の所定電位が、−5[V]以下であることが好ましい。これにより、第2金属層の最下点付近に残留するメッキ液に含まれていた陽イオンがゲート絶縁膜中に引き込まれ易くして、サブスレッショルド特性の劣化を促進し、スクリーニング結果をより確実なものにすると共に、試験時間を短縮することができる。
逆に、上記スクリーニング方法においては、絶縁ゲート型トランジスタのゲート電極に負の所定電位を印加するため、印加電圧が大きすぎると、ゲート電極の寿命劣化につながる。このため、上記スクリーニング方法においては、請求項3に記載のように、前記負の所定電位が、−30[V]以上であることが好ましく、特に請求項4に記載のように、前記負の所定電位が、−20[V]以上であることが好ましい。これにより、上記スクリーニング方法によるゲート電極の寿命劣化を抑制することができる。
上記スクリーニング方法においては、請求項5に記載のように、前記負の所定電位の印加を、室温以上、200[℃]以下の高温下で行うことが好ましい。これによっても、第2金属層の最下点付近に残留するメッキ液に含まれる陽イオンを動き易くしてサブスレッショルド特性の劣化を促進し、スクリーニング結果をより確実なものにすると共に、試験時間を短縮することができる。
特に請求項6に記載のように、前記負の所定電位の印加を、100[℃]以上、150[℃]以下の高温下で行う場合には、パッケージされた状態の上記半導体装置をスクリーニングすることができる。
上記スクリーニング方法においては、請求項7に記載のように、前記所定時間が、10[min]以下であってもよい。ゲート電極に印加する負の電位と環境温度を適宜設定することにより、印加時間が10[min]以下の短時間であっても、第2金属層の最下点が接続孔の内部まで入り込み、サブスレッショルド特性が劣化し易いサンプルを確実にスクリーニングすることができる。
上記スクリーニング方法における半導体装置の良否判定については、前記半導体装置のサブスレッショルド特性を測定してもよいが、測定時間を短縮するため、請求項8に記載のように、前記良否の判定において、前記正の所定電位の印加を2点の電位値で行い、各検出電流値から前記半導体装置の良否を判定することが好ましい。これにより、規定より低いゲート電圧Vgで漏れのコレクタ電流Icが流れるようになったサブスレッショルド特性の劣化サンプルを、短時間で確実にスクリーニングすることができる。尚、当該良否判定では、2点の電位と検出電流値で良否判定を行うため、該半導体装置の初期の閾値電圧に多少のばらつきがある場合であっても、劣化サンプルのみを確実にスクリーニングすることができる。
一方、該半導体装置の初期の閾値電圧にほとんどばらつきがない場合にあっては、請求項9に記載のように、前記良否の判定において、前記正の所定電位の印加を1点の電位値で行い、検出電流値と基準電流値を比較して前記半導体装置の良否を判定することで、スクリーニングに要する時間をより短縮することができる。
請求項10〜15に記載の発明は、上記スクリーニング方法の利用に好適な半導体装置の発明である。
請求項10に記載の半導体装置は、半導体基板の主面側に、絶縁ゲート型トランジスタのゲート電極が形成されると共に、少なくとも一方の電流端子電極が形成され、前記主面側の電流端子電極が、下層の第1金属層とメッキによって形成される上層の第2金属層とからなり、前記ゲート電極の近傍において、前記半導体基板上の層間絶縁膜に形成された接続孔を介して、前記半導体基板の所定領域に接続されてなる半導体装置であって、前記接続孔の上方における前記第2金属層の最下点の高さが、前記層間絶縁膜の高さより高く設定されてなり、前記ゲート電極が、−10[V]以下の耐圧を有してなることを特徴としている。
上記半導体装置においては、設計段階で接続孔の上方における第2金属層の最下点の高さを層間絶縁膜の高さより高く設定して、第2金属層の最下点が基本的に接続孔の内部まで入り込まないようにして、冷熱耐久後のサブスレッショルド特性の劣化を抑制している。また、接続孔への第1金属層の埋め込みが不十分であったり、メッキによる第2金属層形成の前工程において表面洗浄液等による第1金属層のエッチングが発生したりして、第2金属層の最下点が接続孔の内部まで入り込んでしまった場合には、上述したスクリーニング方法により、該サンプルをスクリーニングすることができる。上記半導体装置においては、ゲート電極が−10[V]以下の耐圧を有しているため、−5〜−10[V]の負の電位をゲート電極に印加しても、ゲート電極の寿命劣化を抑制することができる。
以上のようにして、上記半導体装置は、上述したスクリーニング方法の利用に好適な半導体装置となっている。
特に上記半導体装置においては、請求項11に記載のように、前記ゲート電極が、−20[V]以下の耐圧を有してなることが好ましい。該半導体装置においては、−10〜−20[V]の負の電位をゲート電極に印加しても、ゲート電極の寿命劣化を抑制することができると共に、短時間で確実に劣化サンプルをスクリーニングすることができる。
上記半導体装置における前記第1金属層は、例えば請求項12に記載のように、安価で高い導電性を有するアルミニウムまたはアルミニウム合金とすることができる。
また、上記半導体装置における前記第2金属層は、例えば請求項13に記載のように、 安価で良好なはんだ付け性を有するニッケルまたはニッケル合金とすることができる。
上記半導体装置は、例えば前記絶縁ゲート型トランジスタが、MOSトランジスタであり、前記主面側の電流端子電極が、ソース電極とドレイン電極であるように構成することができる。しかしながらこれに限らず、上記半導体装置は、例えば請求項14に記載のように、前記絶縁ゲート型トランジスタが、IGBTであり、前記主面側の電流端子電極が、前記IGBTのエミッタ電極であってもよい。
また、上記半導体装置におけるゲート電極は、一般的な平面構造のゲート電極であってよい。しかしながらこれに限らず、請求項15に記載のように、前記ゲート電極が、トレンチ構造のゲート電極であってもよい。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
最初に、図7に示した冷熱耐久試験によりサブスレッショルド特性が劣化したサンプルについて、内部構造を調査した結果を説明する。
図1(a),(b)は、冷熱耐久試験前の半導体装置100の内部構造を示す模式的な断面図で、図1(a)は、冷熱耐久試験によりサブスレッショルド特性が劣化しない正常サンプル100の状態であり、図1(b)は、冷熱耐久試験によりサブスレッショルド特性が劣化する異常サンプル100aの状態である。また、図2は、サブスレッショルド特性が劣化した異常サンプル100bの冷熱耐久試験後の状態を示す模式的な断面図である。
図7の冷熱耐久試験に供した半導体装置は、図1(a)に示すように、N−領域4を主体とする半導体基板に、トレンチゲート構造のIGBTが形成されてなる半導体装置である。IGBTからなる半導体装置100では、半導体基板(N−領域)4の主面側に、チャネル形成領域であるP−領域3、エミッタ領域であるN+領域1、およびチャネル形成領域の電位を固定するためのP+領域2が形成されている。また、半導体基板(N−領域)4の裏面側には、コレクタ領域であるP領域5が形成されている。
半導体基板4の主面側に形成された半導体装置(IGBT)100のゲート電極8は、トレンチ構造のゲート電極となっており、ゲート酸化膜である側壁酸化膜7を介して、トレンチ6内にゲート電極であるポリシリコン7等が埋め込まれた構造を有している。また、半導体基板4の主面側には、半導体装置(IGBT)100の一方の電流端子電極であるエミッタ電極10,12が形成され、半導体基板4の裏面側には、半導体装置(IGBT)100のもう一方の電流端子電極であるコレクタ電極11が形成されている。半導体装置100の主面側のエミッタ電極は、下層の第1金属層10とメッキによって形成される上層の第2金属層12とからなる。第1金属層10は、例えば安価で高い導電性を有するアルミニウムまたはアルミニウム合金とすることができ、例えば4μmの厚さを有している。また、第2金属層12は、例えば安価で良好なはんだ付け性を有するニッケルまたはニッケル合金とすることができる。エミッタ電極10,12は、ゲート電極8の近傍において、半導体基板4上の例えば800nmの厚さを有する層間絶縁膜9に形成された接続孔hを介して、半導体基板4の所定領域(N+領域1およびP+領域2)に接続されている。
以上のように、図1(a)に示す半導体装置100は、メッキ電極(第2金属層12)を有した半導体装置である。このメッキ電極(第2金属層12)を有したIGBTからなる半導体装置100は、金属メッキ層(第2金属層12)を介してパッケージのリード端子をはんだ接続することができるため、低抵抗の半導体装置とすることができる。一方、図7に示したように、図1(a)の半導体装置100は、冷熱耐久試験で劣化するサンプルがある。該サンプルのサブスレッショルド特性では、閾値電圧が初期に較べて大きく低減して明確な閾値電圧がみられなくなり、規定より低いゲート電圧Vgで漏れのコレクタ電流Icが流れるようになってしまう。
冷熱耐久試験後にサブスレッショルド特性が劣化したサンプルの低いVgで漏れ電流が流れる箇所の断面は、図2に示す異常サンプル100bの状態となっていることが判明した。
図1(b)の異常サンプル100aでは、接続孔hの上方における第1金属層10の表面に存在するスリットやボイドによって、第2金属層12が楔状に形成され、第2金属層12の最下点の高さが、層間絶縁膜9の高さより低くなっており、第2金属層12の最下点が層間絶縁膜9に形成された接続孔hの内部まで入り込んでいた。また、図2の冷熱耐久試験後にサブスレッショルド特性が劣化したサンプル100bでは、接続孔hの内部まで入り込んだ第2金属層12が、接続孔hに対して傾いた状態で内部に入り込んでおり、接続孔hの周囲の層間絶縁膜9に接触していた。
上記半導体装置100において、第2金属層12の最下点の高さが、設計では図1(a)に示すように層間絶縁膜9高さより高く設定されているにも係わらず、図1(b)に示すように第2金属層12の最下点が接続孔hの内部まで入り込んだサンプル100aが発生する原因には、次の2つが考えられる。すなわち、層間絶縁膜9に形成された接続孔hへの下層の第1金属層10の埋め込みが不十分であること、また、メッキによる上層の第2金属層12形成の前工程において、表面洗浄液等によって先に形成した第1金属層10がエッチングされたりすることが起因していると考えられる。
また、図2に示す第2金属層12が接続孔hに対して傾いた状態で内部に入り込み、第2金属層12が接続孔hの周囲の層間絶縁膜9に接触したサンプル100bにおいて、図7に示すようにサブスレッショルド特性が劣化した理由は、以下のように考えられる。すなわち、図1(b)に示す第2金属層12の最下点が接続孔hの内部まで入り込んだサンプル100aにおいて、第2金属層12が冷熱サイクルによって図中に黒塗り矢印で示したように基板面に水平な方向に移動し、接続孔hに入り込んだ第2金属層12が冷熱サイクル中に接続孔hに対して傾いた状態となる。さらに移動すると、冷熱サイクル中に層間絶縁膜9に接触した第2金属層12は、近傍にあるゲート電極8に対して応力を及ぼし、これによって図7に示すようにサブスレッショルド特性が劣化すると考えられる。
次に、本発明の半導体装置100のスクリーニング方法を説明する。
図3は、半導体装置100のスクリーニング試験を模式的に示した図である。図4は、図3のスクリーニング試験の結果、サブスレッショルド特性が劣化したサンプルについて、初期とスクリーニング試験後のサブスレッショルド特性を比較して示した図である。また、図5は、図4の特性劣化の検出原理を模式的に示した図である。
図3と図4に示す半導体装置100のスクリーニング方法は、上記冷熱耐久試験においてサブスレッショルド特性が劣化する図1(b)のサンプル100aの特徴を逆に利用するものである。図3と図4に示すスクリーニング方法では、図3のスクリーニング試験で半導体装置100の上層がメッキによる第2金属層12からなる主面側の電流端子電極(エミッタ電極)に対してゲート電極8に負の所定(バイアス)電位Vsを所定時間印加した後、例えば図4のサブスレッショルド特性を測定して、半導体装置100の良否を判定する。ゲート電極8に負の所定電位Vsを所定時間印加することで、図1(b)に示す第2金属層12の最下点が接続孔hの内部まで入り込んだサンプル100aでは、図5に示すように、第2金属層の最下点付近に残留するナトリウムイオン(Na+)等のメッキ液に含まれる陽イオンiがゲート電極8の負の電位Vsに引かれてゲート絶縁膜7中に引き込まれ、図4のようにサブスレッショルド特性を劣化させる。
図4に示す初期状態と図3のスクリーニング試験後のサブスレッショルド特性は、図7に示す初期状態と冷熱サイクル後のサブスレッショルド特性と類似の傾向を示している。従って、図3と図4に示すスクリーニング方法により、第2金属層12の最下点が接続孔hの内部まで入り込み、サブスレッショルド特性が劣化し易い図1(b)のサンプルをスクリーニングすることができる。上記スクリーニング方法によれば、冷熱耐久試験を行う必要がないため、短時間で評価が終了し、工程内在庫を抱えることもない。
図3のスクリーニング試験においては、半導体装置100のゲート電極8に印加する負の所定電位Vsが、−5[V]以下であることが好ましい。これにより、第2金属層12の最下点付近に残留するメッキ液に含まれる陽イオンiがゲート絶縁膜7中に引き込まれ易くして、サブスレッショルド特性の劣化を促進し、スクリーニング結果をより確実なものにすると共に、試験時間を短縮することができる。
逆に、図3のスクリーニング試験においては、絶縁ゲート型トランジスタのゲート電極8に負の所定電位Vsを印加するため、印加電圧が大きすぎると、ゲート電極8の寿命劣化につながる。このため、上記スクリーニング方法においては、負の所定電位Vsが、−30[V]以上であることが好ましく、特に、−20[V]以上であることが好ましい。これにより、上記スクリーニング方法によるゲート電極8の寿命劣化を抑制することができる。
例えば、ゲート電極8が−10[V]以下の耐圧を有する半導体装置100をスクリーニング試験に用いる場合には、−5〜−10[V]の負の電位Vsをゲート電極8に印加しても、ゲート電極8の寿命劣化を抑制することができる。特に、ゲート電極8が−20[V]以下の耐圧を有する半導体装置100をスクリーニング試験に用いる場合には、−10〜−20[V]の負の電位Vsをゲート電極8に印加しても、ゲート電極8の寿命劣化を抑制することができると共に、短時間で確実に劣化サンプルをスクリーニングすることができる。
また、図3のスクリーニング試験においては、負の所定電位Vsの印加を、室温以上、200[℃]以下の高温下で行うことが好ましい。これによっても、第2金属層12の最下点付近に残留するメッキ液に含まれる陽イオンiを動き易くしてサブスレッショルド特性の劣化を促進し、スクリーニング結果をより確実なものにすると共に、試験時間を短縮することができる。特に、負の所定電位Vsの印加を、100[℃]以上、150[℃]以下の高温下で行う場合には、パッケージされた状態の半導体装置100をスクリーニングすることができる。
図3および図4に例示したように、上記スクリーニング方法においては、負の所定電位Vsの印加時間は、10[min]以下であってもよい。ゲート電極8に印加する負の電位と環境温度を適宜設定することにより、印加時間が10[min]以下の短時間であっても、図1(b)に示す第2金属層12の最下点が接続孔hの内部まで入り込み、サブスレッショルド特性が劣化し易いサンプル100aを確実にスクリーニングすることができる。
また、上記スクリーニング方法における半導体装置100の良否判定については、図4のように、半導体装置100のサブスレッショルド特性を測定すればよい。しかしながらこれに限らず、測定時間を短縮するためには、正の所定電位Vgの印加を例えば図4中に一点鎖線A,Bで示した2点の電位値で行い、各検出電流値から半導体装置100の良否を判定することが好ましい。これにより、規定より低いゲート電圧Vgで漏れのコレクタ電流Icが流れるようになったサブスレッショルド特性の劣化サンプルを、短時間で確実にスクリーニングすることができる。尚、当該良否判定では、2点の電位と検出電流値で良否判定を行うため、半導体装置100の初期の閾値電圧に多少のばらつきがある場合であっても、劣化サンプルのみを確実にスクリーニングすることができる。
一方、半導体装置100の初期の閾値電圧にほとんどばらつきがない場合にあっては、正の所定電位Vgの印加を例えば図4中に一点鎖線Aで示した1点の電位値で行い、検出電流値と基準電流値を比較して半導体装置100の良否を判定することで、スクリーニングに要する時間をより短縮することができる。
以上のようにして、図3および図4に示す半導体装置100のスクリーニング方法は、メッキ電極を有した絶縁ゲート型トランジスタからなる半導体装置のスクリーニング方法であって、短時間で冷熱耐久試験と同等のスクリーニング結果を得ることができるスクリーニング方法となっている。
尚、実施例および図1ではNチャネル型のIGBTで示したが、N型領域とP型領域を入れ替えたPチャネル型のIGBTやMOSであってもよい。その時は文中の電圧印加の正負は逆となる。また図3と図4では、スクリーニングの対象がIGBTからなる半導体装置100で、評価部分が主面側の電流端子電極であるエミッタ電極であったが、評価部分が主面側の電流端子電極であるソース電極とドレイン電極であってもよい。このように、上記した本発明の半導体装置のスクリーニング方法は、スクリーニングの対象が任意の絶縁ゲート型トランジスタで、評価部分が主面側のメッキにより形成された任意の電流端子電極であってよい。また、半導体装置100のゲート電極8はトレンチ構造のゲート電極であったが、一般的な平面構造のゲート電極を有する半導体装置にも、上記本発明のスクリーニング方法を適用することができる。
冷熱耐久試験前の半導体装置100の内部構造を示す模式的な断面図で、(a)は、冷熱耐久試験によりサブスレッショルド特性が劣化しない正常サンプル100の状態であり、(b)は、冷熱耐久試験によりサブスレッショルド特性が劣化する異常サンプル100aの状態である。 サブスレッショルド特性が劣化した異常サンプル100bの冷熱耐久試験後の状態を示す模式的な断面図である。 半導体装置100のスクリーニング試験を模式的に示した図である。 図3のスクリーニング試験の結果、サブスレッショルド特性が劣化したサンプルについて、初期とスクリーニング試験後のサブスレッショルド特性を比較して示した図である。 図4の特性劣化の検出原理を模式的に示した図である。 特許文献1に開示された半導体装置90の模式的な断面図である。 図6の半導体装置90と類似のメッキ電極を有したIGBTからなる半導体装置について冷熱耐久試験を行い、劣化の発生したサンプルのサブスレッショルド特性について、冷熱サイクル数をパラメータにして示した図である。
符号の説明
100 半導体装置(正常サンプル)
100a 半導体装置(異常サンプル)
100b 半導体装置(サブスレッショルド特性が劣化した異常サンプル)
1 N+領域
2 P+領域
3 P−領域
4 N−領域
5 P領域
6 トレンチ
7 ゲート酸化膜
8 ゲート電極
9 層間絶縁膜
10 第1金属層(エミッタ電極)
11 コレクタ電極
12 第2金属層(エミッタ電極)
i 陽イオン

Claims (15)

  1. 半導体基板の主面側に、絶縁ゲート型トランジスタのゲート電極が形成されると共に、少なくとも一方の電流端子電極が形成され、
    前記主面側の電流端子電極が、下層の第1金属層とメッキによって形成される上層の第2金属層とからなり、前記ゲート電極の近傍において、前記半導体基板上の層間絶縁膜に形成された接続孔を介して、前記半導体基板の所定領域に接続されてなる半導体装置のスクリーニング方法であって、
    前記主面側の電流端子電極に対して前記ゲート電極に負の所定電位を所定時間印加した後、前記ゲート電極に正の所定電位を印加して前記電流端子電極に流れる電流を検出し、前記検出電流値から前記半導体装置の良否を判定することを特徴とする半導体装置のスクリーニング方法。
  2. 前記負の所定電位が、−5[V]以下であることを特徴とする請求項1に記載の半導体装置のスクリーニング方法。
  3. 前記負の所定電位が、−30[V]以上であることを特徴とする請求項2に記載の半導体装置のスクリーニング方法。
  4. 前記負の所定電位が、−20[V]以上であることを特徴とする請求項3に記載の半導体装置のスクリーニング方法。
  5. 前記負の所定電位の印加を、室温以上、200[℃]以下の高温下で行うことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置のスクリーニング方法。
  6. 前記負の所定電位の印加を、100[℃]以上、150[℃]以下の高温下で行うことを特徴とする請求項5に記載の半導体装置のスクリーニング方法。
  7. 前記所定時間が、10[min]以下であることを特徴とする請求項5または6に記載の半導体装置のスクリーニング方法。
  8. 前記良否の判定において、前記正の所定電位の印加を2点の電位値で行い、各検出電流値から前記半導体装置の良否を判定することを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置のスクリーニング方法。
  9. 前記良否の判定において、前記正の所定電位の印加を1点の電位値で行い、検出電流値と基準電流値を比較して前記半導体装置の良否を判定することを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置のスクリーニング方法。
  10. 半導体基板の主面側に、絶縁ゲート型トランジスタのゲート電極が形成されると共に、少なくとも一方の電流端子電極が形成され、
    前記主面側の電流端子電極が、下層の第1金属層とメッキによって形成される上層の第2金属層とからなり、前記ゲート電極の近傍において、前記半導体基板上の層間絶縁膜に形成された接続孔を介して、前記半導体基板の所定領域に接続されてなる半導体装置であって、
    前記接続孔の上方における前記第2金属層の最下点の高さが、前記層間絶縁膜の高さより高く設定されてなり、
    前記ゲート電極が、−10[V]以下の耐圧を有してなることを特徴とする半導体装置。
  11. 前記ゲート電極が、−20[V]以下の耐圧を有してなることを特徴とする請求項10に記載の半導体装置。
  12. 前記第1金属層が、アルミニウムまたはアルミニウム合金からなることを特徴とする請求項10または11に記載の半導体装置。
  13. 前記第2金属層が、ニッケルまたはニッケル合金からなることを特徴とする請求項10乃至12のいずれか一項に記載の半導体装置。
  14. 前記絶縁ゲート型トランジスタが、IGBTであり、
    前記主面側の電流端子電極が、前記IGBTのエミッタ電極であることを特徴とする請求項10乃至13のいずれか一項に記載の半導体装置。
  15. 前記ゲート電極が、トレンチ構造のゲート電極であることを特徴とする請求項10乃至14のいずれか一項に記載の半導体装置。
JP2006161367A 2006-06-09 2006-06-09 半導体装置のスクリーニング方法および半導体装置 Expired - Fee Related JP4593526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006161367A JP4593526B2 (ja) 2006-06-09 2006-06-09 半導体装置のスクリーニング方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161367A JP4593526B2 (ja) 2006-06-09 2006-06-09 半導体装置のスクリーニング方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2007327918A true JP2007327918A (ja) 2007-12-20
JP4593526B2 JP4593526B2 (ja) 2010-12-08

Family

ID=38928480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161367A Expired - Fee Related JP4593526B2 (ja) 2006-06-09 2006-06-09 半導体装置のスクリーニング方法および半導体装置

Country Status (1)

Country Link
JP (1) JP4593526B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016023964A (ja) * 2014-07-17 2016-02-08 富士電機株式会社 半導体装置の検査方法
US11982701B2 (en) 2021-10-06 2024-05-14 Fuji Electric Co., Ltd. Test method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104431A (ja) * 1992-09-11 1994-04-15 Hitachi Ltd 論理回路と、これを用いたラインイメージセンサと、このラインイメージセンサを用いたファクシミリ装置
JPH07201939A (ja) * 1993-12-28 1995-08-04 Matsushita Electron Corp 半導体素子の信頼性試験方法
JPH08181180A (ja) * 1994-06-30 1996-07-12 Siliconix Inc トレンチトランジスタの試験方法
JPH09152463A (ja) * 1995-11-30 1997-06-10 Hitachi Ltd 化合物半導体装置の劣化寿命試験方法および化合物半導体装置の信頼度評価方法
JP2001228201A (ja) * 2000-02-16 2001-08-24 Fuji Electric Co Ltd チップ集合半導体装置の製造方法
JP2002110981A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置の電極構造および半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104431A (ja) * 1992-09-11 1994-04-15 Hitachi Ltd 論理回路と、これを用いたラインイメージセンサと、このラインイメージセンサを用いたファクシミリ装置
JPH07201939A (ja) * 1993-12-28 1995-08-04 Matsushita Electron Corp 半導体素子の信頼性試験方法
JPH08181180A (ja) * 1994-06-30 1996-07-12 Siliconix Inc トレンチトランジスタの試験方法
JPH09152463A (ja) * 1995-11-30 1997-06-10 Hitachi Ltd 化合物半導体装置の劣化寿命試験方法および化合物半導体装置の信頼度評価方法
JP2001228201A (ja) * 2000-02-16 2001-08-24 Fuji Electric Co Ltd チップ集合半導体装置の製造方法
JP2002110981A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置の電極構造および半導体パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016023964A (ja) * 2014-07-17 2016-02-08 富士電機株式会社 半導体装置の検査方法
US11982701B2 (en) 2021-10-06 2024-05-14 Fuji Electric Co., Ltd. Test method

Also Published As

Publication number Publication date
JP4593526B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
US7859291B2 (en) Method of measuring on-resistance in backside drain wafer
US20080038851A1 (en) Pattern for evaluating electric characteristics, method for evaluating electric characteristics, method for manufacturing semiconductor device and method for providing reliability assurance
CN101740549B (zh) 精确评估栅氧可靠性能的测试结构及测试方法
JP2007278910A (ja) 検査方法及び検査装置
JP4593526B2 (ja) 半導体装置のスクリーニング方法および半導体装置
US7718448B1 (en) Method of monitoring process misalignment to reduce asymmetric device operation and improve the electrical and hot carrier performance of LDMOS transistor arrays
US20180247934A1 (en) Diode having a plate-shaped semiconductor element
JP4449428B2 (ja) 半導体装置の製造方法および半導体装置の試験方法
JP4967476B2 (ja) 半導体装置の検査方法
JP4984714B2 (ja) 半導体装置の検査方法
JP2019125743A (ja) 半導体装置の製造方法
US10748822B2 (en) Method for manufacturing semiconductor device
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
JP5444731B2 (ja) 半導体装置とその検査方法
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
TW202034366A (zh) 用於帶電粒子束檢測之檢測結構及用其檢測缺陷的檢測方法
US8004037B2 (en) MOS type semiconductor device
US11693044B2 (en) Method of inspecting silicon carbide semiconductor device
TW201110550A (en) Driver circuit
JP2022186274A (ja) 半導体装置の製造方法
JP4577506B2 (ja) 半導体素子の試験方法及び規格値決定方法
CN108922857B (zh) 界面缺陷表征结构及界面缺陷检测装置
KR20080088104A (ko) 게이트 절연막의 특성 평가용 테스트 패턴 및 그를 이용한게이트 절연막의 특성 평가 방법
US9548178B2 (en) Fuse structure and monitoring method thereof
JP2020092208A (ja) トレンチゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4593526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees