JP2007316641A - 表示基板とその製造方法及びこれを有する液晶表示装置 - Google Patents

Abstract

【課題】表示基板とその製造方法及びこれを有する液晶表示装置を提供する。
【解決手段】第１領域と第２領域に区分された画素領域を有する基板上に第１及び第２領域にかけて形成されたストレージ電極、ストレージ電極上に形成される透明絶縁膜パターン、透明絶縁膜パターン上の第１及び第２領域にそれぞれ形成された第１及び第２画素電極を含む表示基板を構成し、第１及び第２画素電極のうちのいずれか１つに凹部が形成されるかまたは透明絶縁膜パターンはストレージ電極上の第１領域に形成された第１開口部と第２領域に形成された第２開口部を含む開口部が形成される。
【選択図】図１Ａ

Description

本発明は表示基板とその製造方法及びこれを有する液晶表示装置に係り、より詳細には工程上のエラーを防止し、かつ高画質の映像を表示することができる表示基板とその製造方法及びこれを有する液晶表示装置に関する。

一般的に、液晶表示装置、プラズマ表示装置、有機電界発光表示装置のように映像を表示する表示装置は基板を含んでいる。この基板には複数の画素領域が定義されている。画素領域は映像を表示する最小単位を示し、各表示装置には複数の画素領域が互いに区分されるように定義されている。
各画素領域はそれぞれ同一の構造を有しており、１つの画素領域には表示される映像に対応する電圧が印加される画素電極を備えている。画素電極は基板上に透明導電膜を蒸着した後、これをパターニングして形成される。基板と画素電極との間には、絶縁膜のような中間膜を介在させることができ、中間膜が平坦でなく、表面に段差が形成された場合には、この段差によって、最初設計された画素電極とは異なるものが形成される恐れがある。

本発明の目的は、工程上のエラーを防止することができる表示基板を提供することにある。
本発明の他の目的は前記表示基板の製造方法を提供することにある。本発明の他の目的は、上述した表示基板を利用して高画質の映像を表示することができる液晶表示装置を提供することにある。

本発明の一実施形態に係る表示基板は、ストレージ電極、透明絶縁膜パターン、第１及び第２画素電極を含む。前記ストレージ電極は第１領域と第２領域とを有する基板上に前記第１及び第２領域にかけて形成される。前記透明絶縁膜パターンは前記ストレージ電極上に前記基板を覆うように形成され、前記ストレージ電極が形成された領域で開口部を有する。前記第１及び第２画素電極は前記透明絶縁膜パターン上に形成され、前記第１及び第２領域にそれぞれ位置する。前記第１及び第２画素電極のうちの少なくとも１つは前記ストレージ電極が形成された領域上で少なくとも１つの凹部が形成される。

本発明の他の実施形態に係る表示基板は、ストレージ電極、透明絶縁膜パターン、第１及び第２画素電極を含む。前記ストレージ電極は第１領域と第２領域とを有する基板上に前記第１及び第２領域にかけて形成される。前記透明絶縁膜パターンは前記ストレージ電極上に形成され、前記第１領域の前記ストレージ電極上で第１開口部を有し、前記第２領域の前記ストレージ電極上で第２開口部を有する。前記第１及び第２画素電極は前記透明絶縁膜パターン上に形成され、前記第１及び第２領域にそれぞれ位置する。

本発明の一実施形態に係る表示基板の製造方法は次の過程を含む。第１領域と第２領域とを有する基板上に前記第１及び第２領域にかけて位置するストレージ電極を形成する。前記基板上で前記ストレージ電極から離隔されるようにゲート電極を形成し、前記ゲート電極上で互いに離間するソース電極とドレイン電極とを形成する。前記ソース電極とドレイン電極上に前記ストレージ電極が形成された領域で開口部を有する透明絶縁膜パターンを形成する。前記透明絶縁膜パターン上の前記第１及び第２領域にそれぞれ第１画素電極と第２画素電極を形成する。前記第１及び第２画素電極のうちの少なくとも１つは前記ストレージ電極が形成された領域上で少なくとも１つの凹部が形成される。

本発明の他の実施形態に係る表示基板の製造方法は次の過程を含む。第１領域と第２領域とを有する基板上に前記第１及び第２領域にかけて位置するストレージ電極を形成する。前記基板上において前記ストレージ電極から離間するようにゲート電極を形成し、前記ゲート電極上において互いに離間するソース電極とドレイン電極とを形成する。前記ソース電極とドレイン電極上に前記第１領域の前記ストレージ電極上で第１開口部を有し、前記第２領域の前記ストレージ電極上で第２開口部を有する透明絶縁膜パターンを形成する。前記透明絶縁膜パターン上の前記第１及び第２領域にそれぞれ第１画素電極と第２画素電極とを形成する。

本発明の実施形態に係る液晶表示装置は第１基板及び第２基板、液晶層、ストレージ電極、透明絶縁膜パターン、画素電極、共通電極を含む。前記第１及び第２基板は互いに向き合う。前記液晶層は前記第１及び第２基板の間に介在して、液晶が配列される。前記ストレージ電極は前記第１基板上に形成される。前記透明絶縁膜パターンは前記ストレージ電極上に形成され、前記ストレージ電極が形成された領域で開口される。前記画素電極は前記透明絶縁膜パターン上に形成される。前記共通電極は前記第２基板上に形成され、前記液晶の配列方向を制御する方向制御手段を有する。前記方向制御手段は前記ストレージ電極の端に位置し、前記ストレージ電極の長さ方向と並んでおり、互いに対称の１対からなる。

本実施形態によると、互いに区分された画素電極を形成し、表示装置の動作特性の向上する効果がある。また区分された画素電極を形成する工程において、工程上のエラーによってこれらが電気的に短絡することを防止できる効果がある。

以下、添付の図面を参照して本発明の実施形態を詳細に説明する。ただし、本発明はここで説明される実施形態に限定されず、多様な形態に応用及び変形可能である。以下の実施形態は本発明によって開示された技術思想をより明確にし、さらに本発明が属する分野で平均的な知識を持った当業者に本発明の技術思想を十分に伝達するために提供されるものである。したがって、本発明の範囲が下述する実施形態によって限定されると解釈されてはならない。また実施形態とともに提示された図面において、相及び領域の大きさは明確な説明を強調するために簡略化、または誇張されたものであり、図面において、同一の参照番号は同一の構成要素を示す。

図１Ａは本発明の一実施形態に係る表示基板の平面図である。
図１Ａに示すように、第１領域Ａ１と第２領域Ａ２とを有する基板１を用意する。基板１上にはストレージ電極２０と画素電極６０が形成されている。ストレージ電極２０は第１領域Ａ１と第２領域Ａ２にかけて形成されている。
画素電極６０は、互いに離間して形成され、それぞれ第１領域Ａ１と第２領域Ａ２に位置する第１画素電極６１と第２画素電極６２とを含んでいる。画素電極６０は映像が表示される最小単位である画素領域に対応している。第１及び第２画素電極６１、６２は互いに異なる画素領域に属する構成とすることができ、また同一の画素領域に属する構成とすることができる。第１及び第２画素電極６１、６２が互いに異なる画素領域に属する場合、第１及び第２画素電極６１、６２には互いに異なる映像情報に対応して異なる電圧がそれぞれ印加される。同一の画素領域に属する場合、第１及び第２画素電極６１、６２には同一の映像情報に対応し、高画質の映像を表示するために相互に補償するため異なる電圧がそれぞれ印加される。

ストレージ電極２０の長さ方向を第１方向Ｄ１とすると、画素電極６０はこの第１方向Ｄ１に対して所定の傾きを有し相互に対称である第２及び第３方向Ｄ２、Ｄ３に向かって曲がる形状で形成される。第１領域Ａ１と第２領域Ａ１との境界において、第１画素電極６１は第１方向Ｄ１に突き出た凸辺を有し、第２画素電極６２はこの凸辺に対応するように第１方向Ｄ１に向かって凹んでいる凹辺を有する。第２画素電極６２の凹辺には第１方向Ｄ１に向かって凹んでいる凹部７０が形成されている。凹部７０は、ストレージ電極２０の端部において互いに向き合うように１対で形成されている。

ここで、前述とは逆に、凹部７０が形成された凹辺を有するように第１画素電極６１を形成し、第２画素電極６２が凸辺を有するように形成することもできる。また凹部７０は、ストレージ電極２０上に少なくとも１つ以上を形成すれば良く、その形状や個数において制限はない。ただ、本実施形態の表示基板が液晶表示装置に用いられる場合には凹部７０がストレージ電極２０の端部に一対で形成されることが液晶の配列制御に有利である。これに対する詳細な説明は今後液晶表示装置に関する実施形態において説明する。

図１Ｂは図１ＡのI-I’ラインに沿って切断した断面図である。
図１Ｂに示すように、ストレージ電極２０上には絶縁膜が形成される。絶縁膜は二重膜からなり、下層膜はストレージ電極２０をカバーする透明な無機膜２５で形成される。上層膜はストレージ電極２０上で開口部５０を有するようにパターニングされた透明な有機膜４５で形成される。有機膜４５上には画素電極６０が形成される。

図１Ｃは図１ＡのII-II’ラインに沿って切断した断面図である。
第１画素電極６１と第２画素電極６２はストレージ電極２０上で互いに離間して形成されており、この離間する間隔は凹部７０によってさらに増加する。上述のように、凹部７０によって間隔が増加することによって、画素電極６０を形成する時、第１及び第２画素電極６１、６２が相互に電気的に短絡されることを防止することができる。これについては、以後上述の構造を有する表示基板の製造方法を通じて説明する。

図２Ａ〜図２Ｄは図１Ｃの表示基板を製造する過程を説明する断面図である。
図２Ａに示すように、基板１上にストレージ電極２０が形成される。ストレージ電極２０は銅、アルミニウム、銀、クロム系列の金属、またはこれらの合金を蒸着して導電膜を形成した後、導電膜をエッチングして形成される。
ストレージ電極２０上に無機膜２５が形成される。無機膜２５は、例えば窒化シリコン膜でプラズマ化学気相蒸着法を用いて基板１の全面を覆うように形成される。無機絶縁膜２５上に有機膜４５が形成される。有機膜４５は、例えばアクリル成分の樹脂を塗布した後、これをパターニングして開口部５０を有するように形成される。

図２Ｂに示すように、有機膜４５上に透明導電膜６０'が形成される。透明導電膜６０'は酸化亜鉛インジウムや酸化柱石インジウムをスパッタリングで蒸着して形成することができる。この場合、透明導電膜６０'は均一の厚さで形成され、開口部５０が形成された領域における段差によって表面高低が一定ではない。
透明導電膜６０'上に感光膜８０'が塗布される。感光膜８０'はスピンコーティング方法で塗布され、この場合、透明導電膜６０'の表面高低に関わらず、感光膜８０'の表面が全般に平坦に形成され、領域別の厚さは一定にならない。

感光膜８０'に対する露光が行われる。感光膜８０'がポジティブタイプの場合を例として説明すると、前述の露光の際、透明導電膜６０'で除去される部分に対応する領域の感光膜８０'が露光される。この露光される領域において、感光膜８０'に到達する光（矢印として表示）の強度は一定であるが、当該領域での感光膜８０'の厚さは一定ではない。したがって、露光された領域のうち、感光膜８０'の厚さが厚い領域では光が感光膜８０'の底面まで及ばない可能性がある。

例えば、有機膜４５が形成された領域上において光が到達しなければならない経路は‘Ｌ１’に該当し、開口部５０が形成された領域において光が到達しなければならない経路は‘Ｌ１'より長い‘Ｌ２’になる。
図２Ｃに示すように、感光膜８０'のうち露光された部分を現像により除去することにより、感光膜パターン８０が形成される。感光膜パターン８０によって、ストレージ電極２０の一部と、これに隣接して形成された透明導電膜６０'が露出する。

図２Ｃにおいて点線で表示されたものは、露光の時、光が到達せずに、感光膜８０'が設定と異なり、一部残留してもよい部分を示したものである。
図２Ｄに示すように、感光膜パターン８０をエッチングマスクとして用いて透明導電膜６０'をエッチングすることで、互いに離間した第１及び第２画素電極６１、６２を含む画素電極６０を形成する。このエッチングの時、凹部７０が形成され、第１及び第２画素電極６１、６２の間の間隔は凹部７０の形成のために広くなる。

図２Ｄにおいて点線として表示されたものは、露光の時、光が到達せずに、感光膜８０'が設定と異なり、一部残留することによって、その下部の透明導電膜８０'が残留してもよい部分を示す。この部分は凹部７０が形成された領域と重畳する。これによって、凹部７０が形成されない場合に、第１及び第２画素電極６１、６２が相互に連結して電気的に短絡（ｓｈｏｒｔ）してもよいことが分かる。すなわち、凹部７０は画素電極６０形成の時、第１及び第２画素電極６１、６２の間の短絡を遮断して工程上の不良を防止する役割を果たす。

図３Ａは本発明の他の実施形態に係る表示基板の平面図である。
図３Ａに示す表示基板は、基板１、ゲートライン１０、データライン４０、薄膜トランジスタＴ１、Ｔ２、画素電極６０を備えている。ゲートライン１０とデータライン４０は基板１上で互いに交差して複数形成されている。この複数のゲートライン１０とデータライン４０が交差しながら複数の画素領域ＰＡが定義される。複数の画素領域ＰＡのそれぞれは互いに同一の構造を有するので、以下では１つの画素領域ＰＡを基準にして説明する。

画素領域ＰＡは第１領域ＰＡ１と第２領域ＰＡ２に区分され、このような領域区分に対応して画素電極６０は第１画素電極６１と第２画素電極６２とを含む。第１画素電極６１は第１領域ＰＡ１に位置し、第２画素電極６２は第２領域ＰＡ２で第１画素電極６１と離間した位置に配置される。第１画素電極６１は所定領域が切開されており、この切開された部分と第１及び第２画素電極６１、６２との間の離間する間隔として、画素電極６０が切開部パターン６５を有するようになる。

画素電極６０には電圧が印加され、第１及び第２画素電極６１、６２には、相互間に動作特性を補償するためのそれぞれ異なる電圧が印加される。このために、第１及び第２画素電極６１、６２にそれぞれ対応するように第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２が設けられている。
第１薄膜トランジスタＴ１は第１ゲート電極１１ｇ、第１ソース電極４１ｓ及び第１ドレイン電極４１ｄを含んでいる。第１ゲート電極１１ｇは第１ゲートライン１１から分岐されて形成されている。第１ソース電極４１ｓはデータライン４０から分岐されて形成されている。第１ドレイン電極４１ｄは第１ソース電極４１ｓから離間して形成され、第１コンタクトホールｈ１を通じて第１画素電極６１と電気的に接続されている。

第２薄膜トランジスタＴ２は第２ゲート電極１２ｇ、第２ソース電極４２ｓ及び第２ドレイン電極４２ｄを含んでいる。第２ゲート電極１２ｇは第２ゲートライン１２から分岐されて形成されている。第２ソース電極４２ｓはデータライン４０から分岐されて形成されている。第２ドレイン電極４２ｄは第２ソース電極４２ｓから離間しており、第２コンタクトホールｈ２を通じて第２画素電極６２と電気的に接続されている。

画素領域ＰＡの中心部にはストレージ電極２０が形成されている。ストレージ電極２０は第１画素領域ＰＡ１と第２画素領域ＰＡ２にかけて一体に形成されている。ストレージ電極２０上には透明絶縁膜パターン（図３Ｂの符号５０参照）が形成されて基板１の全面を覆っている。透明絶縁膜パターンには開口部５１、５２が形成されている。開口部５１、５２は第１領域ＰＡ１のストレージ電極２０上に形成される第１開口部５１と第２領域ＰＡ２のストレージ電極２０上に形成される第２開口部５２とを含んでいる。透明絶縁膜パターンは開口部５１、５２が形成された領域を除いて、第１及び第２画素電極６１、６２の境界を含む所定の領域でストレージ電極２０をカバーする。

図３Ｂ図３ＡのIII-III’ラインに沿って切断した断面図である。
図３Ｂに示すように、基板１上の所定領域にそれぞれ互いに離間するように第１ゲート電極１１ｇ、ストレージ電極２０及び第２ゲート電極１２ｇが形成されている。第１ゲート電極１１ｇ、ストレージ電極２０及び第２ゲート電極１２ｇ上には基板１の全面を覆うようにゲート絶縁膜２１が形成されている。

ゲート絶縁膜２１上には、第１ゲート電極１１ｇをカバーするように第１半導体パターン３１、第１ソース電極４１ｓ及び第１ドレイン電極４１ｄが形成されており、これらを通じて第１薄膜トランジスタＴ１が形成されている。第１半導体パターン３１は、第１アクティブパターン３１ａとその上部の第１オミックコンタクトパターン３１ｂとを含んでおり、第１オミックコンタクトパターン３１ｂは第１ソース電極４１ｓ及び第１ドレイン電極４１ｄに沿って相互間に分離するように形成されている。

また、ゲート絶縁膜２１上には第２ゲート電極１２ｇをカバーするように第２半導体パターン３２、第２ソース電極４２ｓ及び第２ドレイン電極４２ｄが形成されており、これらを通じて第２薄膜トランジスタＴ２が形成されている。第２半導体パターン３２は第２アクティブパターン３２ａとその上部の第２オミックコンタクトパターン３２ｂを含んでおり、第２オミックコンタクトパターン３２ｂは第２ソース電極４２ｓ及び第２ドレイン電極４２ｄに沿って相互間に分離するように形成されている。

第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２上には、基板１の全面を覆うように保護膜４３が形成されており、保護膜４３上には透明絶縁膜パターン５０が形成されている。保護膜４３と透明絶縁膜パターン５０は第１及び第２コンタクトホールｈ１、ｈ２を有している。第１コンタクトホールｈ１を通じて第１ドレイン電極４１ｄの所定の領域が露出し、第２コンタクトホールｈ２を通じて第２ドレイン電極４２ｄの所定の領域が露出する。

透明絶縁膜パターン５０上には画素電極６０が形成される。第１画素電極６１は第１領域ＰＡ１に形成されて第１薄膜トランジスタＴ１と電気的に接続される。第２画素電極６２は第２領域ＰＡ２に形成されて第２薄膜トランジスタＴ２と電気的に接続される。第１及び第２画素電極６１、６２はストレージ電極２０上で透明絶縁膜パターン５０にカバーされる部分で境界を成す。

ストレージ電極２０と第１及び第２画素電極６１、６２、その間のゲート絶縁膜２１と保護膜４３によってストレージキャパシタが形成される。透明絶縁膜パターン５０は数マイクロメーター程度で厚く形成され、開口部５１、５２が形成された領域で透明絶縁膜パターン５０が除去されて、ストレージ電極２０と第１及び第２画素電極６１、６２との間の離隔距離が減少する。その結果、ストレージキャパシタのキャパシタンスが増加して動作特性が向上することができる。

ただ、ストレージ電極２０上の一部分は透明絶縁膜パターン５０によってカバーされ、これは第１及び第２画素電極６１、６２を形成する際に、これらが相互に電気的に短絡することを防止するためのものである。
これに対する詳細な説明は、以下、上記の構造を有する表示基板の製造方法を通じて説明する。

図４Ａ〜図４Ｇは図３Ｂの表示基板の製造方法を説明する断面図である。
図４Ａに示すように、基板１上にゲート導電膜を形成した後、これをパターニングして第１ゲート電極１１ｇ、ストレージ電極２０及び第２ゲート電極１２ｇを形成する。ゲート導電膜は銅、アルミニウム、銀、クロム系列の金属、またはこれらの合金を蒸着して形成することができ、エッチング液を利用した湿式エッチング法によってゲート導電膜をエッチングすることができる。

図４Ｂに示すように、第１ゲート電極１１ｇ、ストレージ電極２０及び第２ゲート電極１２ｇ上にゲート絶縁膜２１を形成する。ゲート絶縁膜２１は無機系化合物、例えば窒化シリコン膜でプラズマ化学気相蒸着法を利用して基板１の全面を覆うように形成することができる。
この後、ゲート絶縁膜２１上に半導体膜３０'とデータ導電膜４０'を形成する。半導体膜３０'は非晶質シリコン膜でプラズマ化学気相蒸着法を利用して基板１の全面を覆うように形成することができる。半導体膜３０'はアクティブ膜３０ａ'とその上部のオミックコンタクト膜３０ｂ'とを含む。オミックコンタクト膜３０ｂ'は不純物イオンを含む。データ導電膜４０'はゲート導電膜と同一の方法で形成することができる。

データ導電膜４０'上に第１感光膜パターン９１が形成される。第１感光膜パターン９１はデータ導電膜４０'上にフォトレジスト成分の感光膜をコーティングした後、これを露光及び現像することで形成できる。
第１感光膜パターン９１は位置によって異なる厚さを有する。第１感光膜パターン９１は第１及び第２ゲート電極１１ｇ、１２ｇ上で第１厚さｔ１を有し、第１及び第２ゲート電極１１ｇ、１２ｇの端部と、ここに接する領域では第１厚さｔ１より厚い第２厚さｔ２を有する。第１感光膜パターン９１によってストレージ電極２０上に形成されたデータ導電膜４０'が露出する。

上述のように、領域別に異なる厚さを有するように、感光膜に対して露光する際に、スリットマスクまたはハーフトーンマスクをフォトマスクとして用いる。スリットマスクまたはハーフトーンマスクは投光領域と不投光領域の他に中間投光領域を有する。中間投光領域ではスリットの間隔を調節するか、または中間トーンを有する物質を利用して、一部の光が透過して感光膜が露光される。感光膜がポジティブタイプの場合、中間投光領域に対応する部分では感光膜全体の中間の厚さを有するパターンを形成することができる。

図４Ｃに示すように、第１感光膜パターン９１をエッチングマスクとして利用してデータ導電膜４０'と半導体膜３０'がエッチングされる。データ導電膜４０'はゲート導電膜と同一方法でエッチングすることができ、その結果、データ導電膜パターン４０”が形成される。次に、半導体膜３０'をエッチングすることにより予備半導体膜パターン３０”を形成する。予備半導体膜パターン３０”は予備アクティブパターン３０ａ”と予備オミックコンタクトパターン３０ｂ”とを含む。予備半導体膜パターン３０”とデータ導電膜パターン４０”は同一のパターンで形成されて、平面上で相互に重畳する。

第１感光膜パターン９１を第１厚さｔ１だけ均一に除去して第２感光膜パターン９２を形成する。第２感光膜パターン９２は第２厚さｔ２と第１厚さｔ１との差に該当する厚さを有し、第１及び第２ゲート電極１１ｇ、１２ｇをカバーするデータ導電膜パターン４０”を露出する。
図４Ｄに示すように、第２感光膜パターン９２をエッチングマスクとして用いてデータ導電膜パターン４０”をエッチングする。その結果、第１ゲート電極１１ｇ上に第１ソース電極４１ｓと第１ドレイン電極４１ｄが形成され、第２ゲート電極１２ｇ上に第２ソース電極４２ｓと第２ドレイン電極４２ｄとが形成される。また予備半導体膜パターン３０”を再びエッチングし、第１半導体パターン３１と第２半導体パターン３２とを形成する。再びエッチングする際に、第１半導体パターン３１から２つの部分に分離した第１オミックコンタクトパターン３１ｂが形成され、第２半導体パターン３２から２つの部分に分離した第２オミックコンタクトパターン３２ｂが形成される。

このように、第１及び第２半導体パターン３１、３２を形成し、それぞれ第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２を完成する。第１及び第２薄膜トランジスタＴ１、Ｔ２を完成する際に、第１及び第２半導体パターン３１、３２と第１及び第２ソース電極４１ｓ、４２ｓと第１及び第２ドレイン電極４１ｄ、４２ｄは同一のフォトマスクを利用して形成することができ、その結果、工程手続きとそれによる費用を減少することができる。

図４Ｅに示すように、第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２上に保護膜４３と透明絶縁膜パターン５０を形成する。保護膜４３はゲート絶縁膜２１と同一の方法で形成することができる。透明絶縁膜パターン５０は有機膜、例えばアクリル成分の樹脂を塗布した後、これをパターニングして形成することができる。
保護膜４３と透明絶縁膜パターン５０は、第１及び第２コンタクトホールｈ１、ｈ２を有するようにパターニングされる。また透明絶縁膜パターン５０はストレージ電極２０上で第１及び第２開口部５１、５２を有するようにパターニングされる。

保護膜４３と透明絶縁膜パターン５０は次のように同一のフォトマスクを利用して形成することができる。すなわち、保護膜４３と有機膜とを塗布した後、フォトリソグラフィ及び現像工程を進行し、第１及び第２コンタクトホールｈ１、ｈ２が形成される領域では、保護膜４３が露出するように透明絶縁膜のすべての厚さを除去し、ストレージ電極２０上の第１及び第２開口部５１、５２が形成される領域では、保護膜４３が露出しないように透明絶縁膜が所定の厚さで残るようにする。以後、乾式エッチングを進行すれば、露出した保護膜４３が除去されて第１及び第２コンタクトホールｈ１、ｈ２が形成される。同時にストレージ電極２０上では所定厚さ残った透明絶縁膜を除去することによって開口部５１、５２が形成される。

図４Ｆに示すように、透明絶縁膜パターン５０上に透明導電膜６０'を形成する。透明導電膜６０'はスパッタリングで蒸着して形成することができ、蒸着の時、透明導電膜１６０'は均一の厚さで形成されるため、表面高低は一定ではない。
透明導電膜６０'上に感光膜９３'を塗布する。感光膜９３'はスピンコーティング方法で塗布することができ、透明導電膜６０'の表面高低に関わらず、感光膜９３'はほぼ平坦に形成することができる。その結果、感光膜９３'は領域別で厚さが一定にならない。

感光膜９３'に対する露光が行われる。感光膜９３'がポジティブタイプの場合、透明導電膜６０'で除去される部分に対応する感光膜９３'を露光する。この露光される領域において、感光膜９３'に到達する光（矢印として表示）の強度は一定であるが、該当する領域での感光膜９３'の厚さは一定ではない。したがって、露光する領域のうち、感光膜９３'の厚さが厚い領域では光が感光膜９３'の底面まで及ぶないようにすることもできる。

例えば、ストレージ電極２０上の透明絶縁膜パターン５０がカバーする領域における光の経路は‘Ｌ１’まで到達することとなる。もしこの領域の透明絶縁膜パターン５０に開口を設ける場合には、光の経路は ‘Ｌ２’だけ増加する位置まで到達する必要がある。
図４Ｇに示すように、感光膜９３'において露光された部分を現像工程により除去し、残っている部分をエッチングマスクで透明導電膜６０'をエッチングして画素電極６０を形成する。画素電極６０は第１及び第２画素電極６１、６２を含み、第１及び第２画素電極６１、６２はストレージ電極２０上で境界を成して互いに分離する。

ところが、図４Ｆに示したように、感光膜９３'において露光された領域のうち、その厚さが厚い領域では光が感光膜９３'の底面まで到達せずに、感光膜９３'の一部が残る場合がある。このようにして感光膜９３'が残る領域では、その下部の透明導電膜６０'が残ることとなる。もし、ストレージ電極２０上の透明絶縁膜パターン５０が完全に開口されている場合は、該当領域において感光膜９３'が完全に露光されずに、透明導電膜６０'が残るようになる。

上記のような場合、エッチングの際に、第１及び第２画素電極６１、６２が互いに電気的に短絡する場合がある。本実施形態では、ストレージ電極２０が第１及び第２画素電極６１、６２の境界に該当する所定の領域で透明絶縁膜パターン５０によりカバーすることにより、第１及び第２画素電極６１、６２が互いに電気的に短絡することを防止する。
一方、上記した短絡が発生しない範囲内で、透明絶縁膜パターン５０がストレージ電極２０をカバーする領域の大きさをより小さくすることができる。この場合、ストレージキャパシタのキャパシタンスがより向上して、動作特性を向上することができる。具体的にカバーされる領域で透明絶縁膜パターン５０の厚さを少し減らすか、または該当の領域で第１及び第２開口部５１、５２に沿って透明絶縁膜パターン５０が緩慢に傾くように形成する方案は多様に提案されており、これらを適宜適用することができる。

以下では例示的な観点において、上記のような表示基板が用いられた表示装置の１つである液晶表示装置に対して説明する。
図５は本発明の一実施形態に係る液晶表示装置のブロック図であり、図６は本発明の一実施形態に係る液晶表示装置の２つの副画素に対する等価回路図である。
図５に示したように、本発明の一実施形態に係る液晶表示装置は液晶表示板組立体（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐａｎｅｌ ａｓｓｅｍｂｌｙ）７００、これと接続されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、及びこれらを制御する信号制御部６００を含む。

等価回路において、液晶表示板組立体７００は、複数の信号線（図示しない）とこれに接続されており、ほぼ行列の形態で配列された複数の画素（ｐｉｘｅｌ）ＰＸを含む。一方、図６に示したように、液晶表示板組立体７００は互いに向い合う下部及び上部表示板１００、２００とその間に介在する液晶が配列される液晶層３００を含む。
信号線はゲート信号（“走査信号”ともいう）を伝達する複数のゲートライン（図示しない）とデータ信号を伝達する複数のデータライン（図示しない）とを含む。ゲートラインはほぼ行方向に延在して、互いにほぼ平行であり、データラインはほぼ列方向に延在して、互いにほぼ平行である。

各画素ＰＸは一対の副画素を含み、各副画素は液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）Ｃｌｃａ、Ｃｌｃｂを含む。２つの副画素のうちの少なくとも１つはゲートライン、データライン及び液晶キャパシタＣｌｃａ、Ｃｌｃｂと接続されたスイッチング素子（図示しない）を含む。
液晶キャパシタＣｌｃａ／Ｃｌｃｂは下部表示板１００の副画素電極ＰＥａ／ＰＥｂと上部表示板２００の共通電極ＣＥを２つの端子とし、副画素電極ＰＥａ／ＰＥｂと共通電極ＣＥとの間の液晶層３００は誘電体として機能する。一対の副画素電極ＰＥａ、ＰＥｂは互いに分離しており、１つの画素電極ＰＥを成す。共通電極ＣＥは上部表示板２００の全面に形成されており、共通電圧Ｖｃｏｍが印加される。液晶層３００はマイナスの誘電率異方性を有し、液晶層３００の液晶分子は電場がない状態でその長軸が下部及び上部表示板１００、２００の表面に対して垂直になるように配向することができる。

一方、色表示を実現するためには、各画素ＰＸが基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの１つを固有に表示する空間分割方式、各画素ＰＸが時間に応じて交互に基本色を表示する時間分割方式などを用いて、所望する色相が認識されるように構成する。基本色の例として、赤色、緑色、青色の光の三原色を用いることができる。図６は空間分割の一例として、各画素ＰＸが上部表示板２００の領域に基本色のうちの１つを示す色フィルターＣＦを備える場合を示す。図６とは異なり、色フィルターＣＦを、下部表示板１００の副画素電極ＰＥａ、ＰＥｂの上または下に形成することもできる。

表示板１００、２００の外面には偏光子（ｐｏｌａｒｉｚｅｒ）（図示しない）をそれぞれ取り付け、２つの偏光子の偏光軸が直交するように構成できる。この場合、電場が形成されなかった時、液晶層３００に入射した光は外部に透過しない。反射型液晶表示装置の場合には２つの偏光子のうちの１つを省略することができる。
図５に示すように、階調電圧生成部８００は画素ＰＸの透過率と係わる複数の階調電圧（または基準階調電圧）を生成する。

ゲート駆動部４００は、液晶表示板組立体７００のゲートラインと接続されてゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの組み合わせからなるゲート信号Ｖｇをゲートラインに印加する。
データ駆動部５００は液晶表示板組立体７００のデータラインと接続されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ信号としてデータラインに印加する。階調電圧生成部８００がすべての階調に対する電圧を提供するのではなく、所定数の基準階調電圧のみを提供し、データ駆動部５００が階調電圧生成部８００から提供された基準階調電圧を分圧して、すべての階調に対する階調電圧を生成してこの中からデータ信号を選択するように構成することもできる。

信号制御部６００はゲート駆動部４００及びデータ駆動部５００などを制御する。
このような駆動装置４００、５００、６００、８００のそれぞれは、少なくとも１つの集積回路チップの形態で液晶表示板組立体７００上に直接装着することができ、ＦＰＣ膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示しない）上に装着して、ＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体７００に付着することもでき、または、別途の印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）（図示しない）上に装着することもできる。これとは異なり、これら駆動装置４００、５００、６００、８００を、液晶表示板組立体７００に集積することもできる。また、駆動装置４００、５００、６００、８００を単一チップに集積する構成とすることができ、これらのうちの少なくとも１つまたはこれらをなす少なくとも１つの回路素子を単一チップの外に配置することもできる。

次に、図７〜図１３Ｃ、そして上述した図５及び図６を参照して本発明の一実施形態に係る液晶表示板組立体に対して詳細に説明する。
図７は本発明の一実施形態に係る液晶表示板組立体の一画素に対する等価回路図である。
図７に示すように、この実施形態における一画素中には、複数対のゲートラインＧＬａ、ＧＬｂ、複数のデータラインＤL及び複数のストレージラインＳＬを含む信号線と、ここに接続された複数の画素ＰＸを備えている。

各画素ＰＸは、一対の副画素ＰＸａ、ＰＸｂを含み、各副画素ＰＸａ、ＰＸｂはそれぞれ該当のゲートラインＧＬａ、ＧＬｂ及びデータラインＤＬに接続されているスイッチング素子Ｑａ、Ｑｂと、ここに接続された液晶キャパシタＣｌｃａ、Ｃｌｃｂと、スイッチング素子Ｑａ、Ｑｂ及びストレージ電極ではＳＬに接続されているストレージキャパシタＣｓｔａ、Ｃｓｔｂとを含む。

各スイッチング素子Ｑａ、Ｑｂは下部表示板１００に設けられている薄膜トランジスタなどの三端子素子として、その制御端子はゲートラインＧＬａ、ＧＬｂに接続されており、入力端子はデータラインＤＬに接続されており、出力端子は液晶キャパシタＣｌｃａ、Ｃｌｃｂ及びストレージキャパシタＣｓｔａ、Ｃｓｔｂに接続されている。
液晶キャパシタＣｌｃａ、Ｃｌｃｂの補助的な役割を果たすストレージキャパシタＣｓｔａ、Ｃｓｔｂは、下部表示板１００に設けられたストレージ電極線ＳＬと画素電極ＰＥとが絶縁体を間にして重畳して配置され、ストレージ電極線ＳＬには共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかしストレージキャパシタＣｓｔａ、Ｃｓｔｂは副画素電極ＰＥａ、ＰＥｂが絶縁体を媒介にして、直上の前端ゲートラインと重畳して配置することができる。

液晶キャパシタＣｌｃａ、Ｃｌｃｂなどについては、上述したので、詳細な説明は略する。
このような液晶表示板組立体を含む液晶表示装置では、信号制御部６００が１つの画素ＰＸに対する入力映像信号Ｒ、Ｇ、Ｂを受信して２つの副画素ＰＸａ、ＰＸｂに対する出力映像信号ＤＡＴに変換してデータ駆動部５００に送ることができる。これとは異なり、階調電圧生成部８００で、２つの副画素ＰＸａ、ＰＸｂに対する階調電圧集合を別に作って、これを交互にデータ駆動部５００に提供するか、データ駆動部５００でこれを交互に選択することによって、２つの副画素ＰＸａ、ＰＸｂに互いに異なる電圧を印加することができる。ただ、この時、２つの副画素ＰＸａ、ＰＸｂの合成ガンマ曲線が正面での基準ガンマ曲線に近くなるように映像信号を補正するか、階調電圧集合を作るのが好ましい。例えば、正面での合成ガンマ曲線はこの液晶表示板組立体に最適になるように決められた正面での基準ガンマ曲線と一致するようにし、側面での合成ガンマ曲線は正面での基準ガンマ曲線と一番近くなるようにする。

図７に示した液晶表示板組立体の一例について、図８〜図１１、及び上述した図７を参考して詳細に説明する。
図８は本発明の一実施形態に係る液晶表示板組立体の配置図であり、図９〜図１１はそれぞれ図８に示した液晶表示板組立体をIV-IV’、V-V’及VI-VI’線に沿って切断した断面図である。

図８〜図１１に示すように、本実施形態に係る液晶表示板組立体は互いに向い合う下部表示板１００と上部表示板２００及びこれら表示板１００、２００の間に介在する液晶層３００を含む。
まず、下部表示板１００について説明する。
透明なガラスまたはプラスチックなどで製造された絶縁基板１１０上に、複数対の第１及び第２ゲートライン１２１ａ、１２１ｂ及び複数のストレージ電極線（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅｓ）１３１を含む複数のゲート導電体を形成する。

第１及び第２ゲートライン１２１ａ、１２１ｂはゲート信号を伝達し、主に図の横方向に延在し、それぞれ画素の上側及び下側に位置する。
第１ゲートライン１２１ａは、図の下方に突き出した複数の第１ゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４ａと、異なる層またはゲート駆動部４００との接続のために幅が広く形成された端部１２９ａを含む。第２ゲートライン１２１ｂは、図の上方に突き出した複数の第２ゲート電極１２４ｂと、異なる層またはゲート駆動部４００との接続のために幅が広く形成された端部１２９ｂを含む。ゲート駆動部４００を基板１１０上に集積する場合、ゲートライン１２１ａ、１２１ｂを延長して、これと直接接続することができる。

ストレージ電極線１３１は共通電圧Ｖｃｏｍなどの所定の電圧が印加され、主に図の横方向に延在している。ストレージ電極線１３１は、それぞれ第１ゲートライン１２１ａ及び第２ゲートライン１２１ｂの間に位置している。各ストレージ電極線１３１は、図の上下に幅が拡張された複数のストレージ電極（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ）１３７を含んでいる。しかし、ストレージ電極１３７を含めたストレージ電極線１３１の形状及び配置は様々な形態に変形することができる。

ゲート導電体１２１ａ、１２１ｂ、１３１は、アルミニウムＡlやアルミニウム合金などのアルミニウム系列金属、銀Ａｇや銀合金などの銀系列金属、銅Ｃｕや銅合金など銅系列金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系列金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）などで形成することができる。しかし、これらは物理的性質が異なる２つの導電膜（図示しない）を含む多重膜構造とすることもできる。このうち、１つの導電膜は信号遅延や電圧降下を減らすように比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）が低い金属、例えば、アルミニウム系列金属、銀系列金属、銅系列金属などで製造することができる。これとは異なり、他の導電膜は他の物質、特に酸化亜鉛インジウムＩＺＯ及び酸化錫インジウムＩＴＯとの物理的、化学的、電気的接触特性が優れた物質、たとえば、モリブデン系列金属、クロム、タンタル、チタンなどで形成することができる。このような組み合わせの例として、クロム下部膜とアルミニウム（合金）上部膜及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート導電体１２１ａ、１２１ｂ、１３１はその他多様な金属または導電体で形成することができる。

ゲート導電体１２１ａ、１２１ｂ、１３１の側面は基板１１０面に対して傾いており、その勾配角は約３０゜〜約８０゜とすることが好ましい。
ゲート導電体１２１ａ、１２１ｂ、１３１上には窒化シリコンＳｉＮｘまたは酸化シリコンＳｉＯｘなどからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。

ゲート絶縁膜１４０上には水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（以下、非晶質シリコンは略称ａ−Ｓｉとして記載する）または多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）などからなる複数の第１及び第２島型半導体１５４ａ、１５４ｂが形成されている。第１及び第２島型半導体１５４ａ、１５４ｂはそれぞれ第１及び第２ゲート電極１２４ａ、１２４ｂ上に位置している。

島型半導体１５４ａ、１５４ｂ上には、島型抵抗性接触部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６３ａ、１６５ａが形成されている。抵抗性接触部材１６３ａ、１６５ａは、燐などのｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質で形成するか、あるいはシリサイド（ｓｉｌｉｃｉｄｅ）で形成することができる。第１及び第２島型抵抗性接触部材１６３ａ、１６５ａは対をなし、島型半導体１５４ａ、１５４ｂ上に配置されている。

半導体１５４ａ、１５４ｂと抵抗性接触部材１６３ａ、１６５ａの側面も基板１１０面に対して傾いており、勾配角は３０°〜８０°程度である。
抵抗性接触部材１６３ａ、１６５ａ及びゲート絶縁膜１４０上には複数のデータライン（ｄａｔａ ｌｉｎｅ）１７１と複数対の第１及び第２ドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５ａ、１７５ｂを含むデータ導電体が形成されている。

データライン１７１はデータ信号を伝達し、通常、図の縦方向に延在しており、ゲートライン１２１ａ、１２１ｂ及びストレージ電極線１３１と交差する。各データライン１７１は全体にかけて一直線ではなく、少なくとも二度曲がるように形成されている。
各データライン１７１は、第１及び第２ゲート電極１２４ａ、１２４ｂに向かってそれぞれ突き出した形状の複数対の第１及び第２ソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３ａ、１７３ｂと、異なる層またはデータ駆動部５００との接続のために幅が拡張された端部１７９を含む。データ駆動部５００を基板１１０上に集積する場合、データライン１７１を延長してこれと直接接続することができる。

第１及び第２ドレイン電極１７５ａ、１７５ｂは互いに分離しており、データライン１７１とも分離している。
第１及び第２ドレイン電極１７５ａ、１７５ｂは第１及び第２ゲート電極１２４ａ、１２４ｂを中心に第１及び第２ソース電極１７３ａ、１７３ｂと向き合い、棒型の端部分は曲がった第１及び第２ソース電極１７３ａ、１７３ｂで一部囲まれている。

第１及び第２ゲート電極１２４ａ、１２４ｂ、第１及び第２ソース電極１７３ａ、１７３ｂ及び第１及び第２ドレイン電極１７５ａ、１７５ｂは第１及び第２半導体１５４ａ、１５４ｂとともに第１及び第２薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）Ｑａ、Ｑｂを構成しており、第１及び第２薄膜トランジスタＱａ、Ｑｂのチャンネル（ｃｈａｎｎｅｌ）は、第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとの間の第１及び第２半導体１５４ａ、１５４ｂに形成されている。

データ導電体１７１、１７５ａ、１７５ｂは、モリブデン、クロム、タンタル及びチタンなど耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）またはこれらの合金で形成することが好ましく、耐火性金属膜（図示しない）と低抵抗導電膜（図示しない）とを含む多重膜構造とすることもできる。多重膜構造の例では、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜とすることができる。しかし、データ導電体１７１、１７５ａ、１７５ｂはその他にも多様な金属または導電体で構成することができる。

データ導電体１７１、１７５ａ、１７５ｂもその側面が基板１１０面に対して３０°〜８０°程度の勾配角で傾いた構成であることが好ましい。
抵抗性接触部材１６３ａ、１６５ａは、その下の半導体１５４ａ、１５４ｂとその上のデータ導電体１７１、１７５ａ、１７５ｂとの間のみに存在しており、これらの間の接触抵抗を低くする。半導体１５４ａ、１５４ｂはソース電極とドレイン電極との間だけでなく、データ導電体１７１、１７５ａ、１７５ｂで覆わない露出された部分がある。

データ導電体１７１、１７５ａ、１７５ｂ及び露出された半導体１５４ａ、１５４ｂ部分の上には透明な絶縁膜パターンで構成される保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成されている。保護膜１８０は無機絶縁物または有機絶縁物などで形成され、平坦な表面とすることができる。有機絶縁物は４．０以下の誘電定数であることが好ましく、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有するものを用いることもできる。しかし、保護膜１８０は有機膜の優れた絶縁特性を示し、さらに露出した半導体１５４ａ、１５４ｂの部分に悪い影響が及ばないように下部無機膜と上部有機膜の二重膜構造にすることができる。

保護膜１８０には、データライン１７１の端部分１７９と第１及び第２ドレイン電極１７５ａ、１７５ｂの一方部分をそれぞれ露出する複数のコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）１８２、１８５ａ、１８５ｂが形成されており、保護膜１８０とゲート絶縁膜１４０には、ゲートライン１２１ａ、１２１ｂの端部分１２９ａ、１２９ｂをそれぞれ露出する複数のコンタクトホール１８１ａ、１８１ｂが形成されている。また保護膜１８０はストレージ電極１３７上で形成された開口部１８６を有する。

保護膜１８０上には、複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１及び複数の接触補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）９８１ａ、９８１ｂ、９８２が形成されている。これらは透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属により形成することができる。
各画素電極１９１は互いに分離している一対の第１及び第２副画素電極１９１ａ、１９１ｂを含んでいる。

第１副画素電極１９１ａは、それぞれコンタクトホール１８５ａを通じてそれぞれの第１ドレイン電極１７５ａと接続されており、第２副画素電極１９１ｂはコンタクトホール１８５ｂを通じてそれぞれの第２ドレイン電極１７５ｂと接続されている。
画素電極１９１は、保護膜１８０を挟んでデータライン１７１と重畳している。１つのデータライン１７１は隣り合う画素電極１９１と全て重畳する。

次に、図１２、図１３Ａ、図１３Ｂ及び図１３Ｃを参照して、このような液晶表示板組み立て体の画素電極の詳細構造に対して説明する。
図１２は本発明の様々な実施形態による液晶表示板組み立て体において１つの画素電極の概略的な配置図であり、図１３Ａ〜図１３Ｃは図１２に示した各副画素電極の基本になる電極片の平面図である。

図１２に示したように、本発明の実施形態に係る液晶表示板組み立て体の各画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１は互いに分離している一対の第１及び第２副画素電極１９１ａ、１９１ｂを含んでいる。第１副画素電極１９１ａと第２副画素電極１９１ｂは行方向に隣接し、切開部（ｃｕｔｏｕｔ）９９１ａ、９９１ｂを有している。共通電極２７０（図６参照）は第１及び第２副画素電極１９１ａ、１９１ｂと向い合う切開部９７１ａ、９７１ｂを有している。

第１及び第２副画素電極１９１ａ、１９１ｂのそれぞれは、少なくとも図１３Ａに示した平行四辺形の電極片１９６の１つと図１３Ｂに示した平行四辺形の電極片１９７の１つを含んでいる。図１３Ａ及び図１３Ｂに示した電極片１９６、１９７を上下に連結すれば、図１３Ｃに示した基本電極１９８になり、各副画素電極１９１ａ、１９１ｂはこのような基本電極１９８に基づく構造を有する。

図１３Ａ及び図１３Ｂに示したように、電極片１９６、１９７のそれぞれは一対の斜辺（ｏｂｌｉｑｕｅ ｅｄｇｅ）１９６ｏ、１９７ｏ及び一対の横辺（ｔｒａｎｓｖｅｒｓｅ ｅｄｇｅ）１９６ｔ、１９７ｔを有しており、ほぼ平行四辺形である。各斜辺１９６ｏ、１９７ｏは横辺１９６ｔ、１９７ｔに対して斜角（ｏｂｌｉｑｕｅ ａｎｇｌｅ）をなし、斜角の大きさはほぼ４５°〜１３５°であることが好ましい。便宜上横辺１９６ｔ、１９７ｔを中心に垂直の状態で傾いた方向（“傾斜方向”）によって区分して、図１３Ａのように右側に傾いた場合を“右傾斜”といい、図１３Ｂのように左に傾いた場合を“左傾斜”と言う。

電極片１９６、１９７において、横辺１９６ｔ、１９７ｔの長さ、すなわち幅Ｗと横辺１９６ｔ、１９７ｔとの間の距離、すなわち高さＨは、表示板組み立て体７００の大きさに応じて自由に決めることができる。また各電極片１９６、１９７において横辺１９６ｔ、１９７ｔは他の部分との関係を考慮して折れるか飛び出すなどの変形可能性があるため、このような変形の全てを含んで平行四辺形と呼ぶ。

共通電極２７０には、電極片１９６、１９７と向き合う切開部９６１、９６２が形成されており、電極片１９６、１９７は切開部９６１、９６２を中心に２つの副領域Ｓ１、Ｓ２に区画される。切開部９６１、９６２には少なくとも１つのノッチ（ｎｏｔｃｈ）がある。切開部９６１、９６２は電極片１９６、１９７の斜辺１９６ｏ、１９７ｏと平行に形成された斜線部９６１ｏ、９６２ｏと、斜線部９６１ｏ、９６２ｏと鈍角をなしながら電極片１９６、１９７の横辺１９６ｔ、１９７ｔと重畳する横部９６１ｔ、９６２ｔを含む。

各副領域Ｓ１、Ｓ２は切開部９６１、９６２の斜線部９６１ｏ、９６２ｏ及び電極片１９６、１９７の斜辺１９６ｔ、１９７ｔにより定義される２つの主辺（ｐｒｉｍａｒｙ ｅｄｇｅ）を有する。主辺の間の距離、すなわち副領域の幅は約２５〜４０μｍ程度であることが好ましい。
図１３Ｃに示した基本電極１９８は右傾斜電極片１９６と左傾斜電極片１９７が結合して構成される。右傾斜電極片１９６と左傾斜電極片１９７の角度はほぼ直角であることが望ましく、２つの電極片１９６、１９７は一部だけで連結される。連結されない部分は切開部９９０を構成するものであり、基本電極１９８の折れ曲がった部分における凹んだ側に位置して形成される。このような切開部９９０は省略することが可能である。

連結された２つの電極片１９６、１９７の外方側に位置する（図の上下端に位置する）横辺１９６ｔ、１９７ｔが基本電極１９８の横辺１９８ｔを構成し、２つの電極片１９６、１９７の対応する斜辺１９６ｏ、１９７ｏは互いに連結されて基本電極１９８の屈曲辺（ｃｕｒｖｅｄ ｅｄｇｅ）１９８ｏ１、１９８ｏ２を形成する。
屈曲辺１９８ｏ１、１９８ｏ２は、横辺１９８ｔと鈍角、例えば約１３５°を形成して接続する凸辺（ｃｏｎｖｅｘ ｅｄｇｅ）１９８ｏ１及び横辺１９８ｔと鋭角、例えば約４５°を形成して接続する凹辺（ｃｏｎｃａｖｅ ｅｄｇｅ）１９８ｏ２を含む。屈曲辺１９８ｏ１、１９８ｏ２は、一対の斜辺１９６ｏ、１９７ｏがほぼ直角を形成して接続されるため、その折れた角度はほぼ直角である。

切開部９６０は、凹辺１９８ｏ２上の凹頂点ＣＶから凸辺１９８ｏ１上の凸頂点ＶＶに向かってほぼ基本電極１９８の中心まで延長される構成とすることができる。
また、共通電極２７０の切開部９６１、９６２は互いに連結されて１つの切開部９６０を構成する。この時、切開部９６１、９６２で重複する横部９６１ｔ、９６２ｔは、一体となって１つの横部９６０ｔ１を構成する。この新たな形態の切開部９６０は次のように説明することができる。

切開部９６０は、屈曲点ＣＰを有する屈曲部９６０ｏ、屈曲部９６０ｏの屈曲点ＣＰに連結されている中央横部９６０ｔ１、及び屈曲部９６０ｏの両端に連結されている一対の縦断横部９６０ｔ２を含む。切開部９６０の屈曲部９６０ｏは直角に接続する一対の斜線部からなり、基本電極１９８の屈曲辺１９８ｏ１、１９８ｏ２とほぼ平行であり、基本電極１９８を左辺部と右辺部に二等分する。切開部９６０の中央横部９６０ｔ１は屈曲部９６０ｏと鈍角、例えば約１３５°を形成し、ほぼ基本電極１９８の凸頂点ＶＶに向かって延長されている。縦断横部９６０ｔ２は基本電極１９８の横辺１９８ｔに整列されており、屈曲部９６０ｏと鈍角、例えば約１３５°を形成する。

基本電極１９８と切開部９６０は基本電極１９８の凸頂点ＶＶと凹頂点ＣＶを連結する仮想の直線（“横中心線”といい）に対してほぼ反転対称である。
図１２に示した各画素電極１９１において、第１副画素電極１９１ａの大きさは第２副画素電極１９１ｂの大きさより小さい。特に、第２副画素電極１９１ｂの高さ（図の上下方向のサイズ：以下、高さと記載する）が第１副画素電極１９１ａの高さより大きく、両副画素電極１９１ｂの幅（これら画素電極を構成する各電極片の左右方向の幅）は実質的に同一である。第２副画素電極１９１ｂの電極片の数は第１副画素電極１９１ｂの電極片の数より多い。

第１副画素電極１９１ａは左傾斜電極片１９７と右傾斜電極片１９６からなり、図１３Ｃに示した基本電極１９８と実質的に同一の構造を有する。
第２副画素電極１９１ｂは２つ以上の左傾斜電極片１９７と２つ以上の右傾斜電極片１９６の組み合わせからなり、図１３Ｃに示した基本電極１９８とこれに結合された左傾斜及び右傾斜電極片１９６、１９７を含む。

図１２に示した第２副画素電極１９１ｂは全部で６個の電極片１９１ｂ１〜１９１ｂ６からなり、このうち２つの電極片１９１ｂ５、１９１ｂ６は第１副画素電極１９１ａの上下に配置されている。画素電極１９１ｂは三回折れた構造を有し、一回折れた構造に比べて 縦方向にさらに優れている画質の映像が表示される。また、第１副画素電極１９１ａの電極片１９１ａ１、１９１ａ２と第２副画素電極１９１ｂの電極片１９１ｂ５、１９１ｂ６が隣接する位置において、共通電極２７０の切開部９６１、９６２の横部９６１ｔ、９６２ｔが一体となって１つの横部を構成していることから、開口率がさらに増加する。

中間の電極片１９１ａ１、１９１ａ２、１９１ｂ１、１９１ｂ２とその上下に配置された電極片１９１ｂ３〜１９１ｂ６の高さが互いに異なる。例えば、上下電極片１９１ｂ３〜１９１ｂ６の高さが中間電極片１９１ａ１、１９１ａ２、１９１ｂ１、１９１ｂ２の約１／２であり、これによって第１副画素電極１９１ａと第２副画素電極１９１ｂの面積比はほぼ１：２になる。このように、上下電極片１９１ｂ３〜１９１ｂ６の高さを調節すれば、所望の面積比を得ることができる。

図１２において、第１及び第２副画素電極１９１ａ、１９１ｂの位置関係及び折れた方向を変更することが可能であり、図１２の画素電極１９１を上下左右に反転対称移動するか、回転移動することで変形することができる。
図８〜図１３Ｃに示すように、第１及び第２副画素電極１９１ａ、１９１ｂと上部表示板２００の共通電極２７０は、その間の液晶層３００部分とともにそれぞれ第１及び第２液晶キャパシタＣｌｃａ、Ｃｌｃｂを構成し、薄膜トランジスタＱａ、Ｑｂがターンオフした後にも印加された電圧を維持する。

第１及び第２副画素電極１９１ａ、１９１ｂはゲート絶縁膜１４０を挟んでストレージ電極１３７と重畳して、それぞれ第１及び第２ストレージキャパシタＣｓｔａ、Ｃｓｔｂで構成され、第１及び第２ストレージキャパシタＣｓｔａ、Ｃｓｔｂは第１及び第２液晶キャパシタＣｌｃａ、Ｃｌｃｂの電圧維持能力を強化する。この時、保護膜１８０には開口部１８６が形成されているため、画素電極１９１とストレージ電極１３７との間にはゲート絶縁膜１４０のみが存在し、画素電極１９１とストレージ電極線１３１と間の距離が短くなるため、電圧維持能力が向上する。

接触補助部材９８１ａ、９８１ｂ、９８２はそれぞれコンタクトホール１８１ａ、１８１ｂ、１８２を通じてゲートライン１２１ａ、１２１ｂの端部１２９ａ、１２９ｂ及びデータライン１７１の端部１７９と接続される。接触補助部材９８１ａ、９８１ｂ、９８２はゲートライン１２１ａ、１２１ｂの端部１２９ａ、１２９ｂ及びデータライン１７１の端部１７９と外部装置との接着性を補強して、これらを保護する。

図９及び図１０に示すように、上部表示板２００の断面構造に関して説明する。
透明なガラスまたはプラスチックなどからなる絶縁基板２１０上に遮光部材（ｌｉｇｈｔ ｂｌｏｃｋｉｎｇ ｍｅｍｂｅｒ）２２０が形成されている。遮光部材２２０は画素電極１９１の境界に対応する部分と薄膜トランジスタに対応する部分とをカバーし、画素電極１９１の間の光漏れを防ぎ、画素電極１９１と向き合う開口領域を定義する。

基板２１０及び遮光部材２２０上には、さらに複数の色フィルタ２３０が形成されている。色フィルタ２３０は遮光部材２２０で囲まれた領域内に大部分が存在し、画素電極１９１の列方向に沿って延長されて配置される。各色フィルタ２３０はレッド、グリーン及びブルーの三原色のうちの１つを表示することができる。
色フィルタ２３０及び遮光部材２２０上にはオーバーコート（ｏｖｅｒｃｏａｔ）２５０が形成されている。オーバーコート２５０は（有機）絶縁物で形成することができ、色フィルタ２３０が露出されることを防止し、平坦面を提供する。このオーバーコート２５０は省略することも可能である。

オーバーコート２５０上には共通電極２７０が形成されている。
共通電極２７０には複数の切開部９７１ａ、９７１ｂが形成されている。
表示板１００、２００の内側面には配向膜（ａｌｉｇｎｍｅｎｔ ｌａｙｅｒ）９１１、９２１が形成されており、これらは垂直配向膜とすることができる。
表示板１００、２００の外側面には偏光子（ｐｏｌａｒｉｚｅｒ）９１２、９２２が具備されており、両偏光子９１２、９２２の偏光軸は直交し、このうちの１つの偏光軸はゲートライン１２１ａ、１２１ｂに対して平行であることが好ましい。反射型液晶表示装置の場合には２つの偏光子９１２、９２２のうちの１つを省略することができる。

液晶表示装置は偏光子９１２、９２２、位相遅延膜、表示板１００、２００及び液晶層３００に光を供給する照明部（ｂａｃｋｌｉｇｈｔ ｕｎｉｔ：図示せず）を含むことができる。
液晶層３００はマイナスの誘電率異方性を有し、液晶層３００の液晶分子は電場がない状態でその長軸が２つの表示板１００、２００の表面に対して垂直になるように配向されている。

以下、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は外部のグラフィック制御器（図示せず）から入力映像信号Ｒ、Ｇ、Ｂ及びこの表示を制御する入力制御信号を受信して液晶表示板組み立て体７００の動作条件に従って処理し、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成した後、それぞれゲート駆動部４００及びデータ駆動部５００に送る。

ゲート駆動部４００は信号制御部６００からのゲート制御信号ＣＯＮＴ１に応じてゲートオン電圧Ｖｏｎをゲートラインに印加して、このゲートラインに接続されたスイッチング素子をターンオンさせる。これによって、データラインに印加されたデータ信号が、ターンオンしたスイッチング素子を通じて該当する画素ＰＸに印加される。
この時、１つの画素電極１９１を構成する第１副画素電極１９１ａと第２副画素電極１９１ｂは別個のスイッチング素子と連結されており、２つの副画素には互いに異なる時間に同一のデータラインを通じて別個のデータ電圧が印加される。一方、第１副画素電極１９１ａと第２副画素電極１９１ｂは別個のスイッチング素子と接続されており、同一の時間に互いに異なるデータラインを通じて別個のデータ電圧を印加することができる。また、第１副画素電極１９１ａはスイッチング素子（図示せず）と接続されており、第２副画素電極１９１ｂが第１副画素電極１９１ａと容量性結合されている場合には、第１副画素電極１９１ａを含む副画素のみにスイッチング素子を通じてデータ電圧が印加され、第２副画素電極１９１ｂを含む副画素には第１副画素電極１９１ａの電圧変化に応じて変化する電圧を印加するように構成できる。この時、面積が相対的に小さい第１副画素電極１９１ａの電圧が面積が相対的に大きい第２副画素電極１９１ｂの電圧より高く設定される。

画素ＰＸに印加されたデータ信号の電圧と共通電圧Ｖｃｏｍとの差は液晶キャパシタの充電電圧、すなわち画素電圧として示す。液晶分子は画素電圧の大きさに応じてその配列が異なり、これによって液晶層３００を通過する光の偏光が変化する。このような偏光の変化は表示板組み立て体３００に取り付けられた偏光子によって光の透過率の変化として示し、これを通じて画素ＰＸは映像信号ＤＡＴの階調が示される輝度を表示する。

液晶分子の傾斜角度は電気場の強さによって変わり、２つの液晶キャパシタＣｌｃａ、Ｃｌｃｂの電圧が互いに異なるので、液晶分子の傾斜角度が異なり、これによって２つの副画素の輝度が異なる。したがって第１液晶キャパシタＣlｃａの電圧と第２液晶キャパシタＣlｃｂの電圧を適切に調節すれば、側面から見る映像と正面から見る映像とを最も近似させることができ、すなわち側面ガンマ曲線と正面ガンマ曲線とを最も禁じさせることができ、これによって側面視認性を向上させることができる。

また、高い電圧が印加される第１副画素電極１９１ａの面積を第２副画素電極１９１ｂの面積より小さくすれば、側面ガンマ曲線を正面ガンマ曲線にさらに近似させることができる。特に第１及び第２副画素電極１９１ａ、１９１ｂの面積比が約１:２〜１:３である場合、側面ガンマ曲線が正面ガンマ曲線により近似し、側面視認性が向上する。
液晶分子の傾斜方向は一次的に電場生成電極１９１、２７０の切開部９７１ａ、９７１ｂと副画素電極１９１ａ、１９１ｂの辺が主電場を歪曲して作る水平成分によって決定される。このような主電場の水平成分は切開部９７１ａ、９７１ｂの辺と副画素電極１９１ａ、１９１ｂの辺にほぼ垂直である。

切開部９７１ａ、９７１ｂによって分割された副領域上の液晶分子は、大部分が周辺に対して垂直方向に傾くため、傾斜方向は、ほぼ４つの方向になる。このように液晶分子の傾斜方向を多様にすることにより、液晶表示装置の基準視野角が大きくなる。
切開部９７１ａ、９７１ｂが形成された領域と同一の領域で、切開部９７１ａ、９７１ｂに代えて共通電極２７０上に突起を形成する場合、この突起が切開部９７１ａ、９７１ｂと同様に作用する。すなわち、突起によって電場が歪曲し、液晶表示装置の基準視野角を大きくすることができる。

一方、副画素電極１９１ａ、１９１ｂの間の電圧差によって副次的に生成される副電場（ｓｅｃｏｎｄａｒｙ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）の方向は副領域の主辺と垂直である。したがって、副電場の方向と主電場の水平成分の方向とを一致させる。その結果、副画素電極１９１ａ、１９１ｂの間の副電場は、液晶分子の傾斜方向を決定するために提供される。

前述したように、共通電極２７０の切開部は中央横部９６０ｔ１、屈曲部９６０ｏ及び縦断横部９６０ｔ２を含む。図８に示すように、中央横部９６０ｔ１がストレージ電極１３７と完全に重畳するように位置する場合、該当する中央横部９６０ｔ１はストレージ電極１３７のエッジに沿って分離された一対で形成することができる。中央横部９６０ｔ１は、屈曲部９６０ｏを構成する互いに対称の一対の斜線部が接する地点に位置する。この斜線部が接する地点で、液晶分子は斜線部の右傾斜部分と左傾斜部分の両方の影響に受けて、その配列方向が乱れる。中央横部９６０ｔ１は上記のような現像を防止し、液晶分子の配列方向を制御する手段として作用する。

ところが、図９に示すように、ストレージ電極１３７が形成された領域では共通電極２７０から開口部１８６が形成された領域までの離間距離が増加する。したがって、該当する領域での液晶分子に対する制御機能が弱くなり、中央横部９６０ｔ１において正常に作用できなくなるおそれがある。このような点を防止するために、図８および図９に示すように、ストレージ電極１３７が形成された領域と重畳するように位置する中央横部９６０ｔ１は、ストレージ電極１３７のエッジ部分に一対で形成する。

図１４を参考して本発明の他の実施形態による液晶表示板組み立て体について説明する。
図１４は本発明の他の実施形態による液晶表示板組み立て体の一部を示す配置図である。
本実施形態による液晶表示板組み立て体も互いに向き合う下部表示板（図示せず）と上部表示板（図示せず）及びこれら２つの表示板の間に介された液晶層（図示しない）を含む。

本実施形態による液晶表示板組み立て体の垂直構造は図８〜図１３Ｃに示した液晶表示板組み立て体の層状構造とほぼ類似であり、共通的な部分に対する詳細な説明は省略する。
下部表示板に対して説明すれば、絶縁基板（図示せず）上に複数のゲートライン（図示せず）及びストレージ電極線１３１を含む複数のゲート導電体が形成されている。ストレージ電極線１３１はストレージ電極１３７を含む。ゲート導電体上にはゲート絶縁膜（図示せず）が形成されている。ゲート絶縁膜の上には島型半導体（図示せず）が形成されており、その上には複数の抵抗性接触部材（図示せず）が形成されている。抵抗性接触部材及びゲート絶縁膜上には複数のデータライン１７１を含むデータ導電体が形成されている。データ導電体１７１及び露出した半導体部分上には開口部１８６を有する保護膜（図示せず）が形成されており、保護膜及びゲート絶縁膜には複数のコンタクトホール（図示せず）及び開口部１８６が形成されている。保護膜上には複数の画素電極１９１と複数の接触補助部材（図示せず）が形成されている。

上部表示板に対して説明すれば、絶縁基板（図示せず）上に遮光部材（図示せず）、複数の色フィルタ（図示せず）、オーバーコート（図示せず）、共通電極（図示せず）、及び配向膜（図示せず）が形成されている。
画素電極１９１は凹辺を有する第１副画素１９１ａlと凸辺を有する第２副画素１９１ｂrに区分され、凹辺の角部には少なくとも１つの凹部１９３ａ、１９３ｂが形成されている。第１副画素１９１ａlの２つの凹部１９３ａ、１９３ｂは開口部１８６の側面に沿って形成されている。これによって、隣り合う第１及び第２副画素１９１ａl、１９１ｂrの間隔を充分に確保して、第１及び第２副画素１９１ａl、１９１ｂr間に電気的に短絡が発生することを防止することができる。

凹部１９３ａ、１９３ｂは少なくとも１つ形成されれば良く、その形状や個数に対する制限はない。但し、凹部１９３ａ、１９３ｂは画素電極１９１の所定部分を切開することによって形成することができるため、前述の実施形態において共通電極２８０の中央横部９６０ｔ１と同様に液晶分子の方向を制御する手段として用いることができる。この場合、前記中央横部９６０ｔ１と同一の原理によって、ストレージ電極１３７と重畳される領域では凹部１９３ａ、１９３ｂがストレージ電極２０のエッジに一対で形成されることが好ましい。

図１５を参考して本発明の他の実施形態による液晶表示板組み立て体について説明する。
図１５は本発明の他の実施形態による液晶表示板組み立て体の一部を示す配置図である。
本実施形態による液晶表示板組み立て体も互いに向き合う下部表示板（図示せず）と上部表示板（図示せず）及びこれら２つの表示板の間に介された液晶層（図示せず）を含む。

本実施形態による液晶表示板組み立て体の垂直構造は図８〜図１３Ｃに示した液晶表示板組み立て体の層状構造とほぼ類似であり、共通的な部分に対する詳細な説明は省略する。
図１５に示すように、左側に配置されている画素電極１９１の第１副画素電極１９１ａl及び右側に配置されている画素電極１９１の第２副画素電極１９１ｂrは、行方向に隣り合うように配置されている。第１及び第２副画素電極１９１ａl、１９１ｂrはそれぞれ凸辺１９４ａ、１９４ｂを有する。また第１及び第２副画素電極１９１ａl、１９１ｂrは、２つの斜辺１９５ａ１、１９５ａ２、１９５ｂ１、１９５ｂ２及び２つの斜辺の間を連結する縦辺１９５ａ３、１９５ｂ３からなる凹辺１９５ａ、１９５ｂを有する。

ストレージ電極線１３１は、画素電極１９１の中央部を横切るように形成される。すなわちストレージ電極線１３１を中心に画素電極１９１は上下対称になる。１つのストレージ電極１３７は隣り合う２つの画素電極１９１に部分的に重畳している。より詳細には、ストレージ電極１３７は、左側に位置する画素電極１９１の第１副画素電極１９１ａl及び右側に位置する画素電極１９１の第２副画素電極１９１ｂrと重畳する。ストレージ電極１３７は第１副画素電極１９１ａlと重畳する第１部分１３７ａ及び第２副画素電極１９１ｂrと重畳する第２部分１３７ｂを含む。

ストレージ電極１３７と画素電極１９１との間には保護膜が形成され、保護膜は第１開口部１８７ａと第２開口部１８７ｂとを有する。第１開口部１８７ａはストレージ電極１３７の第１部分１３７ａを露出し、第２開口部１８７ｂはストレージ電極１３７の第２部分１３７ｂを露出する。第１及び第２開口部１８６、１８７は第１副画素電極１９１ａl及び第２副画素電極１９１ｂrと重畳する部分で分離されている。これによって、第１及び第２開口部１８７ａ、１８７ｂの段差部位に第１及び第２副画素電極１９１ａl、１９１ｂr間の短絡（ｓｈｏrｔ）が発生することを防止できる。

第２開口部１８７ｂの頂点のうち第２副画素電極１９１ｂrの凸辺に近い２つの頂点は面取りがされており、面取りがされている斜辺は第２副画素電極１９１ｂrの凸辺と平行である。これによって、ストレージキャパシタの容量が低下することを防止できる。
以上、例示的な観点からいくつの実施形態を見たが、該当の技術分野の通常の知識を有する当業者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更できることを理解できる。

本発明の一実施形態に係る表示基板の平面図である。 図１ＡのI-I’ラインに沿って切断した断面図である。 図１ＡのII-II’ラインに沿って切断した断面図である。 図１Ｃの表示基板を製造する過程を説明する断面図である。 図１Ｃの表示基板を製造する過程を説明する断面図である。 図１Ｃの表示基板を製造する過程を説明する断面図である。 図１Ｃの表示基板を製造する過程を説明する断面図である。 本発明の他の実施形態に係る表示基板の平面図である。 図３ＡのIII-III’ラインに沿って切断した断面図である。 図３Ｂの表示基板の製造方法を説明する断面図である。 図３Ｂの表示基板の製造方法を説明する断面図である。 図３Ｂの表示基板の製造方法を説明する断面図である。 図３Ｂの表示基板の製造方法を説明する断面図である。 図３Ｂの表示基板の製造方法を説明する断面図である。 図３Ｂの表示基板の製造方法を説明する断面図である。 図３Ｂの表示基板の製造方法を説明する断面図である。 本発明の一実施形態に係る液晶表示装置のブロック図である。 本発明の一実施形態に係る液晶表示装置の２つの副画素に対する等価回路図である。 本発明の一実施形態に係る液晶表示板組立体の一画素に対する等価回路図である。 本発明の一実施形態に係る液晶表示板組立体の配置図である。 図４に示した液晶表示板組立体をIV-IV’、V-V’及びVI-VI’ラインに沿って切断した断面図である。 図４に示した液晶表示板組立体をIV-IV’、V-V’及びVI-VI’ラインに沿って切断した断面図である。 図４に示した液晶表示板組立体をIV-IV’、V-V’及びVI-VI’ラインに沿って切断した断面図である。 図４に示した液晶表示板組立体の画素電極及び共通電極の配置図である。 図１２に示した各副画素電極の基本となる電極片の平面図である。 図１２に示した各副画素電極の基本となる電極片の平面図である。 図１２に示した各副画素電極の基本となる電極片の平面図である。 本発明の他の実施形態に係る液晶表示板組立体の一部を示す配置図である。 本発明の他の実施形態に係る液晶表示板組立体の一部を示す配置図である。

Claims (35)

1. 第１領域と第２領域を有する基板上に前記第１及び第２領域にかけて形成されたストレージ電極と、
   前記ストレージ電極上に前記基板を覆うように形成され、前記ストレージ電極が形成された領域で開口部を有する絶縁膜パターンと、
   前記絶縁膜パターン上に形成され、前記第１及び第２領域にそれぞれ位置する第１画素電極と第２画素電極とを含み、
   前記第１及び第２画素電極のうちの少なくとも１つは前記ストレージ電極が形成された領域上で少なくとも１つの凹部が形成されたことを特徴とする表示基板。
2. 前記第１及び第２領域はそれぞれ異なる画素領域に属することを特徴とする請求項１に記載の表示基板。
3. 前記第１及び第２領域は同一の画素領域に属し、映像情報に対応される互いに異なる電圧が印加されることを特徴とする請求項１に記載の表示基板。
4. 前記第１及び第２画素電極は前記ストレージ電極の長さ方向に対して傾斜し、相互対称である方向に屈曲する形状を有することを特徴とする請求項１に記載の表示基板。
5. 前記凹部は前記ストレージ電極の縁部に位置し、前記ストレージ電極の長さ方向に平行であって互いに対称である一組であることを特徴とする請求項４に記載の表示基板。
6. 前記絶縁膜パターンは有機絶縁膜を含むことを特徴とする請求項１に記載の表示基板
7. 前記有機絶縁膜は各画素領域で前記開口部を定義することを特徴する請求項６に記載の表示基板
8. 第１領域と第２領域を有する基板上に前記第１及び第２領域にかけて形成されたストレージ電極と、
   前記ストレージ電極上に形成され、前記第１領域の前記ストレージ電極上で第１開口部を有し、前記第２領域の前記ストレージ電極上で第２開口部を有する絶縁膜パターンと、
   前記絶縁膜パターン上に形成され、前記第１及び第２領域にそれぞれ位置する第１画素電極と第２画素電極と、
   を含むことを特徴とする表示基板。
9. 前記第１及び第２領域はそれぞれ相異なる画素領域に属することを特徴とする請求項８に記載の表示基板。
10. 前記第１及び第２領域は同一の画素領域に属し、互いに異なる電圧が印加されることを特徴とする請求項８に記載の表示基板。
11. 前記第１及び第２画素電極は前記ストレージ電極の長さ方向に対して傾斜するとともに、前記ストレージ電極の長さ方向の軸として対称であり、全体として屈曲する形状を有することを特徴とする請求項８に記載の表示基板。
12. 前記絶縁膜パターンは前記第１及び第２開口部のうちの少なくとも１つが少なくとも１つの頂点で面取りされており、前記面取りされた辺は前記相互対称である方向中のいずれか１つと平行であることを特徴とする請求項１１に記載の表示基板。
13. 前記絶縁膜パターンは有機絶縁膜を含むことを特徴する請求項８に記載の表示基板。
14. 前記有機絶縁膜は各画素領域で前記第１及び第２開口部を定義することを特徴とする請求項１３に記載の表示基板。
15. 第１領域と第２領域を有する基板上に前記第１及び第２領域にかけて位置するストレージ電極を形成する段階と、
    前記基板上で前記ストレージ電極から離間するようにゲート電極を形成し、前記ゲート電極上で互いに離間するソース電極とドレイン電極を形成する段階と、
    前記ソース電極とドレイン電極上に前記ストレージ電極が形成された領域で開口部を有する絶縁膜パターンを形成する段階と、
    前記絶縁膜パターン上の前記第１及び第２領域にそれぞれ第１画素電極と第２画素電極を形成する段階と、
    を含み、前記第１及び第２画素電極のうちの少なくとも１つは前記ストレージ電極が形成された領域上で少なくとも１つの凹部が形成されたことを特徴とする表示基板の製造方法。
16. 前記ソース電極とドレイン電極を形成する段階は、
    前記ゲート電極と前記ストレージ電極を覆うように半導体膜とデータ導電膜を形成する段階と、
    前記半導体膜上で、前記データ導電膜を露出し、領域によって互いに異なる第１及び第２厚さを有する感光膜パターンを形成する段階と、
    前記感光膜パターンによって露出された前記データ導電膜及びその下部の前記半導体膜を１次除去する段階と、
    前記感光膜パターンを前記第１厚さだけ除去する段階と、
    前記第１厚さだけ除去された感光膜パターンによって露出された前記１次除去されたデータ導電膜を２次除去して前記ソース電極とドレイン電極を形成する段階と、
    前記ソース電極とドレイン電極によって露出された前記１次除去された半導体膜を部分的に２次除去する段階と、
    を含むことを特徴とする請求項１５に記載の表示基板の製造方法。
17. 前記ゲート電極を形成する段階は相互に離間する第１ゲート電極と第２ゲート電極を形成する段階を含み、
    前記ソース電極とドレイン電極を形成する段階は、
    前記第１ゲート電極上に第１ソース電極と前記第１ソース電極から離間し、前記第１画素電極に電気的に接続される第１ドレイン電極を形成する段階と、
    前記第２ゲート電極上に第２ソース電極と前記第２ソース電極から離間し、前記第２画素電極に電気的に接続される第２ドレイン電極を形成する段階と、
    を含むことを特徴とする請求項１５に記載の表示基板の製造方法。
18. 前記絶縁膜パターンは有機絶縁膜を含むことを特徴とする請求項１５に記載の表示基板の製造方法。
19. 前記有機絶縁膜は各画素領域で前記開口部を定義することを特徴とする請求項１８に記載の表示基板の製造方法。
20. 第１領域と第２領域を有する基板上に前記第１及び第２領域にかけて位置するストレージ電極を形成する段階と、
    前記基板上で前記ストレージ電極から離間するようにゲート電極を形成し、前記ゲート電極上で互いに離間するソース電極とドレイン電極を形成する段階と、
    前記ソース電極とドレイン電極上に前記第１領域の前記ストレージ電極上で第１開口部を有し、前記第２領域の前記ストレージ電極上で第２開口部を有する絶縁膜パターンを形成する段階と、
    前記絶縁膜パターン上の前記第１及び第２領域にそれぞれ第１画素電極と第２画素電極を形成する段階と、
    を含むことを特徴とする表示基板の製造方法。
21. 前記ソース電極とドレイン電極を形成する段階は、
    前記ゲート電極と前記ストレージ電極を覆うように半導体膜とデータ導電膜を形成する段階と、
    前記半導体膜上に、前記データ導電膜を露出し、領域によって互いに異なる第１及び第２厚さを有する感光膜パターンを形成する段階と、
    前記感光膜パターンによって露出された前記データ導電膜及びその下部の前記半導体膜を１次除去する段階と、
    前記感光膜パターンを前記第１厚さだけ除去する段階と、
    前記第１厚さだけ除去された感光膜パターンによって露出された前記１次除去されたデータ導電膜を２次除去して前記ソース電極とドレイン電極を形成する段階と、
    前記ソース電極とドレイン電極によって露出された前記１次除去された半導体膜を部分的に２次除去する段階と、
    を含むことを特徴とする請求項２０に記載の表示基板の製造方法。
22. 前記ゲート電極を形成する段階は相互に離間する第１ゲート電極と第２ゲート電極を形成する段階を含み、
    前記ソース電極とドレイン電極を形成する段階は、
    前記第１ゲート電極上に第１ソース電極と前記第１ソース電極から離間し、前記第１画素電極に電気的に接続される第１ドレイン電極を形成する段階、
    前記第２ゲート電極上に第２ソース電極と前記第２ソース電極から離間し、前記第２画素電極に電気的に接続される第２ドレイン電極を形成する段階と、
    を含むことを特徴とする請求項２０に記載の表示基板の製造方法。
23. 前記絶縁膜パターンは有機絶縁膜を含むことを特徴とする請求項２０に記載の表示基板の製造方法。
24. 前記有機絶縁膜は各画素領域で前記第１及び第２開口部を定義することを特徴とする請求項２３に記載の表示基板の製造方法。
25. 互いに向き合う第１基板と第２基板と、
    前記第１及び第２基板との間に介され、液晶が配列された液晶層と、
    前記第１基板上に形成されたストレージ電極と、
    前記ストレージ電極上に形成され、前記ストレージ電極が形成された領域で開口される絶縁膜パターンと、
    前記絶縁膜パターン上に形成された画素電極と、
    前記第２基板上に形成され、前記液晶の配列方向を制御する方向制御手段を有する共通電極と、
    を含み、前記方向制御手段は前記ストレージ電極の縁部に位置し、前記ストレージ電極の長さ方向に平行であって互いに対称である一組であることを特徴とする液晶表示装置。
26. 前記方向制御手段と前記ストレージ電極の縁部は平面上で見る時、互いに重畳することを特徴とする請求項２５に記載の液晶表示装置。
27. 前記方向制御手段は前記共通電極の一部が除去された切開部パターンであることを特徴とする請求項２５に記載の液晶表示装置。
28. 前記方向制御手段は前記共通電極上に形成された突起であることを特徴とする請求項２５に記載の液晶表示装置。
29. 前記第１基板は前記ストレージ電極が形成された領域で境界を有する第１領域と第２領域を有し、前記方向制御手段は前記第１及び第２領域の境界から離間するように位置することを特徴とする請求項２５に記載の液晶表示装置。
30. 前記画素電極は前記第１領域に位置する第１画素電極と前記第２領域に位置する第２画素電極とを含むことを特徴とする請求項２９に記載の液晶表示装置。
31. 前記第１及び第２画素電極のうちの少なくとも１つは前記ストレージ電極が形成された領域上で少なくとも１つの凹部が形成されたことを特徴とする請求項３０に記載の液晶表示装置。
32. 前記絶縁膜パターンは前記第１領域の前記ストレージ電極上で第１開口部を有し、前記第２領域の前記ストレージ電極上で第２開口部を有することを特徴とする請求項３０に記載の液晶表示装置。
33. 前記第１及び第２画素電極は前記ストレージ電極の長さ方向に対して傾斜を有し、前記ストレージ電極の長さ方向の軸を中心として対称であって、全体として屈曲する形状を有することを特徴とする請求項２５に記載の液晶表示装置。
34. 前記絶縁膜パターンは有機絶縁膜を含むことを特徴とする請求項２５に記載の液晶表示装置。
35. 前記有機絶縁膜は各画素領域で前記開口部を定義することを特徴とする請求項３４に記載の液晶表示装置。
    

Images