KR20070100591A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

Abstract

공정 마진을 확보할 수 있는 박막 트랜지스터 표시판의 제조 방법이 제공된다. 박막 트랜지스터 표시판의 제조 방법은, 게이트선, 게이트 전극, 게이트 패드 및 유지 전극선을 포함하는 게이트 배선, 게이트 절연막을 개재하여 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 소오스/드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있는 절연 기판을 제공하는 단계, 상기 데이터 배선과 상기 게이트 절연막 상에 보호층을 형성하는 단계, 상기 화소 영역에 컬러 필터층을 형성하는 단계, 상기 데이터 패드와 중첩하는 영역의 보호층을 노출하고, 상기 유지 전극선과 중첩하는 영역의 보호층을 덮는 감광막을 형성하는 단계 및 상기 감광막을 식각 마스크로 이용하여 상기 보호층을 식각하여 상기 데이터 패드를 노출하는 단계를 포함한다.

5 마스크, COA, 액정 표시 장치

Description

박막 트랜지스터 표시판의 제조 방법{Method for manufacturing of thin film transistor panel}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.

도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 색필터 표시판의 배치도이다.

도 6은 도 4의 박막 트랜지스터 표시판과 도 5의 색필터 표시판을 포함하는 액정 표시 장치의 배치도이다.

도 7은 도 4의 Ⅳa-Ⅳa'선을 따라 자른 단면도이다.

도 8은 도 4의 Ⅳb-Ⅳb'선을 따라 자른 단면도이다.

도 9는 도 6의 Ⅳc-Ⅳc'선을 따라 자른 단면도이다.

도 10 내지 도 12는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 공정 단면도들이다.

(도면의 주요부분에 대한 부호의 설명)

1: 편광판의 투과축 3: 액정층

22a, 22b: 게이트선 24a, 24b: 게이트선 끝단

26a, 26b: 게이트 전극 28: 유지 전극선

29: 유지 전극 40a, 40b, 40c : 반도체층

62: 데이터선 65a, 65b: 소오스 전극

66a, 66b: 드레인 전극 67a, 67b : 드레인 전극 확장부

68: 데이터선 끝단 70: 보호막

72: 색필터층 74a, 74b, 76a, 76b, 78: 접촉 구멍

82a, 82b: 부화소 전극 83: 간극

84: 절개부 86a, 86b: 보조 게이트선 끝단

88: 보조 데이터선 끝단 92: 절개부

93, 95: 개구부 100: 박막 트랜지스터 표시판

150: 공통 전극 200: 색필터 표시판

300: 액정 패널 어셈블리 400: 게이트 구동부

500: 데이터 구동부 600: 신호 제어부

800: 계조 전압 생성부

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 보다 상세하게는 공정 마진을 확보할 수 있는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.

액정 표시 장치(Liquid Crystal Display ; LCD, 이하 LCD라 함)는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

이러한 LCD는 게이트 전극 패터닝, 반도체층 패터닝, 소오스 및 드레인 전극 패터닝, 보호막 패터닝 및 화소 전극 패터닝을 순서대로 진행하는 5 마스크 공정을 사용하였다.

그러나, LCD 시장이 TV를 중심으로 대형화 됨에 따라 액정 패널의 원가 경쟁력 확보가 절실하게 필요하며, 액정 패널의 특성을 유지 및 개선시키면서 동시에 원가를 절감시키기 위한 노력이 끊임없이 이루어지고 있다. 최근에는 기술 및 원가 경쟁력을 높이기 위해 게이트 전극 패터닝, 반도체층 및 소오스 드레인 전극 패터닝, 보호막 패터닝 및 화소 전극 패터닝을 순서대로 진행하는 4 마스크 공정을 진행하고 있다. 또한, 공정 단순화 및 원가 절감을 위해 4 마스크 공정을 진행함과 동시에 씨오에이(Color filter On Array ; COA) 구조를 적용하고 있다.

본 발명이 이루고자 하는 기술적 과제는, 공정 마진을 확보할 수 있는 박막 트랜지스터 표시판의 제조 방법을 제공하고자 하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 게이트선, 게이트 전극, 게이트 패드 및 유지 전극선을 포함하는 게이트 배선, 게이트 절연막을 개재하여 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 소오스/드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있는 절연 기판을 제공하는 단계, 상기 데이터 배선과 상기 게이트 절연막 상에 보호층을 형성하는 단계, 상기 화소 영역에 컬러 필터층을 형성하는 단계, 상기 데이터 패드와 중첩하는 영역의 보호층을 노출하고, 상기 유지 전극선과 중첩하는 영역의 보호층을 덮는 감광막을 형성하는 단계 및 상기 감광막을 식각 마스크로 이용하여 상기 보호층을 식각하여 상기 데이터 패드를 노출하는 단계를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.

도 1을 참고하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 액정 패널 어셈블리(liquid crystal panel assembly)(300), 이에 연결된 한 쌍 또는 하나의 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 패널 어셈블리(300)는 등가 회로로 볼 때 다수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 다수의 화소(PX)를 포함한다. 여기서, 도 3을 참조하면, 액정 패널 어셈블리(300)는 서로 마주 보는 박막 트랜지스터 표시판(100), 색필터 표시판(200) 및 둘 사이에 들어 있는 액정층(3)을 포함한다.

표시 신호선은 박막 트랜지스터 표시판(100)에 구비되어 있으며, 게이트 신 호를 전달하는 다수의 게이트선(G1a-Gnb)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1a-Gnb)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.

도 2에는 표시 신호선과 화소의 등가 회로가 나타나 있는데, 표시 신호선은 도면 부호 GLa, GLb로 나타낸 게이트선, 도면 부호 DL로 나타낸 데이터선, 그리고 게이트선(GLa, GLb)과 거의 나란하게 뻗은 유지 전극선(SL) 등을 포함한다.

도 2를 참조하면, 각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa, Qb)와, 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clca, Clcb)와, 스위칭 소자(Qa, Qb) 및 유지 전극선(SL)에 연결된 유지 커패시터(storage capacitor)(Csta, Cstb)를 포함한다.

도 3을 참조하면, 각 부화소(PXa, PXb)의 스위칭 소자(Q)는 박막 트랜지스터 표시판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 각각 게이트선(GL)에 연결되어 있는 제어 단자, 데이터선(DL)에 연결되어 있는 입력 단자, 그리고 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.

액정 커패시터(Clc)는 박막 트랜지스터 표시판(100)의 부화소 전극(PE)과 색필터 표시판(200)의 공통 전극(CE)을 두 단자로 하며, 부화소 전극(PE)과 공통 전극(CE) 사이의 액정층(3)은 유전체로서 기능한다. 부화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 색필터 표시판(200)의 전면에 형성되어 있고 공 통 전압(Vcom)을 인가 받는다. 여기서, 공통 전극(CE)이 박막 트랜지스터 표시판(100)에 구비되는 경우도 있으며 이때에는 부화소 전극(PE)과 공통 전극(CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 커패시터(Clc)의 보조적인 역할을 하는 유지 커패시터(Cst)는 박막 트랜지스터 표시판(100)에 구비된 유지 전극선(SL)과 부화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.

한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 3은 공간 분할의 한 예로서 각 화소가 색필터 표시판(200)의 영역에 원색 중 하나를 나타내는 색필터(CF)를 구비할 수 있다. 또한, 색필터(CF)는 박막 트랜지스터 표시판(100)의 부화소 전극(PE) 위 또는 아래에 형성할 수도 있다.

도 1을 참조하면, 게이트 구동부(400)는 게이트선(G1a-Gnb)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1a-Gnb)에 인가한다. 게이트 구동부(400)는 액정 패널 어셈블리(300)의 한 쪽에 위치하며 모든 게이트선(G1a-Gnb)에 연결되어 있다.

계조 전압 생성부(gray voltage generator)(800)는 화소의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 개의 계조 전 압 집합은 하나의 화소를 이루는 한쌍의 부화소에 독립적으로 제공될 것으로서, 각 계조 전압 집합은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함한다. 다만, 본 발명은 이에 한정되지 않으며, 두 개의 계조 전압 집합 대신 하나의 계조 전압 집합만을 생성할 수도 있다.

데이터 구동부(500)는 액정 패널 어셈블리(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 하나를 선택하고 선택된 계조 전압 집합에 속하는 하나의 계조 전압을 데이터 전압으로서 화소에 인가한다. 여기서, 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 기본 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기본 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택한다.

게이트 구동부(400) 또는 데이터 구동부(500)는 다수의 구동 집적 회로 칩의 형태로 액정 패널 어셈블리(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되어 테이프 캐리어 패키지(tape carrier package)의 형태로 액정 패널 어셈블리(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400) 또는 데이터 구동부(500)는 표시 신호선(G1a-Gnb, D1-Dm)과 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 패널 어셈블리(300)에 집적될 수도 있다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.

이하, 도 4 내지 도 9를 참조하여, 앞서 설명한 본 발명의 액정 표시 장치의 일 실시예를 상세하게 설명한다.

도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 색필터 표시판의 배치도이고, 도 6은 도 4의 박막 트랜지스터 표시판과 도 5의 색필터 표시판을 포함하는 액정 표시 장치의 배치도이다. 그리고, 도 7은 도 4의 Ⅳa-Ⅳa'선을 따라 자른 단면도이고, 도 8은 도 4의 Ⅳb-Ⅳb'선을 따라 자른 단면도이고, 도 9는 도 6의 Ⅳc-Ⅳc'선을 따라 자른 단면도이다.

본 발명의 일 실시예에 따른 액정 표시 장치는 도 9에 도시된 바와 같이, 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 색필터 표시판(200) 및 이들 두 표시판(100, 200) 사이에 형성되어 있고, 그에 포함되어 있는 액정 분자(5)의 장축이 이들 표시판(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정층(3)으로 이루어진다.

먼저, 도 4, 도 7 및 도 8을 참조하여 박막 트랜지스터 표시판에 대하여 좀 더 상세히 설명한다.

투명한 유리 등으로 이루어진 절연 기판(10) 위에 한쌍의 제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)이 형성되어 있다.

제1 및 제2 게이트선(22a, 22b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 제1 및 제2 게이트선(22a, 22b)은 각각 하나의 화소에 대하여 위쪽 및 아래쪽에 배치되어 있다. 그리 고, 제1 및 제2 게이트선(22a, 22b)에는 각각 아래 및 위로 분지된 한 쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받아 각각 제1 및 제2 게이트선(22a, 22b)에 전달하는 게이트선 끝단(24a, 24b)이 형성되어 있다. 게이트선 끝단(24a, 24b)은 외부와의 연결을 위하여 면적이 넓으며 화소 영역에 대하여 왼쪽 또는 오른쪽에 배치되어 있다. 도 1 및 도 4에 도시된 바와 같이, 게이트선 끝단(24a, 24b)은 각각 왼쪽 및 오른쪽에 배치될 수 있으나, 본 발명은 이에 한정되지 않으며, 게이트선 끝단은 모두 왼쪽 또는 오른쪽에 배치될 수 있다. 이러한 게이트선(22a, 22b), 게이트 전극(26a, 26b) 및 게이트선 끝단(24a, 24b)을 게이트 배선이라고 한다.

유지 전극선(28)은 주로 가로 방향으로 뻗어 있으며, 유지 전극선(28)에는 유지 전극선(28)에 비해 폭이 넓은 유지 전극(29)이 형성되어 있다. 본 실시예에서 유지 전극선(28)은 화소 영역의 가운데를 지나가도록 형성되어 있다. 다만, 이러한 유지 전극선(28) 및 유지 전극(29)의 모양 및 배치는 여러 형태로 변형될 수 있다. 이러한 유지 전극선(28) 및 유지 전극(29)을 유지 전극 배선이라고 한다.

게이트 배선(22a, 22b, 24a, 24b, 26a, 26b)과 유지 전극 배선(28, 29)은 예를 들어 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22a, 22b, 24a, 24b, 26a, 26b)과 유지 전극 배선(28, 29)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22a, 22b, 24a, 24b, 26a, 26b)과 유지 전극 배선(28, 29)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.

제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 한쌍의 반도체층(40a, 40b)이 형성되어 있다. 반도체층(40a, 40b)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 데이터선(62) 아래에 위치하여 게이트 전극(26a, 26b) 상부까지 연장된 형상을 가지는 선형으로 형성될 수 있다. 선형 반도체층을 형성하는 경우, 데이터선(62)과 동일하게 패터닝하여 형성할 수 있다.

각 반도체층(40a, 40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다. 저항성 접촉층(55, 56)은 쌍(pair)을 이루어 반도체층(40a, 40b) 위에 위치한다. 이러한 저항성 접촉층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 선형 저항성 접촉층(55, 56)의 경우 데이터선(62)의 아래까지 연장되어 형성될 수 있다.

각 저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62)과 한 쌍의 제1 및 제2 드레인 전극(66a, 66b)이 형성되어 있다.

데이터선(62)은 주로 세로 방향으로 뻗어 제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28)과 교차하며 데이터 전압을 전달한다. 데이터선(62)에는 제1 및 제2 드레인 전극(66a, 66b)을 향하여 각각 뻗은 제1 및 제2 소오스 전극(65a, 65b)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 각각 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있다. 이 때, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.

제1 및 제2 소오스 전극(65a, 65b)은 각각 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소오스 전극(65a, 65b)과 대향하며 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 저항성 접촉층(55, 56)은 그 하부의 반도체층(40a, 40b)과, 그 상부의 제1 및 제2 소오스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.

제1 및 제2 드레인 전극(66a, 66b)은 각각 반도체층(40a, 40b)과 중첩되는 막대형 패턴과, 막대형 패턴으로부터 연장되어 넓은 면적을 가지며 접촉 구멍(76a, 76b)이 위치하는 드레인 전극 확장부(67a, 67b)를 가진다.

제1 및 제2 소오스 전극(65a, 65b)은 각각 두개의 가지로 분리되어 제1 및 제2 드레인 전극(66a, 66b)의 막대형 끝 부분을 감싸도록 형성되어 있다.

이러한 데이터선(62), 데이터선 끝단(68), 제1 및 제2 소오스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b)을 데이터 배선이라고 한다.

데이터 배선(62, 65a, 65b, 66a, 66b, 68)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

데이터선(62), 제1 및 제2 드레인 전극(66a, 66b) 및 노출된 반도체층(40a, 40b) 부분의 위에는 보호막(passivation layer)(70)이 형성되어 있다. 보호막(70)은 예를 들어 질화규소 또는 산화규소로 이루어진 무기물과 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다.

보호막(70)에는 감광성의 적, 녹, 청으로 이루어지는 색필터층(72)이 형성되어 있다.

색필터층(72)에는 데이터선 끝단(68) 및 드레인 전극 확장부(67a, 67b)를 각각 드러내는 접촉 구멍(contact hole)(78, 76a, 76b)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24a, 24b)을 드러내는 접촉 구멍(74a, 74b)이 형성되어 있다. 또한, 접촉 구멍(76a, 76b)을 통하여 각각 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결되어 화소 영역에 위치하는 제1 및 제2 부화소 전극(82a, 82b)이 형성되어 있다. 보호막(70) 위에는 접촉 구멍(74a, 74b, 78)을 통하여 각각 게이트선 끝단(24a, 24b)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86a, 86b) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 제1 및 제2 부화소 전극(82a, 82b)과 보조 게이트 및 데이터선 끝단(86a, 86b, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.

제1 및 제2 부화소 전극(82a, 82b)은 각각 접촉 구멍(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 데이터 전압을 인가받는다.

데이터 전압이 인가된 제1 및 제2 부화소 전극(82a, 82b)은 색필터 표시판의 공통 전극과 함께 전기장을 생성함으로써 부화소 전극(82a, 82b)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.

또한 앞서 설명하였듯이, 각 부화소 전극(82a, 82b)과 공통 전극은 액정 커 패시터(Clca, Clcb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 커패시터(Clca, Clcb)와 병렬로 연결된 유지 커패시터(Csta, Cstb)는 제1 및 제2 부화소 전극(82a, 82b) 또는 이에 연결되어 있는 드레인 전극(66a, 66b)과 유지 전극선(28)의 중첩 등으로 만들어진다.

하나의 화소 영역을 이루는 제1 및 제2 부화소 전극(82a, 82b)은 소정의 간극(gap)(83)을 사이에 두고 서로 분리되어 있으며, 그 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(82b)은 회전한 V자 형상을 가지며 화소 영역의 가운데에 배치된다. 제1 부화소 전극(82a)은 사각형 형태의 화소 영역에서 제2 부화소 전극(82b)을 제외한 부분에 형성된다. 여기서, 간극(83)은 편광판의 투과축(1)과 실질적으로 45도를 이루는 부분과 -45도를 이루는 부분을 포함한다. 따라서 제2 부화소 전극(82b)의 위쪽 사선부와 아래쪽 사선부는 편광판의 투과축(1)과 실질적으로 -45도 또는 45도(이하, 사선 방향이라 함)를 이룬다. 제1 부화소 전극(82a)은 사선 방향으로 다수의 절개부(84) 또는 돌출부가 형성될 수 있다. 이와 같은 제1 및 제2 부화소 전극(82a, 82b) 및 절개부(84) 또는 돌출부의 크기 및 형태는 설계 요소에 따라서 다양하게 변화될 수 있다.

제1 및 제2 부화소 전극(82a, 82b)에는 서로 다른 계조 전압이 인가되는데, 예를 들어 제1 부화소 전극(82a)에는 기준 계조 전압보다 낮은 계조 전압이, 제2 부화소 전극(82b)에는 기준 계조 전압보다 높은 계조 전압이 인가된다.

보조 게이트선 및 데이터선 끝단(86a, 86b, 88)은 접촉 구멍(74a, 74b, 78) 을 통하여 제1 및 제2 게이트선(22a, 22b)의 게이트선 끝단(24a, 24b) 및 데이터선(62)의 데이터선 끝단(68)과 각각 연결된다. 보조 게이트선 및 데이터선 끝단(86a, 86b, 88)은 제1 및 제2 게이트선(22a, 22b)의 게이트선 끝단(24a, 24b) 및 데이터선(62)의 데이터선 끝단(68)과 외부 장치를 접합하는 역할을 한다.

제1 및 제2 부화소 전극(82a, 82b), 보조 게이트선 및 데이터선 끝단(86a, 86b, 88) 및 보호막 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포되어 있다.

이하, 도 4 및 도 8를 참조하여 본 발명의 액정 표시 장치에 사용되는 유지 커패시터에 대하여 자세히 설명한다.

도 4 및 도 8에 도시된 바와 같이, 절연 기판(10) 상에 유지 전극(29)을 포함하는 유지 전극선(28)이 형성되어 있으며, 유지 전극(29) 위에는 게이트 절연막(30)이 형성되어 있다. 게이트 절연막(30) 상에는 보호막(70)과 색필터층(72)이 형성되어 있다. 이때, 색필터층(72)에는 유지 전극(29)과 중첩하는 보호막(70)을 노출하는 개구부(93)가 형성되어 있다. 개구부(93)에는 제1 및 제2 부화소 전극(82a, 82b)이 간극(83)을 사이에 두고 서로 분리되어 있으며, 간극(83)을 중심으로 제1 유지 커패시터 영역(a)과 제2 유지 커패시터 영역(b)이 형성된다.

제1 유지 커패시터 영역(a)에 형성된 제1 유지 커패시터는 제1 부화소 전극(82a) 및 유지 전극(29)으로 이루어진 두 단자와, 두 단자 사이에 개재된 보호막(70)과 게이트 절연막(30)으로 이루어진 유전체로 구성된다.

제2 유지 커패시터 영역(b)에 형성된 제2 유지 커패시터는 제2 부화소 전 극(82b) 및 유지 전극(29)으로 이루어진 두 단자와, 두 단자 사이에 개재된 보호막(70)과 게이트 절연막(30)으로 이루어진 유전체로 구성된다.

다음, 도 5, 도 6 및 9를 참조로 하여, 색필터 표시판에 대하여 설명한다.

투명한 유리 등으로 이루어진 절연 기판(110) 위에 빛샘을 방지하기 위한 블랙 매트릭스(120)와 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(common electrode)(150)이 형성되어 있다.

그리고, 공통 전극(150)은 제1 및 제2 부화소 전극(82a, 82b)과 마주보며, 다수의 절개부(92) 또는 돌출부를 가지고 있다. 여기서, 절개부(92) 또는 돌출부는 편광판의 투과축(1)과 실질적으로 -45도 또는 45도를 이루는 사선부를 포함한다. 앞서 설명한 바와 같이 제1 및 제2 부화소 전극(82a, 82b)과 공통 전극(150)은 절개부 또는 돌출부를 포함할 수 있으며, 이하 설명의 편의를 위하여 절개부를 이용하여 설명한다.

공통 전극(150) 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.

도 6은 도 4의 박막 트랜지스터 표시판과 도 5의 색필터 표시판을 포함하는 액정 표시 장치의 배치도로서, 공통 전극(150)의 절개부(92) 중 사선부는 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83) 및 제1 부화소 전극(82a)의 절개부(84) 또는 돌출부의 사이에 배열된다.

이와 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 개재하여 수직 배향하면 액정 표시 장치의 기본 구조 가 마련된다.

박막 트랜지스터 표시판과 색필터 표시판을 정렬했을 때, 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83), 제1 부화소 전극(82a)의 절개부(84) 및 공통 전극(90)의 절개부(92)는 화소의 표시 영역을 다수의 도메인으로 분할하며, 이에 따라 기준 시야각이 확대되어 측면 시인성이 개선될 수 있다. 여기서, 간극, 절개부 또는 돌출부를 도메인 분할 수단이라 한다.

액정 표시 장치는 이러한 기본 구조에 편광판, 백라이트 등의 요소들을 배치하여 이루어진다. 이 때 편광판(미도시)은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축(1)은 게이트선(22)에 대하여 나란하고 나머지 하나는 이에 수직을 이루도록 배치된다. 이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인을 분할하는 간극(83) 또는 절개부(84, 92)에 대하여 수직을 이루는 방향으로 기울어지게 된다. 따라서, 각 도메인의 액정은 편광판의 투과축(1)에 대하여 대략 45도 또는 -45도로 기울어진다. 이러한 간극(83) 또는 절개부(84, 92) 사이에서 형성되는 측방향 전계(lateral field)가 각 도메인의 액정 배향을 도와주게 된다.

다수의 도메인을 액정이 기우는 방향에 따라 4 종류의 도메인 그룹으로 분류할 때 각 도메인 그룹의 면적이 실질적으로 같은 경우 상하좌우 방향에 대한 균일한 시인성을 확보할 수 있다. 특히, 기준 계조 전압보다 높은 계조 전압이 인가되는 제2 부화소 전극(82b)에 의해 액정 표시 장치의 표시 특성이 주로 결정되므로, 제2 부화소 전극(82b)을 구성하는 4 종류의 도메인의 면적이 실질적으로 같을 경우 상하좌우 방향으로 균일한 시인성을 확보할 수 있다.

이하, 도 10 내지 도 12을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 나타내는 공정 단면도들이다. 여기에서, 설명의 편의를 위하여 5 마스크 공정을 사용하는 박막 트랜지스터 표시판의 패드와 캐패시터 영역에 대해 설명한다.

우선 도 10을 참조하면, 패드 영역(A)과 캐패시터 영역(B)을 포함하는 절연 기판(10) 위에 스퍼터링을 통해 게이트 배선용 금속막을 형성한다. 이어서 게이트 배선용 금속막 위에 감광막 패턴(미도시) 형성한다. 감광막 패턴을 식각 마스크로 하여 게이트 전극(미도시) 및 유지 전극(29)을 형성한다.

도 11을 참조하면, 유지 전극(29)을 포함한 기판 결과물 상에 게이트 절연막(30), 비정질 실리콘층(a-Si:H, 40)과 불순물이 함유된 비정질 실리콘층(50)을 PECVD 방식을 사용하여 연속적으로 증착한다. 여기에서, 게이트 절연막(30)은 약 0.4 내지 0.5㎛로 형성하는 것이 바람직하다. 이어서, 불순물이 함유된 비정질 실리콘층(50) 상에 데이터 배선용 금속막(60)을 증착한 후, 데이터 배선용 금속막(60) 상에 감광막(110)을 도포한다.

도 12를 참조하면, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 감광막 패턴(미도시)을 형성한 후 감광막 패턴을 사용하여 데이터 배선용 금속막(60)과 불순물이 함유된 비정질 실리콘층(50) 및 비정질 실리콘층(40)을 차례로 식각하여 데이터 배선(62)을 형성한다. 여기에서, 도면 부호 40c는 반도체층, 57은 저항 접촉층을 나타낸다. 그 다음, 데이터 배선(62)을 포함하는 기판 결과물 상에 보호막(70)을 형성한다. 이때, 보호막(70)은 약 0.15 내지 0.25㎛로 형성하는 것이 바람직하다.

도 13을 참조하면, 보호막(70) 상에 적, 녹, 청의 컬러 수지로 이루어지는 색필터층(72)을 형성한다. 이때, 색필터층(72)은 2.5 내지 3.5㎛의 두께로 형성하는 것이 바람직하며, 이때에 색필터층(72)은 색필터의 기능과 동시에 유기막의 역할을 한다. 이어서, 색필터층(72) 상에 감광막 패턴(미도시)을 형성한 후, 감광막 패턴을 식각 마스크로 하여 데이터 배선(62)과 중첩하는 보호막(70)과 유지 전극(29)과 중첩하는 보호막(70)을 노출하는 개구부(93, 95)를 형성한다.

도 14를 참조하면, 기판 결과물 상에 패드 영역(A)의 보호막(70)의 일부분을 노출시키도록 감광막(120)을 도포한 다음, 기판(10) 상에 광마스크(910)를 정렬한다. 이때, 광마스크(910)는 투명한 기판과 그 하부에 차광층으로 이루어지며, 입사광을 투과시키도록 차광층이 없는 투과 영역 및 입사광을 차단하는 차단 영역을 포함한다. 여기에서, 투과 영역은 기판(10)의 패드 영역(A)에 대응하여 배치된다. 이어서, 광마스크(910)을 사용하여 노광 및 현상을 진행한다.

이때, 종래 공정은 패드 영역(A)과 캐패시터 영역(B)에 슬릿 간격이 다른 슬릿 마스크를 사용하여 노광을 진행해야 하나 본 발명은 슬릿 마스크를 사용하지 않고 일반 마스크를 사용하여 노광을 진행하게 되므로, 추후 진행되는 공정에서 공정 마진을 확보함과 동시에 마스크 제작 비용을 줄일 수 있다.

도 15를 참조하면, 현상 공정에 의해 기판 상의 패드 영역(A)에 형성되어 있던 보호막(70)의 일부분이 제거되어 데이터 배선(62)이 노출된다. 기판(10) 결과물 상에 투명 전도막(미도시)을 증착한 다음, 투명 전도막 상에 감광막 패턴(미도시)을 형성한다. 이어서, 감광막 패턴을 식각 마스크로 하여 유지 전극(29)과 중첩하는 보호막(70)과 색필터층(72) 상에 화소 전극(82a, 82b)을 형성한다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.

상기한 바와 같은 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법에 의하면, 보호막 식각 공정에서 슬릿 마스크가 아닌 일반 마스크를 사용함으로써 노광 공정에 대한 공정 마진을 확보할 수 있다. 또한, 색필터층이 색필터와 유기막의 역할을 동시에 하여 별도의 유기막이 필요치 않아 액정 표시 장치의 재료비 절감 및 개구율을 향상시킬 수 있다.

Claims (4)

1. 게이트선, 게이트 전극, 게이트 패드 및 유지 전극선을 포함하는 게이트 배선, 게이트 절연막을 개재하여 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 소오스/드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있는 절연 기판을 제공하는 단계;

   상기 데이터 배선과 상기 게이트 절연막 상에 보호층을 형성하는 단계;

   상기 화소 영역에 컬러 필터층을 형성하는 단계;

   상기 데이터 패드와 중첩하는 영역의 보호층을 노출하고, 상기 유지 전극선과 중첩하는 영역의 보호층을 덮는 감광막을 형성하는 단계; 및

   상기 감광막을 식각 마스크로 이용하여 상기 보호층을 식각하여 상기 데이터 패드를 노출하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
2. 제 1 항에 있어서,

   상기 데이터 패드를 노출하는 단계는 입사광을 투과시키는 투과 영역 및 입사광을 차단하는 차단 영역을 포함하는 광마스크를 사용하는 박막 트랜지스터 표시판의 제조 방법.
3. 제 1 항에 있어서,

   상기 컬러 필터층을 형성하는 단계는 상기 데이터 패드와 중첩하는 보호막과 상기 유지 전극선과 중첩하는 보호막을 노출하는 개구부를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
4. 제 1 항에 있어서,

   상기 유지 전극선과 중첩하는 보호막과 색필터층 상에 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 표시판의 제조 방법.

Images