KR20070101573A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20070101573A
KR20070101573A KR1020060032740A KR20060032740A KR20070101573A KR 20070101573 A KR20070101573 A KR 20070101573A KR 1020060032740 A KR1020060032740 A KR 1020060032740A KR 20060032740 A KR20060032740 A KR 20060032740A KR 20070101573 A KR20070101573 A KR 20070101573A
Authority
KR
South Korea
Prior art keywords
electrode
data line
liquid crystal
semiconductor
gate
Prior art date
Application number
KR1020060032740A
Other languages
English (en)
Other versions
KR101230312B1 (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060032740A priority Critical patent/KR101230312B1/ko
Priority to US11/733,961 priority patent/US7750988B2/en
Publication of KR20070101573A publication Critical patent/KR20070101573A/ko
Application granted granted Critical
Publication of KR101230312B1 publication Critical patent/KR101230312B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 본 발명에 따른 액정 표시 장치는기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연체, 상기 게이트 절연체 위에 형성되어 있는 제1 반도체, 상기 제1 반도체와 중첩하는 제1 드레인 전극 및 제1 데이터선, 상기 제1 드레인 전극과 연결되어 있으며, 상기 제1 데이터선과 적어도 일부 중첩하는 화소 전극, 그리고 상기 제1 반도체 및 상기 제1 데이터선과 적어도 일부분에서 중첩하는 광차단막을 포함한다.
4mask, 기생용량, 반도체, waterfall

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로도.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도.
도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도.
도 5는 도 4의 액정 표시판 조립체에서 게이트 도전체와 화소 전극을 도시하는 배치도.
도 6, 도 7 및 도 8은 각각 도 4에 도시한 액정 표시판 조립체를 Ⅵ-Ⅵ, Ⅶ-Ⅶ 및 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도.
도 9는 본 발명의 여러 실시예에 따른 액정 표시판 조립체에서 하나의 화소 전극과 공통 전극의 배치도.
도 10a 내지 도 10c는 도 9에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도.
도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 조명부의 작동 주기를 나타내는 파형도.
도 12a 및 도 12b는 종래 기술에 따른 액정 표시 장치에서 화소 전극 전압 및 데이터 전압을 도시하는 파형도.
도 13a 및 도 13b는 본 발명의 한 실시예에 따른 액정 표시 장치에서 화소 전극 전압 및 데이터 전압을 도시하는 파형도.
도 14는 본 발명의 한 실시예에 따른 액정 표시 장치의 감마 곡선을 도시하는 그래프.
도 15a, 도 16a, 도 17a 및 도 18a는 도 4에 도시한 액정 표시 장치의 박막트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 순서에 따라 나열한 배치도.
도 15b, 도 15c, 도 16b, 도 16c, 도 17b, 도 17c, 도 18b는 각각 도 4에 도시한 액정 표시 장치의 박막트랜지스터 표시판을 ⅩⅤb-ⅩⅤb, ⅩⅤc-ⅩⅤc, ⅩⅥb-ⅩⅥb, ⅩⅥc-ⅩⅥc, ⅩⅦb-ⅩⅦb, ⅩⅦc-ⅩⅦc 및 ⅩⅧb-ⅩⅧb 선을 따라 잘라 도시한 단면도.
도 19a 내지 도 19d는 도 4에 도시한 액정 표시 장치의 공통 전극 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 도시하는 단면도.
도 20는 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.
도 21은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 22는 도 21에 도시한 액정 표시판 조립체를 ⅩⅦ-ⅩⅦ 선을 따라 잘라 도시한 단면도.
<도면 부호의 설명>
12, 22: 편광판 11, 21: 배향막
71, 71a, 71b, 72, 73a, 73a, 74a, 74b: 공통 전극 절개부
81, 81a, 81b, 82, 82a, 82b: 접촉 보조 부재
91, 91a, 91b, 92a, 92b, 93a, 93b: 화소 전극 절개부
110, 210: 기판
121, 121a, 121b, 129a, 129b: 게이트선
124, 124a, 124b: 게이트 전극
131: 유지 전극선 137: 유지 전극
140: 게이트 절연막
154, 154a, 154b: 반도체
161, 163a, 165a, 163b, 165b: 저항성 접촉 부재
171, 171s, 171n, 171m, 171c, 179: 데이터선
173a, 173b: 소스 전극
175a, 175b, 177a, 177b: 드레인 전극
180: 보호막
181, 181a, 181b, 182, 185: 접촉 구멍
191, 191a, 191b: 화소 전극
220: 차광 부재 230: 색필터
250: 덮개막 270: 공통 전극
300: 액정 표시판 조립체 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
800: 계조 전압 생성부
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.
이러한 액정 표시 장치 중에서도, 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode)의 액정 표시 장치는 대비비가 크고 기준 시야각이 넓어서 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
액정 표시 장치에서 개구율을 높이기 위하여 화소 전극을 넓힌 초개구율 구조가 제시되었다. 이 때 화소 전극과 데이터선이 중첩하여 기생 용량이 증가한다. 또한 데이터선 아래에 반도체층이 존재하는 구조에서는 반도체층과 화소 전극 간에 기생 용량도 발생하여 화소 전극 전압에 영향을 미친다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 개구율을 높이면서 반도체층이 화소 전극 전압에 미치는 영향을 감소시켜 우수한 화면 표시를 구현하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연체, 상기 게이트 절연체 위에 형성되어 있는 제1 반도체, 상기 제1 반도체와 중첩하는 제1 드레인 전극 및 제1 데이터선, 상기 제1 드레인 전극과 연결되어 있으며, 상기 제1 데이터선과 적어도 일부 중첩하는 화소 전극, 그리고 상기 제1 반도체 및 상기 제1 데이터선과 적어도 일부분에서 중첩하는 광차단막을 포함한다.
상기 광차단막은 상기 게이트선과 동일한 재질로 이루어 질 수 있다.
상기 제1 반도체의 폭은 상기 제1 데이터선의 폭 보다 클 수 있다.
상기 광차단막은 위치에 따라 폭이 서로 다를 수 있다.
상기 화소 전극은 서로 분리되어 있는 제1 및 제2 부화소 전극을 포함할 수 있다.
상기 제1 및 제2 부화소 전극은 경사 방향이 서로 다른 적어도 두 개의 평행사변형 전극편을 포함할 수 있다.
상기 제1 부화소 전극은 하나의 우경사 평행사변형 전극편과 하나의 좌경사 평행사변형 전극편을 포함하고, 상기 제2 부화소 전극은 3개의 우경사 평행사변형 전극편과 3개의 좌경사 평행사변형 전극편을 포함할 수 있다.
상기 제2 부화소 전극의 면적은 제1 부화소 전극의 면적보다 넓을 수 있다.
상기 제1 부화소 전극과 상기 제2 부화소 전극의 전압은 서로 다를 수 있다.
상기 제1 부화소 전극과 연결되어 있는 제1 박막 트랜지스터, 그리고 상기 제2 부화소 전극과 연결되어 있는 제2 박막 트랜지스터를 더 포함하고, 상기 게이트선은, 상기 제1 박막 트랜지스터와 연결되어 있는 제1 게이트선, 그리고 상기 제2 박막 트랜지스터와 연결되어 있는 제2 게이트선을 포함할 수 있다.
상기 제1 및 제2 박막 트랜지스터는 각각 상기 제1 및 제2 게이트선으로부터의 신호에 따라 턴온되어 상기 제1 데이터선으로부터의 신호를 전달할 수 있다.
상기 데이터선 및 상기 드레인 전극과 상기 화소 전극 사이에 형성되어 있는 유기막을 더 포함할 수 있다.
상기 광차단막의 폭은 상기 제1 반도체의 폭보다 넓을 수 있다.
상기 제1 데이터선과 이웃하며, 상기 화소 전극과 적어도 일부 중첩하는 제2 데이터선, 그리고 상기 제2 데이터선과 중첩하는 제2 반도체를 더 포함하고, 상기 화소 전극과 상기 제1 반도체가 중첩하는 면적은, 상기 화소 전극과 상기 제2 반도체와 중첩하는 면적과 실질적으로 동일할 수 있다.
상기 제1 데이터선에 인가되는 데이터 전압 극성과 상기 제2 데이터선에 인가되는 데이터 전압 극성은 서로 반대일 수 있다.
본 발명의 다른 측면에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 제1 반도체, 상기 제1 반도체과 중첩하는 제1 드레인 전극 및 제1 데이터선, 상기 제1 드레인 전극과 연결되어 있으며 상기 제1 데이터선과 적어도 일부 중첩하고, 제1 및 제2 부화소 전극을 포함하는 화소 전극, 그리고 상기 제1 부화소 전극과 상기 제1 데이터선이 중첩하는 제1 부분 및 상기 제2 부화소 전극과 상기 제1 데이터선이 중첩하는 제2 부분 중 적어도 하나에 형성되어 있는 광차단막을 포함한다.
상기 제1 부분의 광차단막의 폭은 상기 제2 부분의 광차단막의 폭보다 넓을 수 있다.
상기 제2 부분의 광차단막의 폭은 상기 제1 반도체의 폭과 실질적으로 동일할수 있다.
상기 제1 부분의 광차단막의 폭은 상기 제1 반도체의 폭보다 클 수 있다.
상기 제1 부분의 광차단막의 한 쪽 가장자리는 상기 제1 반도체의 가장자리보다 3um 이상 돌출될 수 있다.
상기 제1 데이터선과 인접하며, 상기 화소 전극과 적어도 일부 중첩하는 제2 데이터선, 그리고 상기 제2 데이터선과 중첩하는 제2 반도체를 더 포함하며, 상기 화소 전극과 상기 제1 반도체가 중첩하는 면적은 상기 화소 전극과 상기 제2 반도 체가 중첩하는 면적과 동일할 수 있다.
상기 제1 데이터선에 입력되는 데이터 전압 극성과 상기 제2 데이터선에 입력되는 데이터 극성은 서로 반대일 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 액정 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액 정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(도시하지 않음)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(도시하지 않음)과 데이터 신호를 전달하는 복수의 데이터선(도시하지 않음)을 포함한다. 게이트선은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX)는 한 쌍의 부화소를 포함하며, 각 부화소는 액정 축전기(liquid crystal capacitor)(Clca, Clcb)를 포함한다. 두 부화소 중 적어도 하나는 게이트선, 데이터선 및 액정 축전기(Clca, Clcb)와 연결된 스위칭 소자(도시하지 않음)를 포함한다.
액정 축전기(Clca/Clcb)는 하부 표시판(100)의 부화소 전극(PEa/PEb)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 부화소 전극(PEa/PEb)과 공통 전극(CE) 사이의 액정층(3)은 유전체로서 기능한다. 한 쌍의 부화소 전극(PEa, PEb)은 서로 분리되어 있으며 하나의 화소 전극(PE)을 이룬다. 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(CF)는 하부 표시판(100)의 부화소 전극(PEa, PEb) 위 또는 아래에 형성할 수도 있다.
표시판(100, 200)의 바깥 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 편광축은 직교할 수 있다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다. 직교 편광자인 경우 전기장이 없는 액정층(3)에 들어온 입사광을 차단한다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 전압(또는 기준 계조 전압)을 생성한다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호(Vg)를 게이트선에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 도 3 내지 도 10c, 그리고 앞에서 설명한 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.
도 3을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 복수 쌍의 게이트선(GLa, GLb), 복수의 데이터선(DL) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 각각 해당 게이트선(GLa/GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(Clca/Clcb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(Csta/Cstb)를 포함한다.
각 스위칭 소자(Qa/Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GLa/GLb)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb) 및 유지 축전기(Csta/Cstb)와 연결되어 있다.
액정 축전기(Clca/Clcb)의 보조적인 역할을 하는 유지 축전기(Csta/Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Csta, Cstb)는 부화소 전극(PEa, PEb)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
액정 축전기(Clca, Clcb) 등에 대해서는 앞에서 설명하였으므로 상세한 설명은 생략한다.
이와 같은 액정 표시판 조립체를 포함하는 액정 표시 장치에서는, 신호 제어부(600)가 한 화소(PX)에 대한 입력 영상 신호(R, G, B)를 수신하여 두 부화소(PXa, PXb)에 대한 출력 영상 신호(DAT)로 변환하여 데이터 구동부(500)에 전송할 수 있다. 이와는 달리, 계조 전압 생성부(800)에서 두 부화소(PXa, PXb)에 대한 계조 전압 집합을 따로 만들고 이를 번갈아 데이터 구동부(500)에 제공하거나, 데이터 구동부(500)에서 이를 번갈아 선택함으로써, 두 부화소(PXa, PXb)에 서로 다른 전압을 인가할 수 있다. 단, 이때 두 부화소(PXa, PXb)의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 영상 신호를 보정하거나 계조 전압 집합을 만드는 것이 바람직하다. 예를 들면 정면에서의 합성 감마 곡선은 이 액정 표시판 조립체에 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다.
도 3에 도시한 액정 표시판 조립체의 한 예에 대하여 도 4 내지 도 8, 그리고 앞서 설명한 도 3을 참고하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 5는 도 4에 도시한 액정 표시판 조립체의 일부만을 도시하는 배치도이고, 도 6, 도 7및 도 8은 각각 도 4에 도시한 액정 표시판 조립체를 Ⅵ-Ⅵ, Ⅶ-Ⅶ 및 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다.
도 4, 도 5, 도 6, 도 7 및 도 8을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시 판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2 게이트선(gate line)(121a, 121b), 복수의 유지 전극선(storage electrode lines)(131), 복수의 광차단막(120s, 120n) 을 포함하는 복수의 게이트 도전체가 형성되어 있다.
제1 및 제2 게이트선(121a, 121b)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗으며, 각각 위쪽 및 아래쪽에 위치한다.
제1 게이트선(121a)은 위로 돌출한 복수의 제1 게이트 전극(gate electrode)(124a)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129a)을 포함한다. 제2 게이트선(121b)은 아래로 돌출한 복수의 제2 게이트 전극(124b)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129b)을 포함한다. 게이트 구동부(400)가 기판(110) 위에 집적되어 있는 경우 게이트선(121a, 121b)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 공통 전압(Vcom) 등 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 유지 전극선(131)은 각각 제1 게이트선(121a) 및 제2 게이트선(121b) 사이에 위치한다. 각 유지 전극선(131)은 아래위로 확장된 복수의 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극(137)을 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
광차단막(120s, 120n)은 주로 세로 방향으로 뻗어 있으며, 서로 떨어져 있는 복수의 영역(122s, 123s, 126s, 127s, 122n, 123n, 126n, 127n)을 포함한다. 즉 주로 가로 방향으로 뻗어 있는 제1 및 제2 게이트선(121a, 121b) 및 유지 전극선(131)과 단락되지 않도록 여러 부분으로 나뉘어 있다.
게이트 도전체(120, 121a, 121b, 131)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121a, 121b, 131a, 131b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(120s, 120n, 121a, 121b, 131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트 도전체(120s, 120n, 121a, 121b, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151s, 151n)가 형성되어 있다. 선형 반도체(151s, 151n)는 주로 세로 방향으로 뻗어 있으며, 제1 및 제2 게이트 전극(124a, 124b)을 향하여 뻗어 나온 복수의 제1 및 제2 돌출부(projection)(154a, 154b)를 포함한다.
반도체(151s, 151n) 위에는 복수의 선형 저항성 접촉 부재(ohmic contact) (161s, 161n), 제1 섬형 저항성 접촉 부재(165a) 및 제2 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재(161s, 161n, 165a)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161s, 161n)는 복수의 제1 돌출부(163a) 및 제2 돌출부(도시하지 않음)를 가지고 있으며, 이 제1 및 제2 돌출부(163a)와 제1 및 제2 섬형 저항성 접촉 부재(165a)는 쌍을 이루어 반도체(151)의 제1 및 제2 돌출부(154a, 154b) 위에 배치되어 있다.
반도체(151s, 151n, 154a, 154b)와 저항성 접촉 부재(161s, 161n, 163a, 165a)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161s, 161n, 163a, 165a) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171s, 171n)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121a, 121b) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 전체에 걸쳐 일직선 상에 있지 않으며, 적어도 두 번 꺾여 있다.
각 데이터선(171)은 제1 및 제2 게이트 전극(124a, 124b)을 향하여 각각 뻗은 복수 쌍의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 데이터 구동부(500)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 구동부(500)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171)과도 분리되어 있다.
제1/제2 드레인 전극(175a/175b)은 제1/제2 게이트 전극(124a/124b)을 중심으로 제1/제2 소스 전극(173a/173b)과 마주하며, 막대형 끝 부분은 구부러진 제1 및 제2 소스 전극(173a, 173b)으로 일부 둘러싸여 있다.
제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 제1/제2 반도체(154a, 154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 제1/제2 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 제1/제2 반도체(154a/154b)에 형성된다.
데이터 도전체(171, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터 도전체(171, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161s, 161n, 163a, 165a)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터 도전체(171, 175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터 도전체(171, 175a, 175b)로 가리지 않고 노출된 부분이 있다.
한편, 선형 반도체(151s, 151n), 데이터 도전체(171, 175a, 175b) 및 그 하부의 저항성 접촉 부재(161s, 161n, 163a, 165a)와 실질적으로 동일한 평면 모양을 가지고 있다. 그러나 선형 반도체(151s, 151n)의 폭의 길이(D1)는 데이터선(171) 폭의 길이(D2) 보다 길다. 따라서 단면을 살펴보면, 선형 반도체(151s, 151n)의 폭 방향으로 양쪽 끝(151e)은 데이터선(171) 보다 돌출되어 있다.
데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 제1 및 제2 드레인 전극(175a, 175b)의 한 쪽 부분을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129a, 129b)을 각각 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
각 화소 전극(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)을 포함한다.
제1 부화소 전극(191a)은 각각 접촉 구멍(185a)을 통하여 각각의 제1 드레인 전극(175a)과 연결되어 있으며, 제2 부화소 전극(191b)은 접촉 구멍(185b)을 통하 여 각각의 제2 드레인 전극(175b)과 연결되어 있다.
화소 전극(191)은 데이터선(171)과 보호막(180)을 사이에 두고 중첩한다. 하나의 데이터선(171)은 이웃하는 화소 전극(191)과 모두 중첩한다. 데이터선(171)은 제1 박막 트랜지스터를 통하여 연결되어 있는 자기 화소 전극(191)과 자기 화소 전극(191)과 이웃하는 화소 전극(191)과 모두 중첩하기 위하여, 일직선으로 뻗은 것이 아니라 여러 번 꺾인 형태를 취한다.
그러면 도 9, 도 10a, 도 10b 및 도 10c를 참고하여 이러한 액정 표시판 조립체의 화소 전극의 상세 구조에 대하여 설명한다.
도 9는 본 발명의 여러 실시예에 따른 액정 표시판 조립체에서 하나의 화소 전극의 개략적인 배치도이고, 도 10a 내지 도 10c는 도 9에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도이다.
도 9에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시판 조립체의 각 화소 전극(pixel electrode)(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)을 포함한다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 행 방향으로 인접하며, 절개부(cutout)(91a, 91b)를 가진다. 공통 전극(270)(도 2 참고)은 제1 및 제2 부화소 전극(191a, 191b)과 마주하는 절개부(71a, 71b)를 가진다.
제1 및 제2 부화소 전극(191a, 191b) 각각은 적어도 도 10a에 도시한 평행사변형의 전극편(196) 하나와 도 10b에 도시한 평행사변형의 전극편(197) 하나를 포함한다. 도 10a 및 도 10b에 도시한 전극편(196, 197)을 상하로 연결하면 도 10c 에 도시한 기본 전극(198)이 되는데, 각 부화소 전극(191a, 191b)은 이러한 기본 전극(198)을 근간으로 하는 구조를 가진다.
도 10a 및 도 10b에 도시한 바와 같이, 전극편(196, 197) 각각은 한 쌍의 빗변(oblique edge)(196o, 197o) 및 한 쌍의 가로변(transverse edge)(196t, 197t)을 가지며 대략 평행사변형이다. 각 빗변(196o, 197o)은 가로변(196t, 197t)에 대하여 빗각(oblique angle)을 이루며, 빗각의 크기는 대략 45도 내지 135도인 것이 바람직하다. 편의상 앞으로 밑변(196t, 197t)을 중심으로 수직인 상태에서 기울어진 방향("경사 방향")에 따라 구분하며, 도 10a와 같이 오른쪽으로 기울어진 경우를 "우경사"라 하고 도 10b와 같이 왼쪽으로 기울어진 경우를 "좌경사"라 한다.
전극편(196, 197)에서 가로변(196t, 197t)의 길이, 즉 너비(W)와 가로변(196t, 197t) 사이의 거리, 즉 높이(H)는 표시판 조립체(300)의 크기에 따라서 자유롭게 결정할 수 있다. 또한 각 전극편(196, 197)에서 가로변(196t, 197t)은 다른 부분과의 관계를 고려하여 꺾이거나 튀어나오는 등 변형될 수 있으며, 앞으로는 이러한 변형도 모두 포함하여 평행사변형이라 일컫는다.
공통 전극(270)에는 전극편(196, 197)과 마주하는 절개부(61, 62)가 형성되어 있으며 전극편(196, 197)은 절개부(61, 62)를 중심으로 두 개의 부영역(S1, S2)으로 구획된다. 절개부(61, 62)에는 적어도 하나의 노치(notch)가 있다. 절개부(61, 62)는 전극편(196, 197)의 빗변(196o, 197o)과 나란한 사선부(61o, 62o)와 사선부(61o, 62o)와 둔각을 이루면서 전극편(196, 197)의 가로변(196t, 197t)과 중첩하는 가로부(61t, 62t)를 포함한다.
각 부영역(S1, S2)은 절개부(61, 62)의 사선부(61o, 62o) 및 전극편(196, 197)의 빗변(196t, 197t)에 의하여 정의되는 두 개의 주 변(primary edge)을 가진다. 주 변 사이의 거리, 즉 부영역의 너비는 약 25-40㎛ 정도인 것이 바람직하다.
도 10c에 도시한 기본 전극(198)은 우경사 전극편(196)과 좌경사 전극편(197)이 결합하여 이루어진다. 우경사 전극편(196)과 좌경사 전극편(197)이 이루는 각도는 대략 직각인 것이 바람직하며, 두 전극편(196, 197)의 연결은 일부에서만 이루어진다. 연결되지 않은 부분은 절개부(90)를 이루며 오목하게 들어간 쪽에 위치한다. 그러나 절개부(90)는 생략될 수도 있다.
두 전극편(196, 197)의 바깥 쪽 가로변(196t, 197t)은 기본 전극(198)의 가로변(198t)을 이루며, 두 전극편(196)의 대응하는 빗변(196o, 197o)는 서로 연결되어 기본 전극(198)의 굴곡변(curved edge)(198o1, 198o2)을 이룬다.
굴곡변(198o1, 198o2)은 가로변(198t)과 둔각, 예를 들면 약 135°를 이루며 만나는 볼록변(convex edge)(198o1) 및 가로변(198t)과 예각, 예를 들면 약 45°를 이루며 만나는 오목변(concave edge)(198o2)을 포함한다. 굴곡변(198o1, 198o2)은 한 쌍의 빗변(196o, 197o)이 대략 직각으로 만나 이루어지므로 그 꺾인 각도는 대략 직각이다.
절개부(60)는 오목변(198o2) 상의 오목 꼭지점(CV)에서 볼록변(198o1) 상의 볼록 꼭지점(VV)을 향하여 대략 기본 전극(198) 중심까지 뻗는다고 할 수 있다.
또한, 공통 전극(270)의 절개부(61, 62)는 서로 연결되어 하나의 절개부(60)를 이룬다. 이때, 절개부(61, 62)에서 중복되는 가로부(61t, 62t)는 합쳐져서 하 나의 가로부(60t1)를 이룬다. 이 새로운 형태의 절개부(60)는 다음과 같이 다시 설명할 수 있다.
절개부(60)는 굴곡점(CP)을 가지는 굴곡부(60o), 굴곡부(60o)의 굴곡점(CP)에 연결되어 있는 중앙 가로부(60t1), 그리고 굴곡부(60o)의 양 끝에 연결되어 있는 한 쌍의 종단 가로부(60t2)를 포함한다. 절개부(60)의 굴곡부(60o)는 직각으로 만나는 한 쌍의 사선부로 이루어지고, 기본 전극(198)의 굴곡변(198o1, 198o2)과 거의 평행하며, 기본 전극(198)을 좌반부와 우반부로 이등분한다. 절개부(60)의 중앙 가로부(60t1)는 굴곡부(60o)와 둔각, 예를 들면 약 135°를 이루며, 대략 기본 전극(198)의 볼록 꼭지점(VV)을 향하여 뻗어 있다. 종단 가로부(60t2)는 기본 전극(198)의 가로변(198t)과 정렬되어 있으며 굴곡부(60o)와 둔각, 예를 들면 약 135°를 이룬다.
기본 전극(198)과 절개부(60)는 기본 전극(198)의 볼록 꼭지점(VV)과 오목 꼭지점(CV)를 잇는 가상의 직선(앞으로 "가로 중심선"이라 함)에 대하여 대략 반전 대칭이다.
도 8에 도시한 각 화소 전극(191)에서 제1 부화소 전극(191a)의 크기는 제2 부화소 전극(191b)의 크기보다 작다. 특히 제2 부화소 전극(191b)의 높이가 제1 부화소 전극(191a)의 높이보다 높으며, 두 부화소 전극(191b)의 너비는 실질적으로 동일하다. 제2 부화소 전극(191b)의 전극편의 수효는 제1 부화소 전극(191b)의 전극편 수효보다 많다.
제1 부화소 전극(191a)은 좌경사 전극편(197)과 우경사 전극편(196)으로 이 루어지며, 도 10c에 도시한 기본 전극(198)과 실질적으로 동일한 구조를 가진다.
제2 부화소 전극(191b)은 두 개 이상의 좌경사 전극편(197)과 두 개 이상의 우경사 전극편(196)의 조합으로 이루어지며, 도 10c에 도시한 기본 전극(198)과 이에 결합된 좌경사 및 우경사 전극편(196, 197)을 포함한다.
도 9에 도시한 제2 부화소 전극(191b)은 모두 6개의 전극편(191b1-191b6)으로 이루어지며, 이 중 두 개의 전극편(191b5, 191b6)은 제1 부화소 전극(191a) 상하에 배치되어 있다. 화소 전극(191b)은 세 번 꺾인 구조를 가지며, 한 번 굴곡된 구조에 비해 세로줄 표현이 우수하다. 또한 제1 부화소 전극(191a)의 전극편(191a1, 191a2)과 제2 부화소 전극(191b)의 전극편(191b5, 191b6)이 인접하는 곳에서 공통 전극(270)의 절개부(61, 62)의 가로부(61t, 62t)가 합쳐져서 하나의 가로부를 이루게 되므로 개구율이 더욱 증가된다.
중간의 전극편(191a1, 191a2, 191b1, 191b2)과 그 상하에 배치된 전극편(191b3-191b6)의 높이가 서로 다르다. 예를 들면, 상하 전극편(191b3-191b6)의 높이가 중간 전극편(191a1, 191a2, 191b1, 191b2)의 약 1/2이고, 이에 따라 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 면적비는 대략 1:2가 된다. 이와 같이 상하 전극편(191b3-191b6)의 높이를 조절하면 원하는 면적비를 얻을 수 있다.
도 9에서 제1 및 제2 부화소 전극(191a, 191b)의 위치 관계 및 꺾인 방향은 바뀔 수 있으며, 도 9의 화소 전극(191)을 상하 좌우로 반전 대칭 이동하거나 회전 이동함으로써 변형할 수 있다.
다시 도 4 내지 도 8을 참고하면, 제1/제2 부화소 전극(191a, 191b)과 상부 표시판(200)의 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 각각 제1/제2 액정 축전기(Clca/Clcb)를 이루어 박막 트랜지스터(Qa/Qb)가 턴 오프된 후에도 인가된 전압을 유지한다.
제1/제2 부화소 전극(191a/191b)은 게이트 절연막(140)을 사이에 두고 유지 전극(137)과 중첩하여 각각 제1/제2 유지 축전기(Csta/Cstb)를 이루며, 제1/제2 유지 축전기(Csta/Cstb)는 제1/제2 액정 축전기(Clca/Clcb)의 전압 유지 능력을 강화한다.
화소 전극(191)은 보호막(180)을 사이에 두고 데이터선(171)과 중첩한다. 이때 화소 전극(191)은 박막 트랜지스터를 통하여 연결된 데이터선(171s)(이하 "자기 데이터선"이라 한다) 뿐만 아니라, 화소 전극(191)과 연결되어 있지 않으며 자기 데이터선(171s)과 이웃하는 데이터선(171n)(이하 "이웃 데이터선"이라 한다)과도 중첩한다. 하나의 데이터선(171)을 기준으로 볼 때, 데이터선(171)은 이웃하는 두 화소 전극(191)과 모두 중첩하기 위하여, 여러 번 꺾인 형태를 취한다. 여기서 화소 전극(191)과 자기 데이터선(171s)이 중첩하는 면적은 화소 전극(191)과 이웃 데이터선(171n)이 중첩하는 면적과 실질적으로 동일하다. 특히, 제1 부화소 전극(191a)과 자기 데이터선(171s)이 중첩하는 면적은 제1 부화소 전극(191a)과 이웃 데이터선(171n)이 중첩하는 면적과 실질적으로 동일하다.
광차단막(120)은 선형 반도체(151s, 151n) 및 데이터선(171)의 아래에 선형 반도체(151s, 151n) 및 데이터선(171)의 직선 부분 중 일부를 따라 형성되어 있다. 이 때 제2 부화소 전극(191b)과 중첩하는 데이터선(171s)의 아래에 형성되어 있는 광차단막(126s)의 폭(D3)은 선형 반도체(151s)의 폭(D1)과 실질적으로 동일하다. 이로써, 광차단막(120)으로 인하여 개구율이 과도하게 감소하는 것을 방지할 수 있다. 한편, 제1 부화소 전극(191a)과 중첩하는 데이터선(171n)의 아래에 형성되어 있는 광차단막(127n)의 폭(D4)은 선형 반도체(151n) 폭(D1) 보다 길다. 선형 반도체(151n)의 한 쪽 끝과 광차단막(127n)의 한 쪽 끝의 거리 차(D5)는 3um 이상인 것이 바람직하다. 이로써 공정 오류에 의하여 선형 반도체(151s, 151n)와 광차단막(127s, 127n)의 배치가 어긋나는 것을 방지할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 개구율과 공정상 배치 오류를 고려하여 광차단막(120)의 폭을 다양하게 조절할 수 있다.
접촉 보조 부재(81a, 81b, 82)는 각각 접촉 구멍(181a, 181b, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191)의 굴곡변에 대응하는 굴곡부와 박막 트랜지스터에 대응하는 사각형 부분을 포함하며, 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의한다.
기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
공통 전극(270)에는 복수의 절개부(71a, 71b)가 형성되어 있다. 절개부(71a, 71b)에 대하여는 앞에서 설명하였으므로 생략한다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교하며 이중 한 편광축은 게이트선(121a, 121b)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.
액정 표시 장치는 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300) 및 데이터 구동부(500)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 출력한다. 출력 영상 신호(DAT)는 디지털 신호로서 정해진 수효의 값(또는 계조)을 가진다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 묶음의 부화소에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 액정 표시판 조립체(300)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 묶음의 부화소에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선에 인가하여 이 게이트선에 연결된 스위칭 소자를 턴온시킨다. 그러면 데이터선에 인가된 데이터 신호가 턴온된 스위칭 소자를 통하여 해당 부화소에 인가된다.
이때, 한 화소 전극(191)을 이루는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 별개의 스위칭 소자와 연결되어 있어, 두 부화소가 서로 다른 시간에 동일한 데이터선을 통해서 별개의 데이터 전압을 인가 받는다. 이와는 달리 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 별개의 스위칭 소자와 연결되어 있으며, 동일한 시간에 서로 다른 데이터선을 통해서 별개의 데이터 전압을 인가 받을 수 있다. 또한, 제1 부화소 전극(191a)은 스위칭 소자(도시하지 않음)와 연결 되어 있고 제2 부화소 전극(191b)은 제1 부화소 전극(191a)과 용량성 결합되어 있는 경우에는, 제1 부화소 전극(191a)을 포함하는 부화소만 스위칭 소자를 통하여 데이터 전압을 인가 받고, 제2 부화소 전극(191b)을 포함하는 부화소는 제1 부화소 전극(191a)의 전압 변화에 따라 변화하는 전압을 가질 수 있다. 이때, 면적이 상대적으로 작은 제1 부화소 전극(191a)의 전압이 면적이 상대적으로 큰 제2 부화소 전극(191b)의 전압보다 높다.
이렇게 제1 또는 제2 액정 축전기(Clca, Clcb)의 양단에 전위차가 생기면 표시판(100, 200)의 표면에 거의 수직인 주 전기장(전계)(primary electric field)이 액정층(3)에 생성된다. [앞으로 화소 전극(191) 및 공통 전극(270)을 아울러 "전기장 생성 전극(field generating electrode)"라 한다.] 그러면 액정층(3)의 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 기울어지며, 액정 분자가 기울어진 정도에 따라 액정층(3)에 입사광의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자에 의하여 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.
액정 분자가 기울어지는 각도는 전기장의 세기에 따라 달라지는데, 두 액정 축전기(Clca, Clcb)의 전압이 서로 다르므로 액정 분자들이 기울어진 각도가 다르고 이에 따라 두 부화소의 휘도가 다르다. 따라서 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있으며, 즉 측면 감마 곡선을 정면 감마 곡선에 최대한 가깝게 할 수 있으며, 이렇게 함으로써 측면 시인성을 향상할 수 있다.
또한 높은 전압을 인가 받는 제1 부화소 전극(191a)의 면적을 제2 부화소 전극(191b)의 면적보다 작게 하면 측면 감마 곡선을 정면 감마 곡선에 더욱 가깝게 할 수 있다. 특히 제1 및 제2 부화소 전극(191a, 191b)의 면적비가 대략 1:2 내지 1:3인 경우 측면 감마 곡선이 정면 감마 곡선에 더욱더 가깝게 되어 측면 시인성이 더욱 좋아진다.
액정 분자들이 기울어지는 방향은 일차적으로 전기장 생성 전극(191, 270)의 절개부(71a, 71b)와 부화소 전극(191a, 191b)의 변이 주 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정된다. 이러한 주 전기장의 수평 성분은 절개부(71a, 71b)의 변과 부화소 전극(191a, 191b)의 변에 거의 수직이다.
도 9를 참고하면, 절개부(71a, 71b)에 의하여 나뉜 각 부영역 위의 액정 분자들은 대부분 주 변에 수직인 방향으로 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
한편, 부화소 전극(191a, 191b) 사이의 전압 차에 의하여 부차적으로 생성되는 부 전기장(secondary electric field)의 방향은 부영역의 주 변과 수직이다. 따라서 부 전기장의 방향과 주 전기장의 수평 성분의 방향과 일치한다. 결국 부화소 전극(191a, 191b) 사이의 부 전기장은 액정 분자들의 경사 방향의 결정을 강화하는 쪽으로 작용한다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 묶음의 화소에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면 도 11 내지 도 14를 참고하여 본 실시예에 따른 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 조명부의 동작을 도시하는 파형도이다.
도 11을 참고하면, 본 실시예에 따른 액정 표시 장치의 조명부는 빛을 디밍(dimming) 시켜 방출한다. 즉, 조명부는 제1 구간(Lon) 동안 턴 온되어 액정 조립체 표시판(300)을 향하여 빛을 방출하며, 제2 구간(Loff) 동안 턴 오프되어 빛을 방출하지 않는다. 따라서 조명부는 일정한 주기(PR)를 가지고 턴 온과 턴 오프를 반복한다.
데이터선(171) 아래에 형성되어 있는 선형 반도체(151s, 151n)는 조명부가 턴 오프 상태일 때는 부도체로 작용하나, 조명부가 턴 온 상태일 경우에는 도체로 작용한다. 따라서 선형 반도체(151s, 151n)의 가장자리(151e) 부분과 화소 전 극(191) 사이에 기생 용량이 형성된다. 이 선형 반도체(151s, 151n)와 화소 전극(191) 사이의 기생 용량은 화소 전극 전압(Vpix)을 변화시킨다. 이에 대하여 도 12a 및 도 12b를 참고로 상세하게 설명한다.
도 12a 및 도 12b는 종래 기술에 따른 액정 표시 장치의 구동 신호를 도시하는 파형도로서, 도 12a는 화소 전극이 부극성(-)일 때를 도시하며, 도 12b는 화소 전극이 정극성(+)일 때를 도시한다.
도 12a를 참고하면, 조명부가 턴온 상태일 때 선형 반도체(151s)와 화소 전극(191) 사이에 기생 용량이 발생하면, 부극성(-)의 전압이 인가되는 자기 데이터선(171s)의 전압(Vds)은 요동(fluctuation)한다. 그러면 화소 전극 전압(Vpix)은 자기 데이터선(171s) 전압(Vds)의 변화에 따라 위 아래로 요동하고, 결국 화소 전극 전압(Vpix)은 요동이 없을 때보다 조금 올라간다.
도 12b를 참고하면, 조명부가 턴온 상태일 때 선형 반도체(151s)와 화소 전극(191) 사이에 기생 용량이 발생하면, 정극성(+)의 전압이 인가되는 자기 데이터선(171s)의 전압(Vds)은 요동한다. 그러면 화소 전극 전압(Vpix)은 자기 데이터선(171s) 전압(Vds)의 변화에 따라 위 아래로 흔들리고, 결국 화소 전극 전압(Vpix)은 요동이 없을 때보다 조금 내려간다.
그러나 조명부가 턴 오프 상태에서는 화소 전극 전압(Vpix)의 변화가 없으므로 조명부 턴온 상태 및 턴오프 상태의 전압 요동에 차이가 생긴다. 이때 액정 표시판 조립체의 구동 주파수와 조명부 디밍 주파수 간에 공명 현상으로 화면이 물결이 흘러내리는 것과 같이 표시되는 워터폴(waterfall) 현상이 발생한다.
이 때 본 발명과 같이 선형 반도체(151s, 151n) 아래에 광차단막(120)을 형성하면 조명부로부터 방출되는 빛이 선형 반도체(151s, 151n)에 유입되는 것을 막을 수 있다. 그러면 조명부가 턴 온 상태에서도 선형 반도체(151s, 151n)는 도체로 작용할 수 없고, 선형 반도체(151s, 151n)와 화소 전극(190) 사이에 기생 용량이 발생하지 않는다. 따라서, 워터폴이 발생하는 것을 방지할 수 있다.
또한, 본 실시예와 같이 화소 전극(191)이 자기 데이터선(171s) 뿐만 아니라 이웃 데이터선(171n)과도 중첩하면 워터폴을 방지할 수 있다. 이에 대하여 도 13a 및 도 13b를 참고하여 상세하게 설명한다.
도 13a 및 도 13b는 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 신호를 도시하는 파형도로서, 도 13a는 화소 전극이 부극성(-)일 때를 도시하며, 도 13b는 화소 전극이 정극성(+)일 때를 도시한다.
도 13a를 참고하면, 조명부가 턴 온 상태일 때 선형 반도체(151s)와 화소 전극(191) 사이에 기생 용량이 발생하면, 부극성(-)의 전압이 인가되는 자기 데이터선(171s)의 전압(Vds)은 요동한다. 열반전 구동에서 이웃 데이터선(171n)에는 자기 데이터선(171s)과 다른 극성의 데이터 전압이 인가된다. 따라서 이웃 데이터선(171n)에는 정극성(+)의 전압이 인가되고, 자기 데이터선(171s)과 마찬가지로 선형 반도체(151s)와 화소 전극(191) 사이에 기생 용량로 인하여 이웃 데이터선(171n)의 전압(Vdn)은 요동한다. 이 때 자기 데이터선(171s)의 극성과 이웃 데이터선(171n)의 극성은 서로 반대이므로 자기 데이터선 전압(Vds) 및 이웃 데이터선 전압(Vdn)의 요동 위상이 서로 반대이다. 화소 전극 전압(Vpix)은 자기 데이터 선(171s)의 전압(Vds) 변화에 따라 위 아래로 요동하며, 동시에 이웃 데이터선(171n)의 전압(Vdn) 변화에 따라 요동한다. 그러나 앞서 설명한 바와 같이 자기 데이터선 전압(Vds) 및 이웃 데이터선 전압(Vdn)의 요동 위상이 서로 반대이므로 화소 전극 전압(Vpix)의 요동은 상쇄된다. 결국 화소 전극 전압(Vpix)은 변화가 없다.
도 13b를 참고하면, 조명부가 턴 온 상태일 때 선형 반도체(151s)와 화소 전극(191) 사이에 기생 용량이 발생하면, 정극성(+)의 전압이 인가되는 자기 데이터선(171s)의 전압(Vds)은 요동한다. 이웃 데이터선(171n)에는 부극성(-)의 전압이 인가되고, 자기 데이터선(171s)과 마찬가지로 선형 반도체(151s)와 화소 전극(191) 사이에 기생 용량로 인하여 이웃 데이터선(171n)의 전압(Vdn)은 요동한다. 도 13a에서 설명한 바와 같이 화소 전극 전압(Vpix)의 변동은 각각 정극성(+) 및 부극성(-) 방향으로 동시에 발생하므로 서로 상쇄된다.
따라서, 화소 전극 전압(Vpix)은 조명부가 턴온 되는 경우 선형 반도체(151s, 151n)에 영향받지 않아 워터폴 현상을 방지할 수 있다.
이제 도 14를 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 동작에 대하여 보다 상세하게 설명한다.
도 14는 본 발명의 한 실시예에 따른 액정 표시 장치의 감마 곡선을 도시하는 그래프이다.
앞서 설명한 바와 같이, 본 실시예에 따른 액정 표시 장치의 화소 전극(191)은 서로 떨어져 있는 제1 및 제2 부화소 전극(191a, 191b)을 포함한다. 제1 부화 소 전극(191a)은 도 14의 A-gamma 곡선을 따르며, 제2 부화소 전극(191b)은 B-gamma 곡선을 따른다. 이 두 가지 감마 곡선의 적절한 조합하면, 측면 감마 곡선이 정면 감마 곡선에 가깝게 하여 측면 시인성을 개선할 수 있다.
한편, 워터폴 현상은 저계조에서 더욱 쉽게 인지된다. 그런데 저계조에서는 B-gamma 곡선은 휘도가 0에 가까우므로 액정 표시 장치는 A-gamma 곡선에 따라 작동된다. 따라서 제1 부화소 전극(191a)의 전압 변화를 적게하는 것이 더 중요하다.
따라서 화소 전극(191) 중 특히 제1 부화소 전극(191a)이 각각 자기 데이터선(171s) 및 이웃 데이터선(171n)과 중첩하는 면적을 동일하게 하는 것이 바람직하다.
광차단막(120) 선폭은 특히 제1 부화소 전극(191a)과 선형 반도체(151s, 151n)가 중첩하는 부분에서 선형 반도체(151s, 151n)의 선폭보다 크게 형성하는 것이 바람직하다. 또한 광차단막(120)은 제1 부화소 전극(191a)과 선형 반도체(151s, 151n)가 중첩하는 부분에만 설치할 수도 있다.
이로써, 개구율을 충분히 확보하면서도 워터폴 현상이 발생하는 것을 방지할수 있다.
그러면, 도 4 내지 도 8에 도시한 액정 표시 장치 중 박막 트랜지스터 표시판(100)을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 15a 내지 도 18b를 참고하여 상세히 설명한다.
도 15a, 도 16a, 도 17a 및 도 18a은 도 4 내지 도 8에 도시한 액정 표시 장 치 중 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 순서에 따라 나열한 것이고, 도 15b, 도 15c, 도 16b, 도 16c, 도 17b, 도 17c, 도 18b는 각각 도 4 내지 도 8에 도시한 박막 트랜지스터 표시판을 ⅩⅤb-ⅩⅤb, ⅩⅤc-ⅩⅤc, ⅩⅥb-ⅩⅥb, ⅩⅥc-ⅩⅥc, ⅩⅦb-ⅩⅦb, ⅩⅦc-ⅩⅦc 및 ⅩⅧb-ⅩⅧb 선을 따라 잘라 도시한 단면도이다.
먼저 도 15a, 도 15b 및 도 15c를 참고하면, 기판(110) 위의 금속막을 스퍼터링(sputtering) 따위로 차례로 적층하고 사진 식각하여 제1 및 제2 게이트 전극(124a, 124b) 및 끝 부분(129a, 129b)을 포함하는 제1 및 제2 게이트선(121a, 121b) , 유지 전극(137)을 포함하는 복수의 유지 전극선(131) 및 서로 분리된 여러 영역(122s, 122n, 123s, 123n, 126s, 126n, 127s, 127n)을 포함하는 광차단막(120)을 형성한다.
도 16a, 도 16b 및 도 16c를 참고하면, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층한 후, 금속막을 스퍼터링 따위로 적층하여 데이터층을 형성한다. 그 후 위의 세 층을 한 번의 사진 공정으로 복수의 선형 불순물 반도체(164) 및 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151)를 형성하고, 동시에 소스 전극(173a, 173b) 및 끝 부분(179)을 포함하는 복수의 데이터선(171s, 171n), 복수의 드레인 전극(175a, 175b)을 형성한다.
이러한 사진 공정에서 사용하는 감광막은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터 선(171c, 171d)과 드레인 전극(175c, 175d)이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.
위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿 패턴(slit pattern), 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.
이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.
다음으로, 도 17a 내지 도 17c를 참조하면, 화학 기상 증착 따위로 무기 절연물을 적층하거나, 감광성 유기 절연물을 도포하여 보호막(180)을 형성한다. 그런 후 보호막(180)과 게이트 절연막(140)을 식각하여 접촉 구멍(181, 182, 185a, 185b)을 형성한다.
마지막으로 도 4 내지 도 8을 참조하면, ITO 또는 IZO 막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 형성한다. 이외에도 배향막(11, 12)을 형성한다.
이제 도 4 및 도 6에 도시한 액정 표시 장치에서 공통 전극 표시판(200)을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 19a 내지 도 19d를 참고하여 상세하게 설명한다.
도 19a를 참고하면, 기판(210) 위에 차광 특성이 우수한 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 차광 부재(220)를 형성한다.
이어서 도 19b와 같이, 가요성 기판(210) 위에 감광성 조성물을 도포하여 서로 다른 세 가지 색상을 나타내는 복수의 색필터(230)를 형성한다.
그 후 도 19c와 같이, 색필터(230) 위에 덮개막(250)을 형성하고, 도 19d와 같이 덮개막(250) 위에 공통 전극(270)을 적층한다.
그 다음, 이상과 같이 제조된 박막 트랜지스터 표시판(100) 및 공통 전극 표시판(200)을 결합한다. 그 후 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에 액정을 주입한다. 이때 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)의 결합 전에 액정을 하강시켜 액정을 주입할 수도 있다.
이제 도 20 및 도 22를 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 20은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 20을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
하부 표시판(100)에는 복수의 게이트선(Gi), 복수의 데이터선(Dj) 및 복수의 유지 전극선(도시하지 않음)을 포함하는 신호선이 구비되어 있으며, 각 화소는 스위칭 소자(Q)와 이에 연결된 액정 축전기(Clc), 그리고 스위칭 소자(Q) 및 유지 축전기(Cst)를 포함한다.
화소 전극(191)은 도 2와는 달리 서로 분리 되어 있지 않으며, 하나로 이루어져 있다.
유지 축전기(Cst) 및 이와 같은 액정 표시판 조립체를 포함하는 액정 표시 장치의 동작 등에 대해서는 앞선 실시예와 실질적으로 동일하므로 상세한 설명은 생략한다.
그러면 도 20에 도시한 액정 표시판 조립체의 한 예에 대하여 도 21 및 도 22를 참고하여 상세하게 설명한다.
도 21은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 22는 도 20에 도시한 액정 표시 장치를 ⅩⅩⅦ-ⅩⅩⅦ 선을 따라 잘라 도시한 단면도이다.
도 21 및 도 22를 참고하면, 본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판 사이에 들어 있는 액정층(3)을 포함한다.
본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 내지 도 8에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.
하부 표시판(100)에 대하여 설명하자면, 절연 기판(110) 위에 복수의 게이트 선(121), 복수의 유지 전극선(131) 및 광차단막(120)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 각 게이트선(121)은 게이트 전극(124)과 끝 부분(129)을 포함하고 각 유지 전극선(131)은 유지 전극(137)을 포함한다. 광차단막(120)은 유지 전극선(131)을 중심으로 상하 부분으로 나뉜 여러 영역(128m, 128c)을 포함한다. 게이트 도전체(120, 121, 131) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 돌출부(154)를 포함하는 선형 반도체(151)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(161)가 형성되어 있다. 저항성 접촉 부재(161) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 소스 전극(173)과 끝 부분(179)을 포함하며, 드레인 전극(175)은 넓은 끝 부분(177)을 포함한다. 데이터 도전체(171, 175) 및 노출된 반도체(154) 부분 위에는 보호막(180)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.
상부 표시판(200)에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270), 그리고 배향막(21)이 형성되어 있다.
그러나 본 실시예에 따른 액정 표시판 조립체에서는 도 4 내지 도 8의 액정표시 장치와 달리 화소 전극(191)이 분리되어 있지 않다.
각 화소 전극(191)은 네 모퉁이가 모따기되어 있는(chamfered) 대략 사각형 모양이며, 모따기된 빗변은 게이트선(121)에 대하여 약 45°의 각도를 이룬다.
화소 전극(191)에는 복수의 절개부(91, 92a, 92b, 93a, 93b)가 형성되어 있으며, 화소 전극(191)은 이들 절개부(91, 92a, 92b, 93a, 93b)에 의하여 복수의 영역(partition)으로 분할된다. 절개부(91, 92a, 92b, 93a, 93b)는 유지 전극선(131) 에 대하여 거의 반전 대칭을 이룬다.
공통 전극(270)에는 복수의 절개부(71, 72, 73a, 73b, 74a, 74b) 집합이 형성되어 있다. 절개부(71~74b)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있다.
본 실시예에 따른 액정 표시 장치는 데이터선(171)이 직선으로 뻗어 있으며, 도 4와 마찬가지로 이웃하는 두 화소 전극(191)과 모두 중첩한다.
또한 본 실시예에 따른 액정 표시 장치는 도 4에 도시한 액정 표시 장치와 달리 화소 전극(191) 및 드레인 전극(175)은 넓은 끝 부분(177)은 게이트 절연막(140)을 사이에 두고 유지 전극(137)을 포함하는 유지 전극선(137)과 중첩하여 유지 축전기(storage capacitor)를 이루며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
도 4 내지 도 8에 도시한 액정 표시판 조립체의 많은 특징들이 도 19 및 도 20에 도시한 액정 표시판 조립체에도 적용될 수 있다.
본 발명에 따르면, 충분한 개구율을 확보하면서, 워터폴이 발생하는 것을 막 아 액정 표시 장치의 화질을 개선할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (22)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연체,
    상기 게이트 절연체 위에 형성되어 있는 제1 반도체,
    상기 제1 반도체와 중첩하는 제1 드레인 전극 및 제1 데이터선,
    상기 제1 드레인 전극과 연결되어 있으며, 상기 제1 데이터선과 적어도 일부 중첩하는 화소 전극, 그리고
    상기 제1 반도체 및 상기 제1 데이터선과 적어도 일부분에서 중첩하는 광차단막
    을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 광차단막은 상기 게이트선과 동일한 재질로 이루어진 액정 표시 장치.
  3. 제1항에서,
    상기 제1 반도체의 폭은 상기 제1 데이터선의 폭 보다 큰 액정 표시 장치.
  4. 제1항에서,
    상기 광차단막은 위치에 따라 폭이 서로 다른 액정 표시 장치.
  5. 제1항에서,
    상기 화소 전극은 서로 분리되어 있는 제1 및 제2 부화소 전극을 포함하는 액정 표시 장치.
  6. 제5항에서,
    상기 제1 및 제2 부화소 전극은 경사 방향이 서로 다른 적어도 두 개의 평행사변형 전극편을 포함하는 액정 표시 장치.
  7. 제6항에서,
    상기 제1 부화소 전극은 하나의 우경사 평행사변형 전극편과 하나의 좌경사 평행사변형 전극편을 포함하고,
    상기 제2 부화소 전극은 3개의 우경사 평행사변형 전극편과 3개의 좌경사 평행사변형 전극편을 포함하는
    액정 표시 장치.
  8. 제5항에서,
    상기 제2 부화소 전극의 면적은 제1 부화소 전극의 면적보다 넓은 액정 표시 장치.
  9. 제5항에서,
    상기 제1 부화소 전극과 상기 제2 부화소 전극의 전압은 서로 다른 액정 표시 장치.
  10. 제5항에서,
    상기 제1 부화소 전극과 연결되어 있는 제1 박막 트랜지스터, 그리고
    상기 제2 부화소 전극과 연결되어 있는 제2 박막 트랜지스터
    를 더 포함하고,
    상기 게이트선은,
    상기 제1 박막 트랜지스터와 연결되어 있는 제1 게이트선, 그리고
    상기 제2 박막 트랜지스터와 연결되어 있는 제2 게이트선
    을 포함하는 액정 표시 장치.
  11. 제10항에서,
    상기 제1 및 제2 박막 트랜지스터는 각각 상기 제1 및 제2 게이트선으로부터의 신호에 따라 턴온되어 상기 제1 데이터선으로부터의 신호를 전달하는 액정 표시 장치.
  12. 제1항에서,
    상기 데이터선 및 상기 드레인 전극과 상기 화소 전극 사이에 형성되어 있는 유기막을 더 포함하는 액정 표시 장치.
  13. 제1항에서,
    상기 광차단막의 폭은 상기 제1 반도체의 폭보다 넓은 액정 표시 장치.
  14. 제1항에서,
    상기 제1 데이터선과 이웃하며, 상기 화소 전극과 적어도 일부 중첩하는 제2 데이터선, 그리고
    상기 제2 데이터선과 중첩하는 제2 반도체
    를 더 포함하고,
    상기 화소 전극과 상기 제1 반도체가 중첩하는 면적은, 상기 화소 전극과 상기 제2 반도체와 중첩하는 면적과 실질적으로 동일한 액정 표시 장치.
  15. 제14항에서,
    상기 제1 데이터선에 인가되는 데이터 전압 극성과 상기 제2 데이터선에 인가되는 데이터 전압 극성은 서로 반대인 액정 표시 장치.
  16. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 제1 반도체,
    상기 제1 반도체과 중첩하는 제1 드레인 전극 및 제1 데이터선,
    상기 제1 드레인 전극과 연결되어 있으며 상기 제1 데이터선과 적어도 일부 중첩하고, 제1 및 제2 부화소 전극을 포함하는 화소 전극, 그리고
    상기 제1 부화소 전극과 상기 제1 데이터선이 중첩하는 제1 부분 및 상기 제2 부화소 전극과 상기 제1 데이터선이 중첩하는 제2 부분 중 적어도 하나에 형성되어 있는 광차단막
    을 포함하는 액정 표시 장치.
  17. 제16항에서,
    상기 제1 부분의 광차단막의 폭은 상기 제2 부분의 광차단막의 폭보다 넓은 액정 표시 장치.
  18. 제17항에서,
    상기 제2 부분의 광차단막의 폭은 상기 제1 반도체의 폭과 실질적으로 동일한 액정 표시 장치.
  19. 제17항에서,
    상기 제1 부분의 광차단막의 폭은 상기 제1 반도체의 폭보다 큰 액정 표시 장치.
  20. 제19항에서,
    상기 제1 부분의 광차단막의 한 쪽 가장자리는 상기 제1 반도체의 가장자리보다 3um 이상 돌출된 액정 표시 장치.
  21. 제16항에서,
    상기 제1 데이터선과 인접하며, 상기 화소 전극과 적어도 일부 중첩하는 제2 데이터선, 그리고
    상기 제2 데이터선과 중첩하는 제2 반도체
    를 더 포함하며,
    상기 화소 전극과 상기 제1 반도체가 중첩하는 면적은 상기 화소 전극과 상기 제2 반도체가 중첩하는 면적과 동일한
    액정 표시 장치.
  22. 제21항에서,
    상기 제1 데이터선에 입력되는 데이터 전압 극성과 상기 제2 데이터선에 입력되는 데이터 극성은 서로 반대인 액정 표시 장치.
KR1020060032740A 2006-04-11 2006-04-11 액정 표시 장치 KR101230312B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060032740A KR101230312B1 (ko) 2006-04-11 2006-04-11 액정 표시 장치
US11/733,961 US7750988B2 (en) 2006-04-11 2007-04-11 Liquid crystal display with light blocking film to eliminate waterfall phenomenon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032740A KR101230312B1 (ko) 2006-04-11 2006-04-11 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070101573A true KR20070101573A (ko) 2007-10-17
KR101230312B1 KR101230312B1 (ko) 2013-02-06

Family

ID=38574829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032740A KR101230312B1 (ko) 2006-04-11 2006-04-11 액정 표시 장치

Country Status (2)

Country Link
US (1) US7750988B2 (ko)
KR (1) KR101230312B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293565B1 (ko) * 2007-01-26 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101518327B1 (ko) * 2008-07-24 2015-05-11 삼성디스플레이 주식회사 액정 표시판 및 액정 표시 장치
KR101728821B1 (ko) * 2010-09-28 2017-05-04 삼성디스플레이 주식회사 3차원 표시 장치
US9047826B2 (en) 2012-03-14 2015-06-02 Apple Inc. Systems and methods for liquid crystal display column inversion using reordered image data
US9047832B2 (en) 2012-03-14 2015-06-02 Apple Inc. Systems and methods for liquid crystal display column inversion using 2-column demultiplexers
US9047838B2 (en) 2012-03-14 2015-06-02 Apple Inc. Systems and methods for liquid crystal display column inversion using 3-column demultiplexers
US9368077B2 (en) 2012-03-14 2016-06-14 Apple Inc. Systems and methods for adjusting liquid crystal display white point using column inversion
US9245487B2 (en) 2012-03-14 2016-01-26 Apple Inc. Systems and methods for reducing loss of transmittance due to column inversion
JP2014044330A (ja) * 2012-08-27 2014-03-13 Japan Display Inc 液晶表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245450A (en) * 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JP2613015B2 (ja) * 1994-02-08 1997-05-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
JPH10240162A (ja) * 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
WO1999047972A1 (fr) * 1998-03-19 1999-09-23 Seiko Epson Corporation Dispositif d'affichage et dispositif de projection a cristaux liquides
US6724443B1 (en) * 1999-03-18 2004-04-20 Sanyo Electric Co., Ltd. Active matrix type display device
KR20040031370A (ko) * 2002-10-05 2004-04-13 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100984348B1 (ko) * 2003-07-31 2010-09-30 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 표시판
JP2004070331A (ja) * 2003-08-01 2004-03-04 Hitachi Displays Ltd 液晶表示装置の製造方法

Also Published As

Publication number Publication date
US7750988B2 (en) 2010-07-06
KR101230312B1 (ko) 2013-02-06
US20070242181A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
KR101133761B1 (ko) 액정 표시 장치
KR101188601B1 (ko) 액정 표시 장치
JP5379951B2 (ja) 液晶表示装置
JP5229765B2 (ja) 液晶表示装置
KR101171180B1 (ko) 액정 표시 장치
KR101230304B1 (ko) 액정 표시 장치
KR101230312B1 (ko) 액정 표시 장치
KR101230301B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070057388A (ko) 액정 표시 장치
KR20070051045A (ko) 액정 표시 장치
KR20080009888A (ko) 액정 표시 장치
JP2007011377A (ja) 液晶表示装置
US7760282B2 (en) Liquid crystal display
KR101251994B1 (ko) 액정 표시 장치
US20090316102A1 (en) Liquid crystal display
KR20070097266A (ko) 액정 표시 장치
KR20080010159A (ko) 액정 표시 장치
KR20080053710A (ko) 박막 트랜지스터 표시판
KR101240646B1 (ko) 액정 표시 장치
KR20080025498A (ko) 액정 표시 장치
KR20060090159A (ko) 액정 표시 장치
KR20070063373A (ko) 액정 표시 장치
KR20070117073A (ko) 액정 표시 장치
KR20070051036A (ko) 액정 표시 장치
KR20070020745A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8