(第1実施形態)
本発明の第1実施形態によるFin型MIS(Metal Insulator Semiconductor)FETの構成を、図1乃至図3を参照して説明する。図1は第1実施形態によるFin型MISFETの斜視図、図2は図1に示す切断面A−Aで切断したときの断面図、図3は図1に示す切断面B−Bで切断したときの断面図である。
この実施形態によるMISFETは、Siからなる半導体基板1bの表面に結晶性の金属酸化物を少なくとも含む絶縁膜3が形成され、この絶縁膜3の上に凸型のチャネル領域(チャネル層)5bが形成されている。絶縁膜3を構成する金属酸化物の結晶の所定方向の面間隔(以下、面間隔という)がSiの面間隔とは異なる。このため、チャネル領域5bにおけるSiは絶縁膜3から応力をうけ、歪みSi層が形成されている。このチャネル領域5bの両側に、チャネル領域5bと導電型が異なるソース領域10aおよびドレイン領域10bが形成された構成となっている。また、チャネル領域5bの直上部には絶縁膜6aが形成されている。チャネル領域5bの側面上にはゲート絶縁膜7が形成されている。ゲート絶縁膜7の周囲には、ポリシリコンからなるゲート電極9aが形成されている。
すなわち、本実施形態においては、チャネル領域5bにおけるSiの面間隔は半導体基板1bにおけるSiの面間隔と異なるように構成されている。ここで、本実施形態のMISFETがn−MISFETの場合には、金属酸化膜の面間隔をSiより大きくし、チャネル層におけるSiの面間隔を引っ張り応力により広げる。これにより、チャネル層における電子の移動度を高めることが可能となる。一方、p−MISFETの場合には、金属酸化物の面間隔をSiより大きく、または、小さくし、チャネル層におけるSiの面間隔を、引っ張り応力、または、圧縮応力により変化させる。これにより、チャネル層における正孔の移動度を高めることが可能となる。
次に、本実施形態によるn−MISFETの製造方法を、図4乃至図9を参照して説明する。図4(a)乃至図4(e)は切断面A−Aにおける製造工程断面図、図5(a)乃至図5(e)は図4(a)乃至図4(e)にそれぞれ対応する切断面B−Bにおける製造工程断面図であり、図6(a)乃至図6(e)は切断面A−Aにおける製造工程断面図、図7(a)乃至図7(e)は図6(a)乃至図6(e)にそれぞれ対応する切断面B−Bにおける製造工程断面図であり、図8(a)乃至図8(c)は切断面A−Aにおける製造工程断面図、図9(a)乃至図9(c)は図8(a)乃至図8(c)にそれぞれ対応する切断面B−Bにおける製造工程断面図である。
まず、(001)面方位を持つSi基板1aに例えば水素イオンを5×1016/cm2のドーズ量で、ピークレンジが例えば表面から50nmの深さになるようなエネルギーで打ち込み、水素濃度の高い領域を形成する。続いて、打ち込みによるダメ−ジを回復するために、例えば800℃で30分、水素雰囲気中で熱処理する。このような熱処理を行うことによって、ダメ−ジが回復すると共に、水素濃度の高い領域には周囲より機械的強度の小さい中間層2が形成され、同時に、後にチャネル層となるSi層5aが形成される(図4(a)、図5(a)参照)。中間層2には連続的に微細な空孔が発生し、機械的強度が小さくなっている。これにより、後述の工程で剥離を容易に行うことが可能となる。
次に、希フッ酸処理を行い、Si基板1aの表面を水素で終端化する。続いて、この基板1aを電子ビ−ム蒸着装置に導入する。基板温度を例えば500℃とし、Pr6O11を蒸着源として用いて金属酸化物Pr2O3を例えば5nm蒸着し、Pr2O3層3aを形成する(図4(b)、図5(b)参照)。このとき、Si層5aの、Pr2O3層3a側の界面のSiが酸化されて、Si層5aと金属酸化物Pr2O3層3aの間には、膜厚が0.5nmのSiO2層3bが形成される。また、本実施形態においては、酸素分圧を1×10−7Torrに精密に制御することにより、酸化物Pr2O3の配向性を高め結晶性を向上させている。また、X線回折評価より、Pr2O3層3aは面方位(001)方向に配向したエピタキシャル層であり、SiO2層3bとPr2O3層3aとの界面に対して平行方向、すなわち面方位(001)方向のPr2O3の面間隔は5.52Åであることがわかっている。この値は面方位(001)方向のSiの面間隔に対して1.7%大きい。また、X線回折の半値幅は狭く、Pr2O3からなる絶縁膜3は面方位(001)方向に強く配向した結晶性の高い膜であることが確認されている。
次に、CVD(Chemical Vapor Deposition)法を用いて例えば1μm厚のSi層5を成膜する。このとき、Si層5のPr2O3層3a側の界面のSiが酸化されて、Si層5とPr2O3層3aの間には、膜厚が0.5nmのSiO2層3cが形成される。つまり、この製造方法では、Si層5aと、Si層5との間には、膜厚が0.5nmのSiO2層3b、膜厚5nmのPr2O3層3a、および膜厚が0.5nmのSiO2層3cからなる3層積層構造の絶縁膜3が形成された構成となっている(図4(c)、図5(c)参照)。
次に、Si層5の表面に基板1bを接着する(図4(d)、図5(d)参照)。その後、中間層2を境に基板1bを剥離することによって、金属酸化物Pr2O3からなる絶縁膜3上にSi層5aを露出する。続いて、例えばCMP(Chemical Mechanical Polishing)法を用いてSi層5aの露出した表面を平坦化する。(図4(e)、図5(e)参照)。
次に、図6(a)、図7(a)に示すように膜厚が50nmのSiO2を全面に被膜し絶縁膜6を形成する。なお、この後に続いて、絶縁膜6を介して、ボロン元素のイオン打ち込みを行うことにより、チャネルとして用いるSi層5aに不純物プロファイルを形成することも可能である。続いて、図6(b)、図7(b)に示すように、例えばRIE(Reactive Ion Etching)法などの異方性エッチング法を用いて絶縁膜6およびSi層5aをパタ−ニングし、凸型のチャネル層5bおよび絶縁膜6aを形成する。このとき、Pr2O3層3aとSi層5aとの間に形成されたSiO2層3bも同時にパターニングされる。
次に、図6(c)、図7(c)に示すようにチャネル領域5bの周囲に、膜厚が3nmのSiO2からなるゲート絶縁膜7を形成する。この時、例えばFinのチャネル領域の高さ(ゲート幅)を20nm、Finの幅(チャネル領域深さ)を20nm、Finの長さを200nmとする。続いて、CVD法を用いてゲート電極となるポリシリコン膜9を全面に堆積する(図6(d)、図7(d)参照)。
次に、ポリシリコン膜9を、例えばRIE法などの異方性エッチング法を用いてパタ−ニングし、ゲート電極9aを形成する(図6(e)、図7(e)参照)。その後、ゲート電極9aをマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース・ドレイン領域10a、10bを形成する(図8(a)、図9(a)参照)。さらに、CVD法によりSiO2からなる層間絶縁膜11を全面に堆積する(図8(b)、図9(b)参照)。
次に、図8(c)、図9(c)に示すように、ソース・ドレイン領域10a、10b上にコンタクトホ−ルを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極12a、12bおよびゲート電極12cを形成し、Fin型n−MISFETが完成する。
次に、図4(a)乃至図9(c)に示した構造を持つFin型n−MISFETの絶縁膜3の特性について詳細に述べる。通常、絶縁膜として用いる金属酸化物が結晶質のものであっても、その面間隔がチャネル層のSiに影響を与えることはない。しかし、今回、我々は、面方位(001)に強く配向し、結晶性が高いPr2O3層3aを形成することにより、チャネル領域のSiに、チャネル方向に引っ張り応力が加わり、面間隔が変化することを見出した。図10は、図4(a)乃至図9(c)に示した構造を持つn−MISFETにおける絶縁膜3とチャネル領域5bの拡大図であり、Pr2O3層3a、SiO2層3b、3cとチャネル領域5bにおけるMISFETの断面構造を示す模式図である。図11は透過型電子顕微鏡(以下、TEM(Transparent Electron Microscope))を用いて測定した電子線回折像から得られた面間隔の変化を示す。
ここで測定しているのは、界面に対して平行方向の面間隔である。測定ポイントは図10に示したように、Pr2O3層3a/SiO2層3bとSi層5bの界面から20nm離れたチャネル領域5bのSiの位置(1)、Pr2O3層3a/SiO2層3bとSi層5bの界面近傍のSiの位置(2)、Pr2O3層3a中の位置(3)、Pr2O3層3a/SiO2層3cとSi層5の界面から250nm離れた基板5のSiの位置(4)である。なお、図11の縦軸は、250nm離れた基板5中のSiの面間隔、すなわち(4)の位置における値を基準として、各測定位置での面間隔の変化を示している。
Pr2O3層3aの面間隔の変化は+1.7%であり、X線回折から得られた結果と一致する。さらに、このPr2O3層3aに引っ張られる形で界面でのSiが歪んでおり、Pr2O3層3a/SiO2層3bとSi層5bの界面近傍の位置(2)における面間隔の変化は+0.5%であることがわかった。界面から20nm離れたチャネル領域5b中のSiの位置(1)でも面間隔の変化は起こっており、面間隔が+0.4%大きくなっている。
この結果から、Siと面間隔が異なり、且つ、結晶性が高い金属酸化物を含む絶縁膜をチャネル領域5bの下地絶縁膜とすることにより、チャネル領域のSi層の面間隔を変化させることができることが示された。結晶性を高めることにより金属酸化物の弾性定数が大きくなる、つまり、定性的に考えると結晶が硬くなっているものと考えられる。このため、金属酸化物の面間隔が、Siに対して大きく影響を与え、界面から20nm離れたチャネル領域5bにおいても格子変形が起こるものと考えられる。
次に、本実施形態による、Siと面間隔の異なる結晶質のPr2O3層3を下地絶縁膜とする新Fin型n−MISFETと、SiO2膜を下地絶縁膜とする旧Fin型n−MISFET、そしてSiGeを用いた歪Siのn−MISFETの特性を図12および図13を参照して説明する。なお、歪Siのn−MISFETと、新Fin型n−MISFETの歪み量は同じ値にしてある。図12は、実効電界と電子の実効移動度との関係を示す特性図、図13は、ゲート電圧VgとId/w(ドレイン電流Idとチャネル幅wとの比)の関係を示した特性図である。ここで、実効電界とは実際にゲート絶縁膜に印加される電界であり、実効移動度とは実効電界が印加されたときのキャリア(本実施形態では電子)の移動度を意味する。
まず、図12に示す実効電界と電子移動度の関係に注目する。破線がユニバ−サルカ−ブ、実線(細線)が下地絶縁膜がSiO2膜の旧Fin型n−MISFETの特性曲線、実線(中太線)がSiGeを用いたGe濃度10%の歪Siのn−MISFETの特性曲線、実線(太線)が下地絶縁膜がPr2O3の新Fin型n−MISFETの特性曲線である。なお、ユニバーサルカーブとは、Fin型でない通常の平坦型MISFETのゲート絶縁膜がSiO2であるときの、実効電界と、実効移動度との関係を示す曲線である。
図12から分かるように、下地絶縁膜がSiO2膜の旧Fin型n−MISFETの移動度は、ユニバ−サルカ−ブに対して低下している。これは、チャネル領域が下地のSiO2膜から圧縮歪を受け、電子の有効質量が重くなり、移動度が低下するためである。一方、チャネル領域に引っ張り歪を導入している歪Si−MISFETではユニバ−サルカ−ブよりも移動度が向上している。これは歪によって電子の有効質量が軽くなったことによる。そしてPr2O3層を下地絶縁膜とする新Fin型n−MISFETでは、下地絶縁膜がSiO2膜である旧Fin型n−MISFETの移動度を大きく上回り、歪み量は同じであるにもかかわらず歪Si−MISFET以上に移動度が向上している。これは、金属酸化膜を下地絶縁膜とすることで、SiO2膜による圧縮歪みから解放されることに加え、Geや貫通転位によるキャリアの散乱を回避できるからである。
次に、図13に示すゲート電圧VgとId/wの関係に注目する。チャネル層に引っ張り歪を導入することによって、歪みSiのn−MISFETよりも2倍以上にId/wが向上している。これは、Fin型チャネルを形成していることに加え、金属酸化膜を下地絶縁膜とすることで、Geや貫通転位によるキャリアの散乱を回避でき、移動度の向上を果たすことが出来たからである。
以上、詳述したように、本実施形態によれば、SGOI基板を用いた歪みSiのn−MISFETと異なりGeによるキャリア散乱が発生することがないため、同じ歪み量でも電子移動度の向上を果たすことが出来る。また、下地絶縁膜をSiO2膜とした従来の旧Fin型トランジスタで発生する電子移動度の低下問題を解消できるため、Fin型の利点である、Idが2倍にできる特徴を活かすことが可能となり、歪SiMISFETの2倍以上のId/wを実現することができる。
(第2実施形態)
次に、本発明の第2の実施形態であるp−MISFETについて説明する。本実施形態のp−MISFETは、チャネル層のSiに圧縮応力を加えるために、Siより面間隔の小さい金属酸化膜、例えば、Dy2O3を用いた構成となっている。すなわち、第1実施形態のn−MISFETにおいて、絶縁膜3を構成する金属酸化膜をPr2O3からDy2O3に置き換えるとともに、チャネル層5aの導電型をn型、ソース領域10aおよびドレイン領域10aの導電型をp型とした構成となっている。製造方法は、図4(a)乃至図9(c)に示した方法とほぼ同等である。Dy2O3からなる金属酸化膜は、本実施形態では、電子ビ−ム蒸着法を用いて形成している。本実施形態のp−MISFETも、第1実施形態と同様に、絶縁膜3は膜厚が5nmのDy2O3層を膜厚が0.5nmのSiO2層で挟んだ積層構造となっている。なお、Dy2O3層を形成する際に、第1実施形態と同様に、酸素分圧を1×10−7Torrに精密に制御することにより、Dy2O3の配向性を高め結晶性を向上させている。
X線回折評価より、Dy2O3層は面方位(001)方向に配向したエピタキシャル層であり、SiとPr2O3の界面に対して平行方向、すなわち面方位(001)のDy2O3の面間隔は5.33Åであることがわかっている。この値は、面方位(001)のSiの面間隔より1.8%小さい。また、X線回折の半値幅は狭く、Dy2O3層は(001)に強く配向した結晶性の高い膜であることが確認されている。電子線回折を用いた面間隔評価の結果、面方位(001)に強く配向し、結晶性が高いDy2O3層を形成することにより、チャネル層のSiに圧縮応力が加わり、面間隔が小さくなることを確認した。
また、Dy2O3のSiとの界面に対して平行方向、すなわち面方位(001)のDy2O3の面間隔の変化は−1.8%であり、このDy2O3層に付随して界面におけるSiが歪んでおり、界面に対して平行方向の面間隔の変化は−0.5%であることがわかった。界面から20nm離れたSiでも面間隔の変化は起こっており、面間隔が−0.4%変化していた。この結果から、Siより面間隔が小さく、且つ、結晶性が高い金属酸化物を含む絶縁膜をゲート絶縁膜とすることにより、チャネル領域のSi層の面間隔を小さくできることが示された。
次に、本実施形態によるSiと面間隔の異なる結晶質のDy2O3層を下地絶縁膜とするFin型のp−MOSFETと、SiGeを用いた歪Siのp−MOSFETの特性を、図14を参照して説明する。図14は実効電界と正孔移動度の関係を示す特性図である。破線がユニバ−サルカ−ブ、実線(細線)がSiGeを用いたGe濃度13%の歪Siのp−MOSFETの特性曲線、実線(太線)が下地絶縁膜がDy2O3の新Fin型p−MOSFETの特性曲線である。
図14から分かるように、チャネル領域に引っ張り歪を導入している歪Si−MOSFETでは移動度がユニバ−サルカ−ブよりも向上しており、引っ張り歪を導入した効果が見られる。しかし、圧縮歪を導入したDy2O3層を下地絶縁膜とする新Fin型p−MOSFETの場合には、より効果が得られており、歪Si−MOSFETを上回っている。これは、Siよりも面間隔の小さな金属酸化膜を下地絶縁膜とすることで、チャネル領域に圧縮歪を導入することができ、引っ張り歪の場合よりも正孔の有効質量が軽くなったことと、Geによる散乱を回避できることが原因であると考えられる。
以上、詳述したように、本実施形態によれば、チャネル領域に圧縮歪みを与えることができ、SiGeを用いた歪Siトランジスタよりも効果的に正孔移動度を向上させることが可能である。
以上、詳述したように、本実施形態によれば、Siと面間隔が異なる金属酸化物を含む絶縁膜を埋め込み絶縁膜として用いることで、チャネル領域に引っ張り歪み、圧縮歪みの両方を与えることが可能である。そのため、n−MISFETばかりでなくp−MISFETにおいてもFin型トランジスタ特性の大幅な駆動力向上が可能となる。
なお、結晶性の金属酸化物のなかで、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にSiの面間隔を変化させうるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
第1及び第2実施形態では、結晶性の金属酸化物としてPr2O3とDy2O3を例にして述べたが、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TiZr)O3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でも同等の効果が得られる。結晶性の金属酸化物は、結晶方位が配向した場合も示したが、配向が全て揃った単結晶金属酸化物を用いることにより、より大きな面間隔の変化が起こることを確認した。結晶性の金属酸化物の成膜方法として、電子ビ−ム蒸着法を用いた場合を示したが、成膜方法はCVD法、スパッタ法、分子線エピタキシ−(MBE)法など他の成膜方法を用いてもよい。
上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Siに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。n−MISFETを作製する場合には、引っ張り応力が加わったSiにおいて電子の移動度が向上するので、Siより面間隔の大きな金属酸化物を選定する。一方、p−MISFETを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Siと面間隔の異なる金属酸化物を選定すればよい。また、与えたい応力に応じて、金属酸化物の面間隔を選定する。1種類のみの金属元素を含む金属酸化物で所望の面間隔と応力を実現できないときには、2種類以上の金属元素を含む金属酸化物を用いればよい。例えば、EuとDyの2元素を含む(EuxDy1−x)2O3を用いることにより、金属酸化物のSiに対する面間隔の変化を0から−1.8%の間で任意に変化させることができる。
(第3実施形態)
次に、本発明の第3の実施形態であるn−MISFETについて説明する。本実施形態では、チャネル層のSiに引っ張り応力を加えるために、酸素組成比が化学量論比より少ない金属酸化物、例えば、Ce酸化物を用いる。すなわち、図1乃至図9(c)に示す第1実施形態のn−MISFETにおいて、絶縁膜3を構成する金属酸化膜をPr2O3からCe酸化物に置き換えた構成となっている。なお、本実施形態においては、後述するように、絶縁膜3はCe酸化物層のみの単層からなっている。本実施形態におけるn−MISFETの製造方法は、図4(a)乃至図9(c)に示した方法とほぼ同等である。
基板としては、(111)面方位を持つSiを用いる。Ce酸化物はMBE(Molecular Beam Epitaxy)法を用いて形成する。チャネル領域のSi表面に希フッ酸処理を行い水素で終端化した後、この基板をMBE装置に導入する。基板温度を例えば700℃とし、金属Ceを蒸発源として用いてCeを0.6モノレイヤ蒸着した後、オゾンO3または酸素ガスを供給して、Ce酸化物からなる絶縁膜を5nmの厚さ成膜する。成膜時における酸素分圧を1×10−8Torrとした。このような成膜方法を用いることにより、界面にSiO2などのアモルファス層が形成されること無く、Siに直接接合し(111)方向に配向した単結晶のCe酸化膜をエピタキシャル成長させることができる。この方法を用いて極薄ゲート絶縁膜を実現できることを、本発明者らはすでに報告している(Y. Nishikawa et al, Ext. Abst. Inter. Conf. on Solid State Devices and Materials, Tokyo, p.174 (2001) 参照)。
次に、第3の実施形態によるn−MISFETのゲート絶縁膜の特性について図15および図16を参照して詳細に述べる。この実施形態のn−MISFETは、第1実施形態において絶縁膜3をCe酸化物からなるように構成したものである。図15は、Ce酸化物からなる絶縁膜とチャネル領域の拡大図であり、Ce酸化物からなる絶縁膜とチャネル領域の断面構造の模式図である。図16は、TEMを用いて測定した電子線回折像から得られた面間隔の変化を示す。ここで測定しているのは、界面に対して平行方向の面間隔である。測定ポイントは図15に示したように、Ce酸化物からなる絶縁膜とSi界面から20nm離れたチャネル領域のSiの位置(1)、第1の絶縁膜のCe酸化物とSiの界面近傍のチャネル領域のSiの位置(2)、第1の絶縁膜のCe酸化物の位置(3)、界面から250nm離れた基板側のSiの位置(4)である。
図16においては、250nm離れた基板側のSiの位置(4)の面間隔を基準として、面間隔の変化を示している。Ce酸化物の(3)の位置における面間隔はSiよりも+0.8%程度大きくなっている。さらに、それに付随してCe酸化物とSiの界面近傍のチャネル領域のSiの位置(2)では+0.75%歪んでいる。さらに、第1の絶縁膜のCe酸化物とSi界面から20nm離れたチャネル領域のSiの位置(1)においても面間隔は変化しており、+0.65%と大きな値であることがわかった。CeO2はSiに直接接合しており、面間隔の違いがより直接的にSi層に影響を及ぼすため、Si層は大きく歪み、面間隔の変化はCeO2層とほぼ同じ程度まで大きくなっていることがわかる。
バルクのCe酸化物であるCeO2の面間隔は5.411Åと報告されている。つまり、Siの面間隔(5.430Å)に比較してCeO2の面間隔は小さいはずである。しかし、本発明者らの実験結果はこれまでのCeO2の面間隔の報告値とは全く逆の傾向であり、図16に示すようにCe酸化物の面間隔はSiよりも大きいことがわかった。これらの原因について、詳細に検討を行った結果、Ce酸化物中の酸素組成比が変化することにより、面間隔が変化するという新たな知見を得た。図17にCe酸化物(CeOx)における酸素組成比と面間隔の関係を示す。酸素組成比はエネルギ−分散蛍光X線法(EDX)により測定した。酸素組成比が化学量論比(x=2.0)のときの面間隔は5.411Åであり、これまでのCe酸化物(CeO2)の面間隔の報告値と一致する。
一方、酸素組成比が化学量論比より小さくなり、x<2.0の場合には面間隔が大きくなることがわかった。このように、Ce酸化物の面間隔が酸素組成比により大きく変化するのは、Ce酸化物が強いイオン結合を持つ結晶であることによると考えられる。図18(a)、(b)にCe酸化物における酸素欠損の模式図を示す。結晶中の格子位置の酸素が抜けることにより(図18(a)→図18(b))、抜けた酸素と結合していたCe原子の格子位置が、他の酸素との結合に引っ張られることにより元の格子位置から変位する。結果として、格子間の平均距離は大きくなり面間隔が大きくなるものと考えられる。
本実施形態に示したCe酸化物では、面間隔はSiに比べて+0.8%となっており、酸素組成比は1.77であることがわかった。酸素組成比が減少するのは、MBE成膜時における酸素分圧を1×10−8Torrと低く設定しているためである。酸素分圧を制御することによりCe酸化物の酸素組成比を変化させることができ、酸素分圧を1×10−7Torrとしたときは、酸素組成比は1.89となった。
次に、本実施形態によるSiと面間隔の異なる結晶質のCe酸化膜を下地絶縁膜とする新Fin型n−MOSFETの特性を説明する。図19は実効電界と電子の実効移動度との関係を示したものである。破線がユニバ−サルカ−ブ、実線がCe酸化物の酸素組成比を変化させた場合の新Fin型n−MOSFETの電子移動度を示している。酸素組成比の減少とともに移動度が向上していることがわかる。これは、酸素組成比が小さくなるにつれCe酸化物の面間隔が大きくなることによりチャネルのSiの面間隔も大きくなり、電子の移動度が向上するためである。
次に、チャネル領域のSiの歪み量を同じにした場合のCe酸化膜を下地絶縁膜とする新Fin型n−MOSFETと、Pr2O3を下地絶縁膜とする新Fin型n−MOSFETの特性を、図20を参照して説明する。図20は実効電界と電子の実効移動度との関係を示したものである。破線がユニバ−サルカ−ブ、実線(細線)がPr2O3を下地絶縁膜とする新Fin型n−MOSFETの特性曲線、実線(太線)がCe酸化膜を下地絶縁膜とする新Fin型n−MOSFETの特性曲線である。Ce酸化膜を下地絶縁膜とすることによって、移動度が向上していることがわかる。
そこで、低角入射面内(in-plane)X線回折法を用いて、本実施形態のようにCe酸化物がSiに直接接合し直接接合膜の場合と、Ce酸化物とSiとの界面にSiO2膜がある場合のSiの回折スペクトルを測定した。なお、Siの歪み量はどちらの場合も同じとなるようにした。この測定結果によれば、直接接合膜の場合では、半値幅がバルクのSiとほぼ同じで、界面にSiO2膜が存在する場合には、半値幅が大きくなることがわかった。これは、平均的には同じ歪み量でありながら、界面にSiO2膜が存在する場合には歪のばらつきが大きく、直接接合膜の場合にはそのばらつきが小さいことを示している。界面にSiO2膜が存在する場合には、金属酸化膜に傾角粒界が発生し、局所的に一定方向の面間隔が異なることを我々は見出しており、これが歪み量のばらつきを引き起こしていると考えられる。歪み量のばらつきは、移動度のばらつき、さらには移動度の低下を引き起こす。従って、ばらつきを低減できる直接接合膜を用いたために移動度が向上したことをこの結果は示している。
以上、詳述したように、直接接合膜を用いた本実施形態によれば、チャネル領域に均一に引っ張り歪みを与えることができ、界面にSiO2膜が存在するトランジスタよりも電子移動度を向上させることが可能である。
なお、結晶性の金属酸化物のなかで、イオン結合性が強い希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、酸素組成比の精密な制御が実現でき、特に高い効果が得られることを確認した。
なお、結晶性の金属酸化物としてCeO2を用いた場合について述べたが、イオン結合性の高い結晶であれば同等の効果が得られる。つまり、SrTiO3、SrZrO3、Sr(TiZr)O3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でもよい。結晶性のCe酸化物は単結晶の場合を示したが、結晶方位が配向した多結晶の場合も同等の効果が得られる。結晶性の金属酸化物の成膜方法として、MBE法を用いた場合を示したが、成膜方法はCVD法、スパッタ法、電子ビ−ム蒸着法など他の成膜方法を用いてもよい。
なお、第1及び第2実施形態においては面方位が(001)のSi基板上に、第3実施形態においては面方位が(111)のSi基板上にMISFETを形成したが、面方位は(001)、(111)のいずれでもよい。また、MISFETが形成されるSi基板は面方位が(110)であっても良いし、上記面方位から角度がずれていても良い。
(第4実施形態)
次に、本発明の第4の実施形態であるp−MISFETについて説明する。本実施形態p−MISFETは、チャネル層のSiをより効果的に歪ませるために、結晶性の金属酸化物とチャネル層との間に、岩塩構造の金属酸化物を挟んだ構成となっている。すなわち、図1乃至図3に示す第1実施形態のn−MISFETにおいて、絶縁膜3を構成する金属酸化膜とチャネル層5aとの間に岩塩構造の金属酸化物を挟むとともに、チャネル層5aの導電型をn型にソース領域10aおよびドレイン領域10aの導電型をp型とした構成となっている。製造方法は、図4(a)乃至図9(c)に示した方法とほぼ同等である。岩塩構造金属酸化物としてはSrO、金属酸化膜としてはDy2O3を用い、これら2種類の金属酸化物はMBE法で形成している。
チャネル領域のSi表面に希フッ酸処理を行い水素で終端化した後、この基板をMBE装置に導入する。基板温度を例えば300℃とし、金属Srを蒸発源として用いてSrを2原子層蒸着した後、酸素ガスを供給して、SrO層を形成する。次に、例えば基板温度を700℃として、金属Dyと酸素ガスを供給して、Dy2O3層を5nm形成する。成膜時における酸素分圧は1×10−7Torrとした。Si上にSrOを2原子層成膜することにより、第2実施形態で示したようなSiO2層が形成されることなく、Dy2O3層が形成された。SrOが酸素の拡散を防ぐためである。つまり、絶縁膜は、SrO層2原子層とDy2O3層5nmからなる積層構造となっている。
このような方法で形成されたDy2O3の配向性は高く、結晶性が良好であることがX線回折評価から確認された。また、Dy2O3層は(001)方向に配向したエピタキシャル膜であり、SiとDy2O3の界面に対して平行方向、すなわち面方位(001)方向のDy2O3の面間隔は5.33Åであることがわかっている。この値は、面方位(001)のSiの面間隔に比べて1.8%小さい。電子線回折を用いた面間隔評価の結果、チャネル層のSiに圧縮応力が加わり、面間隔が小さくなることを確認した。Dy2O3の面間隔の変化は−1.8%であり、界面近傍におけるSiの界面平行方向の面間隔の変化は0.8%であることがわかった。界面から20nm離れたSiでも面間隔の変化は起こっており、界面平行方向の面間隔が−0.7%変化していた。このSiの面間隔の変化量は、SrO層を用いていない第2実施形態に比べて、約2倍程度まで増大している。アモルファスのSiO2層が形成されないため金属酸化膜における面間隔の相違がより直接的にSi層に加わったことと、SrOの面間隔が5.12ÅとDy2O3よりもさらに小さいために圧縮応力を加える効果がより高まったためである。
ここでは、SrO層の厚さを2原子層としたが、SrO層の厚さは1〜3原子層の範囲にあることが望ましいことがわかっている。SrO、MgOなどの物質は、空気中で不安定なため、これ以上厚さを増すと、経時的に結晶性が変化して特性が劣化する。一方、1原子層より薄い場合には、酸素の拡散を抑制する効果が得られずに、SiO2層が発生してしまうからである。
以上述べたようなSrO層とDy2O3層を含む下地絶縁膜を有する新Fin型p−MOSFETと、Dy2O3層のみの新Fin型p−MOSFET、そしてSiGeを用いた歪Siのp−MOSFETの特性を、図21を参照して説明する。図21は実効電界と正孔移動度の関係を示した特性図である。破線がユニバ−サルカ−ブ、実線(細線)がSiGeを用いたGe濃度13%の歪Siのp−MOSFETの特性曲線、実線(中太線)が下地絶縁膜がDy2O3層のみの新Fin型p−MOSFETの特性曲線、実線(太線)がSrO層とDy2O3層を含む下地絶縁膜を有する新Fin型p−MOSFETの特性曲線である。
図21から分かるように、下地絶縁膜がDy2O3層のみでも圧縮歪を導入でき、またGeによるキャリアの散乱を回避できるため、歪Siのp−MOSFETよりも正孔の移動度が向上している。ところが、SrO層とDy2O3層の積層構造にした場合には、さらに移動度向上が見られた。これは、SrO層を挟むことでチャネル層のSi層に十分な圧縮歪みを加えることが可能となったからである。
以上、詳述したように、本実施形態によれば、チャネル領域に効果的に圧縮歪みを与えることができ、SiGeを用いた歪Siトランジスタよりも効果的に正孔移動度を向上させることが可能である。
以上のように、本実施形態によれば、岩塩構造の金属酸化物を挿入することによりSiと面間隔が異なる金属酸化物を用いる効果がより高まることが明らかとなった。本実施例では、SrOを用いた場合を示したが、他の岩塩構造を持つ金属酸化物を用いてもよい。特に、SrO、MgO、CaO、BaOの岩塩構造の金属酸化膜を用いた場合には、酸素拡散の抑制効果が顕著であり、トランジスタ特性の大幅な向上が可能である。Siに引っ張り応力を与えたい場合には、Siより面間隔の大きな岩塩構造の金属酸化物であるBaOを用いることが望ましい。また、Siに圧縮応力を加えたい場合には、Siより面間隔の小さな岩塩構造の金属酸化物であるSrO、MgO、CaOを用いることが望ましい。しかし、Si層における面間隔の変化は、主に厚さの大きい結晶性の金属酸化物で決まっているので、例えば、Siより面間隔の小さなSrOを挟んで、その上にSiより面間隔の大きなPr2O3を積層した構造では、チャネル領域におけるSiは引っ張り応力を受けるので、岩塩構造の金属酸化物と結晶性の金属酸化物は任意に組み合わせることも可能である。
なお、結晶性の金属酸化物のなかで、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にSiの面間隔を変化させうるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
また、第4実施形態では、結晶性の金属酸化物としてDy2O3を例にして述べたが、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TiZr)O3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、Al2O3やスピネル構造を持つMgAl2O4でも同等の効果が得られる。結晶性の金属酸化物は、結晶方位が配向した場合も示したが、配向が全て揃った単結晶金属酸化物を用いることにより、より大きな面間隔の変化が起こることを確認した。結晶性の金属酸化物の成膜方法として、電子ビ−ム蒸着法を用いた場合を示しているが、成膜方法はCVD法、スパッタ法、MBE法など他の成膜方法を用いてもよい。
なお、第4実施形態においては面方位が(001)のSi基板を用いた例を示しているが、面方位は(111)、(111)、(110)のいずれでもよい。
また、上記面方位から角度がずれていても良い。
第4実施形態においては、n−MISFETの場合について述べたが、p−MISFETについても同様の方法で実施することができる。上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Siに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。n−MISFETを作製する場合には、引っ張り応力が加わったSiにおいて電子の移動度が向上するので、Siより面間隔の大きな金属酸化物を選定する。一方、p−MISFETを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Siと面間隔の異なる金属酸化物を選定すればよい。また、与えたい応力に応じて、金属酸化物の面間隔を選定する。1種類のみの金属元素を含む金属酸化物で所望の面間隔と応力を実現できないときには、2種類以上の金属元素を含む金属酸化物を用いればよい。例えば、EuとDyの2元素を含む(EuxDy1−x)2O3を用いることにより、金属酸化物のSiに対する面間隔の変化を0から−1.8%の間で任意に変化させることができる。
(第5実施形態)
次に、本発明の第5実施形態によるMISFETの構成を、図1乃至図9(c)を参照して説明する。この実施形態によるMISFETは、図1乃至図3に示す第1実施形態のMISFETにおいて、絶縁膜6aが結晶性の金属酸化膜を少なくとも含むように構成されるとともに、絶縁膜3,6aに含まれる金属酸化膜の面間隔がともにSiに対して大きいか、ともに小さいように構成されている。従って、チャネル領域5bにおけるSiは、絶縁膜3と絶縁膜6aの両方から応力を受けて、歪Si層となっている。
つまり、本実施形態においては、チャネル領域3におけるSiの面間隔は半導体基板1bにおけるSiの面間隔と異なるように構成されている。ここで、n−MISFETの場合には、絶縁膜3、6aを構成する金属酸化膜の面間隔をSiより大きくし、チャネル層5aにおけるSiの面間隔を引っ張り応力により広げる。これにより、チャネル層における電子の移動度を高めることが可能となる。一方、p−MISFETの場合には、絶縁膜3、6aを構成する金属酸化膜の面間隔をともにSiより大きく、または、小さくし、チャネル層におけるSiの面間隔を、引っ張り応力、または、圧縮応力により変化させる。これにより、チャネル層5aにおける正孔の移動度を高めることが可能となる。さらに、チャネル層の上下にSiと面間隔の異なる金属酸化膜を配置しているため、チャネル層全域において深さ方向に均一な格子変調を発生させることが出来るため、第1乃至第4実施形態と比較してキャリア移動度の向上が見込まれる。
次に、本実施形態によるMISFETの製造方法を、n−MISFETを例にとって、図4(a)乃至図9(c)を参照して説明する。
まず、(001)面方位を持つSi基板1aに例えば水素イオンを5×1016/cm2のドーズ量で、ピークレンジが例えば表面から50nmの深さになるようなエネルギーで打ち込み、水素濃度の高い領域を形成する。続いて打ち込みダメ−ジを回復するため、例えば800℃で30分、水素雰囲気中で熱処理する。このようにすることにより、ダメ−ジが回復すると共に、水素濃度の高い領域には周囲より機械的強度の小さい中間層2が形成され、同時に、後にチャネル層となるSi層5aが形成される(図4(a)、図5(a)参照)。中間層2には連続的に微細な空孔が発生し、機械的強度が小さくなっている。これにより、後述の工程で剥離を容易に行うことが可能となる。
次に、希フッ酸処理を行い、Si基板1aのSi表面を水素で終端化する。続いて、この基板1aを電子ビ−ム蒸着装置に導入する。基板温度を例えば600℃とし、La2O3を蒸着源として用いて金属酸化物La2O3を5nm蒸着し、La2O3層3aを形成する(図4(b)、図5(b)参照)。このとき、Si層5aの、La2O3層3a側の界面のSiが酸化されて、Si層5aとLa2O3層3aとの間には、膜厚が0.5nmのSiO2層3bが形成される。また、酸素分圧を5×10−7Torrに精密に制御することにより、金属酸化物La2O3の配向性を高め結晶性を向上させている。また、X線回折評価より、La2O3層3aは面方位(001)方向に配向したエピタキシャル層であり、SiO2層3bとLa2O3層3aの界面に対して平行方向、すなわち面方位(001)方向のLa2O3の面間隔は5.70Åであることがわかっている。この値は、面方向(001)のSiの面間隔に対して5.0%大きい。また、X線回折の半値幅は狭く、La2O3層は(001)に強く配向した結晶性の高い膜であることが確認されている。
次に、CVD法を用いてSiを堆積し、例えば1μm厚のSi層5を成膜する(図4(c)、図5(c)参照)。このとき、Si層5のLa2O3層側の界面のSiが酸化されて、Si層5とLa2O3層3aとの間には、膜厚0.5nmのSiO2層3cが形成される。つまり、絶縁膜3は、膜厚0.5nmのSiO2層3b、膜厚5nmのLa2O3層3a、および膜厚0.5nmのSiO2層3cからなる3層積層構造となっている(図4(c)、図5(c)参照)。
次に、Si層5の表面に基板1bを接着する(図4(d)、図5(d)参照)。その後、中間層2を境に基板1bを剥離することにより、金属酸化物を含む絶縁膜3上にSi層5aを露出する。続いて、例えばCMP法を用いてSi層5aの露出した表面を平坦化する。(図4(e)、図5(e)参照)。なお、この後に続いて、ボロン元素のイオン打ち込みを行うことにより、チャネルとして用いるSi層5aに不純物プロファイルを形成することも可能である。
次に、図6(a)、図7(a)に示すように、Si層5aの表面に希フッ酸処理を行い水素で終端化し、この基板をMBE装置に導入する。基板温度を例えば600℃とし、La2O3を蒸着源として用いて金属酸化物La2O3を5nm蒸着し、絶縁膜6を形成する。このとき、酸素分圧を5×10−7Torrに精密に制御することにより、La2O3の配向性を高め結晶性を向上させている。また、このとき、Si層5aの絶縁膜6との界面には図示しないがSiO2からなる酸化膜が形成される。
続いて、図6(b)および図7(b)に示すように、例えばRIE法などの異方性エッチング法を用いて絶縁膜6およびSi層5aをパタ−ニングし、凸型のチャネル層5b、絶縁膜6aを形成する。このとき、La2O3層3aとSi層5aとの間に形成されたSiO2層3bも同時にパターニングされる(図6(b)、図7(b)参照)。
次に、図6(c)、図7(c)に示すように、チャネル領域5bの周囲に、膜厚3nmのSiO2からなるゲート絶縁膜7を形成する。この時、例えばFinのチャネル領域の高さ(ゲート幅)を20nm、Finの幅(チャネル領域深さ)を20nm、Finの長さを200nmとする。続いて、CVD法を用いてゲート電極となるポリシリコン膜9を全面に堆積する(図6(d)、図7(d)参照)。
次に、ポリシリコン膜9を、例えばRIE法などの異方性エッチング法を用いてパタ−ニングし、ゲート電極9aを形成する(図6(e)、図7(e)参照)。その後、ゲート電極9aをマスクとしてイオン注入と熱工程を行うことにより、不純物が導入されたソース・ドレイン領域10a、10bを形成する(図8(a)、図9(a)参照)。さらに、CVD法によりSiO2からなる層間絶縁膜11を全面に堆積する(図8(b)、図9(b)参照)。
次に、図8(c)、図9(c)に示すように、ソース・ドレイン領域10a、10b上にコンタクトホ−ルを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極12a、12bおよびゲート電極12cを形成し、n−MISFETが完成する。
次に、本実施形態によるn−MISFETのチャネル層5aの特性について詳細に述べる。図22は、SiO2層3b/La2O3/層3a/SiO2層3cの積層構造からなる絶縁膜3とチャネル層5bの拡大図であり、断面構造を模式的に示したものである。図23は、TEMを用いて測定した電子線回折像から得られた面間隔の変化を示す。ここで測定しているのは、界面に対して平行方向の(100)面の面間隔である。測定ポイントは図22に示したように、La2O3層6aの位置(1)、La2O3層6aとSi層5bとの界面のチャネル領域のSiの位置(2)、La2O3層6aとSi層5bの界面から10nm離れたチャネル領域のSiの位置(3)、La2O3層3aとSi層5bの界面のチャネル領域のSiの位置(4)、La2O3層3aの位置(5)、La2O3層3aとSi層5の界面から250nm離れたSiの位置(6)である。なお、図22においては、La2O3層6aとSi層5bの間には、膜厚0.5nmのSiO2層6bが設けられているが、このSiO2層6bは、La2O3層6を形成する際に形成された酸化膜である。
図23においては、界面から250nm離れた基板側Siの位置(6)の面間隔を基準として、面間隔の変化を示している。La2O3層3a、6aの面間隔の変化は+5.0%であり、X線回折から得られた結果と一致する。La2O3層6aの界面近傍におけるチャネル層5aのSiの位置(2)、およびLa2O3層3aの界面近傍におけるチャネル層5aのSiの位置(4)では、La2O3に付随して+1.0%歪んでいる。さらに、これらの界面から10nm離れたチャネル領域5aの中間部分に位置するSi位置(3)においても面間隔は変化しており、+0.8%と大きな値であることがわかった。この結果から、Siより面間隔が大きく、且つ、結晶性が高い金属酸化物を含む絶縁膜を基板中、及びチャネル上部に配置することで、チャネル領域のSi層の面間隔を大きくできることが示された。
本実施形態による、チャネル領域の上下にSiと面間隔の異なる結晶質の金属酸化物(La2O3)を配置した新Fin型n−MOSFETと、下地絶縁膜のみを金属酸化物(La2O3)にした新Fin型n−MOSFETの特性を比較する。図24は実効電界と電子移動度の関係を示す特性図である。破線がユニバ−サルカ−ブ、実線(細線)が下地絶縁膜のみを金属酸化物にした新Fin型n−MOSFETの特性曲線、実線(太線)がチャネルの上下に金属酸化物を配置した新Fin型n−MOSFETの特性曲線である。
図24から分かるように、チャネルの上下を金属酸化膜とした場合には、下地絶縁膜のみを金属酸化物にした場合よりも移動度が向上している。これは、チャネル領域上下にSiよりも面間隔の大きな金属酸化物を配置することによって、チャネル領域全域に渡ってSi層に均一な引っ張り歪みが加えることが可能となり、電子の移動度が向上したことによる。
以上、説明したように、本実施形態によれば、Fin型トランジスタのチャネル領域全域のSiに均一な引っ張り応力を与えることができ、下地絶縁膜のみを金属酸化膜とした新Fin型n−MOSFETよりも高い電子移動度を得ることが出来る。
なお、結晶性の金属酸化物のなかで、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にSiの面間隔を変化させうるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
本実施形態では、結晶性の金属酸化物としてLa2O3を例にして述べたが、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TiZr)O3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でも同等の効果が得られる。結晶性の金属酸化物は、結晶方位が配向した場合も示したが、配向が全て揃った単結晶金属酸化物を用いることにより、より大きな面間隔の変化が起こることを確認した。結晶性の金属酸化物の成膜方法として、スパッタ法を用いた場合を示したが、成膜方法はCVD法、電子ビ−ム蒸着法、MBE法など他の成膜方法を用いてもよい。
本実施形態においては、n−MISFETの場合について述べたが、p−MISFETについても同様の方法で実施することができる。上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Siに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。n−MISFETを作製する場合には、引っ張り応力が加わったSiにおいて電子の移動度が向上するので、Siより面間隔の大きな金属酸化物を選定する。一方、p−MISFETを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、Siと面間隔の異なる金属酸化物を選定すればよい。また、与えたい応力に応じて、金属酸化物の面間隔を選定する。1種類のみの金属元素を含む金属酸化物で所望の面間隔と応力を実現できないときには、2種類以上の金属元素を含む金属酸化物を用いればよい。例えば、EuとDyの2元素を含む(EuxDy1−x)2O3を用いることにより、金属酸化物のSiに対する面間隔の変化を0から−1.8%の間で任意に変化させることができる。
(第6実施形態)
次に、本発明の第6の実施形態によるn−MISFETについて説明する。本実施形態のn−MISFETは、チャネル層のSiに引っ張り応力を加えるために、金属と酸素の組成比が化学量論比より少ない金属酸化物、例えば、Ce酸化物を下地絶縁膜、及びチャネル上部の絶縁膜として用いる。すなわち、第5実施形態のn−MISFETにおいて、絶縁膜3および絶縁膜6aを構成する金属酸化物La2O3をCe酸化物に置き換えた構成となっている。なお、本実施形態においては、後述するように、第5実施形態と異なり、La2O3層3aとSi層5の間、La2O3層3aとSi層5a、およびLa2O3層6aとSi層5aとの間には、SiO2層は形成されない。
本実施形態におけるn−MISFETの製造方法は、第5実施形態の方法とほぼ同等である。基板としては、(111)面方位を持つSiを用いる。Ce酸化物はMBE法を用いて形成する。基板のSi表面に希フッ酸処理を行い水素で終端化した後、MBE装置に導入する。基板温度を例えば700℃とし、金属Ceを蒸発源として用いてCeを0.6モノレイヤ蒸着した後、オゾンO3または酸素ガスを供給して、Ce酸化物からなる絶縁膜を5nmの厚さ成膜する。成膜時における酸素分圧を1×10−8Torrとした。このような成膜方法を用いることにより、界面にSiO2などのアモルファス層が形成されること無く、Siに直接接合し(111)方向に配向した単結晶のCe酸化膜をエピタキシャル成長させることができる。以下、第5実施形態と、同様の工程を行いn−MISFETを完成させる。
上記の方法で、成膜したCe酸化物(CeOx)の金属と酸素の組成比xは1.77であり面間隔はSiに比べて+0.8%となっていた。第3実施形態で述べたように、Ce酸化物の酸素組成比が減少するのは、MBE成膜時における酸素分圧を1×10−8Torrと低く設定しているためである。組成比x=1.77のCe酸化物を下地絶縁膜としたCe酸化膜近傍のチャネル領域のSiの歪みは+0.75%、チャネル領域中央部の歪みは+0.60%、チャネル領域上部の絶縁膜近傍のSiの歪みは+0.50%であった。しかし、チャネル領域の上下に配置したCe酸化膜近傍のチャネル領域では、Ce酸化膜近傍のチャネル領域のSiの歪みは+0.75%、チャネル中央部の歪みは+0.70%、第2の絶縁膜のCe酸化膜近傍のSiの歪みは+0.75%であった。チャネル上下に金属酸化膜を配置することによって、均一に歪みが与えられていることがわかる。
本実施形態による、Siと面間隔の異なる結晶質のCe酸化物をチャネルの上下に配置した新Fin型n−MOSFETと、第5実施形態による、La2O3をチャネルの上下に配置した新Fin型n−MOSFETの特性を比較する。図25は実効電界と電子移動度の関係を示した特性図である。破線がユニバ−サルカ−ブ、実線(細線)がLa2O3をチャネルの上下に配置した新Fin型n−MOSFETの特性曲線、実線(太線)がCe酸化物(組成比x=1.77)をチャネル上下の絶縁膜とする本実施形態による新Fin型n−MOSFETの特性曲線であって、チャネル領域5aにおける歪み量は、Ce酸化物を用いた場合もLa2O3を用いた場合も同じにしてある。図25から分かるように、Ce酸化物をチャネル上下の絶縁膜とすることで、La2O3の場合よりも移動度が向上している。これは、Ce酸化物がチャネル層5aのSiと直接接合することにより、チャネル領域のSiに与える歪み量のばらつきが減少するからである。
以上、詳述したように、本実施形態によれば、チャネル領域に均一に、しかもばらつきが少なく引っ張り歪みを与えることができ、金属酸化膜を直接接合させない場合に比べて電子移動度を向上させることが可能である。
なお、結晶性の金属酸化物のなかで、イオン結合性が強い希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、金属と酸素の組成比の精密な制御が実現でき、特に高い効果が得られることを確認した。
なお、結晶性の金属酸化物としてCeO2を用いた場合について述べたが、イオン結合性の高い結晶であれば同等の効果が得られる。つまり、SrTiO3、SrZrO3、Sr(TiZr)O3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でもよい。結晶性のCe酸化物は単結晶の場合を示したが、結晶方位が配向した多結晶の場合も同等の効果が得られる。結晶性の金属酸化物の成膜方法として、MBE法を用いた場合を示したが、成膜方法はCVD法、スパッタ法、電子ビ−ム蒸着法など他の成膜方法を用いてもよい。
なお、第5実施形態においては面方位が(001)のSi基板上に、第6実施形態においては面方位が(111)のSi基板上にMISFETを形成したが、面方位は(001)、(111)のいずれでもよい。また、MISFETが形成されるSi基板は面方位が(110)であっても良いし、上記面方位から角度がずれていても良い。
(第7実施形態)
次に、本発明の第7の実施形態によるMISFETの構成を、図1乃至図9(c)を参照して説明する。この実施形態によるMISFETは、図1乃至図3に示す第1実施形態のMISFETにおいて、ゲート絶縁膜7が結晶性の金属酸化膜を少なくとも含むように構成され、かつチャネル層5a直下の絶縁膜3に含まれる金属酸化膜と、上記ゲート絶縁膜7に含まれる金属酸化膜の面間隔がチャネル層5aのSiの面間隔とそれぞれ異なるように構成されている。すなわち、Siに対して絶縁膜3の面間隔が大きければ、ゲート絶縁膜に含まれる金属酸化膜の面間隔はSiよりも小さく、Siに対して絶縁膜3の面間隔が小さければ、ゲート絶縁膜に含まれる金属酸化膜の面間隔はSiよりも大きくなように構成される。
したがって、チャネル領域5bにおけるSiは、絶縁膜3とゲート絶縁膜7の両方から応力を受けて、均一な歪を有する歪Si層となっている。つまり、本実施形態のMISFETがn−MISFETの場合には、絶縁膜3に含まれる金属酸化膜の面間隔をSiより大きくし、ゲート絶縁膜7に含まれる金属酸化膜の面間隔をSiより小さくしてチャネル層5aにおけるSiの面間隔を引っ張り応力により広げる。これにより、チャネル層における電子の移動度を高めることが可能となる。
一方、本実施形態のMISFETがp−MISFETの場合には、絶縁膜3に含まれる金属酸化膜の面間隔をSiより大きくし、ゲート絶縁膜7に含まれる金属酸化膜の面間隔をSiより小さくして、チャネル領域におけるSiの面間隔を引っ張り応力により変化させる。もしくは絶縁膜3に含まれる金属酸化膜の面間隔をSiより小さくし、ゲート絶縁膜7に含まれる金属酸化膜の面間隔をSiより大きくしてチャネル層におけるSiの面間隔を、圧縮応力により変化させる。これにより、チャネル層における正孔の移動度を高めることが可能となる。さらに、チャネル層の側面と下にSiと面間隔の異なる金属酸化膜を配置しているため、チャネル層の歪をさらに大きくすることができ、第1乃至第4実施形態と比較してキャリア移動度の向上が見込まれる。
次に、本実施形態によるMISFETの製造方法を、n−MISFETを例にとって図4(a)乃至図9(c)を参照して説明する。
まず、(001)面方位を持つSi基板1aに例えば水素イオンを5×1016/cm2のドーズ量で、ピークレンジが例えば表面から50nmの深さになるようなエネルギーで打ち込み、水素濃度の高い領域を形成する。続いて打ち込みダメ−ジを回復するため、例えば800℃で30分、水素雰囲気中で熱処理する。このようにすることにより、ダメ−ジが回復すると共に、水素濃度の高い領域には周囲より機械的強度の小さい中間層2が形成され、同時に、後にチャネル層となるSi層5aが形成される(図4(a)、図5(a)参照)。中間層2には連続的に微細な空孔が発生し、機械的強度が小さくなっている。これにより、後述の工程で剥離を容易に行うことが可能となる。
次に、希フッ酸処理を行い、Si基板1aのSi表面を水素で終端化する。続いて、この基板1aを電子ビ−ム蒸着装置に導入する。基板温度を例えば600℃とし、La2O3を蒸着源として用いて金属酸化物La2O3を5nm蒸着し、La2O3層3aを形成する(図4(b)、図5(b)参照)。このとき、Si層5aの、La2O3層3a側の界面のSiが酸化されて、Si層5aとLa2O3層3aとの間には、膜厚が0.5nmのSiO2層3bが形成される。また、酸素分圧を5×10−7Torrに精密に制御することにより、La2O3の配向性を高め結晶性を向上させている。また、X線回折評価より、La2O3層は面方位(001)方向に配向したエピタキシャル層であり、SiとLa2O3の界面に対して平行方向のLa2O3(001)の面間隔は5.70Åであることがわかっている。この値は面方位(001)のSiの面間隔に対して5.0%大きい。また、X線回折の半値幅は狭く、La2O3層は面方位(001)方向に強く配向した結晶性の高い膜であることが確認されている。
次に、CVD法を用いてSiを堆積し、例えば1μm厚のSi層5を成膜する(図4(c)、図5(c)参照)。このとき、Si層5のLa2O3層3a側の界面のSiが酸化されて、Si層5とLa2O3層3aとの間には、膜厚0.5nmのSiO2層3cが形成される。つまり、膜厚0.5nmのSiO2層3b、膜厚5nmのLa2O3層3a、および膜厚0.5nmのSiO2層3cからなる3層積層構造の絶縁膜3が形成された構成となっている(図4(c)、図5(c)参照)。
次に、Si層5の表面に基板1bを接着する(図4(d)、図5(d)参照)。その後、中間層2を境に基板1bを剥離することによって、La2O3層3aを含む絶縁膜3上にSi層5aを露出する。続いて、例えばCMP法を用いてSi層5aの露出した表面を平坦化する。(図4(e)、図5(e)参照)。
次に、図6(a)、図7(a)に示すように、膜厚50nmのSiO2を全面に被膜し、絶縁膜6を形成する。なお、この後に続いて、絶縁膜6を介して、ボロン元素のイオン打ち込みを行うことにより、チャネル領域となるSi層5aに不純物プロファイルを形成することも可能である。続いて、図6(b)、図7(b)に示すように、例えばRIE法などの異方性エッチング法を用いて絶縁膜6およびSi層5aをパターニングし、凸型のチャネル層5bおよび絶縁膜6aを形成する。このとき、La2O3層3aとSi層5aとの間に形成されたSiO2層3bも同時にパターニングされる。
次に、この基板1bを電子ビ−ム蒸着装置に導入する。基板温度を例えば600℃とし、Dy2O3を蒸着源として用いて金属酸化物Dy2O3を5nm蒸着しチャネル領域5bの周囲に、ゲート絶縁膜7を形成する(図6(c)、図7(c)参照)。このとき、ゲート絶縁膜7とSi層5aとの間には膜厚0.5nmのSiO2層(図示せず)が形成される。本実施形態においては、例えばFinのチャネル領域の高さ(ゲート幅)を20nm、Finの幅(チャネル領域深さ)を20nm、Finの長さを200nmとする。また、このとき、酸素分圧を1×10−7Torrに精密に制御することにより、Dy2O3の配向性を高め結晶性を向上させている。続いて、CVD法を用いてゲート電極となるポリシリコン膜9を全面に堆積する(図6(d)、図7(d)参照)。
次に、ポリシリコン膜9を、例えばRIE法などの異方性エッチング法を用いてパタ−ニングし、ゲート電極9aを形成する(図6(e)、図7(e)参照)。その後、ゲート電極9aをマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース・ドレイン領域10a、10bを形成する(図8(a)、図9(a)参照)。さらに、CVD法によりSiO2からなる層間絶縁膜11を全面に堆積する(図8(b)、図9(b)参照)。
次に、図8(c)、図9(c)に示すように、ソース・ドレイン領域10a、10b上にコンタクトホ−ルを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極12a、12bおよびゲート電極12cを形成し、n−MISFETを完成する。
次に、本実施形態によるn−MISFETのチャネル層の特性について図26乃至図28を参照して説明する。図26は、SiO2層3b/La2O3層3a/SiO2層3cの積層構造からなる絶縁膜3とチャネル層5bの拡大図であり、断面構造を模式的に示したものである。図27は、TEMを用いて測定した電子線回折像から得られた面間隔の変化を示す。ここで測定しているのは、界面に対して平行方向の(100)面の面間隔である。測定ポイントは図26に示すように、SiO2からなる絶縁膜6aとSi層5bの界面のチャネル領域のSi位置(1)、絶縁膜6aとSi層5bの界面から10nm離れたチャネル領域のSi位置(2)、La2O3層3aとSi層5bの界面のチャネル領域のSi位置(3)、La2O3層3aの位置(4)、La2O3層3aとSi層5の界面から250nm離れたSi位置(5)である。なお、図26においては、Dy2O3層7とSi層5bの間には、膜厚0.5nmのSiO2層7aが設けられているが、このSiO2層7aは、Dy2O3層7を形成する際に形成された酸化膜である。
図27においては、界面から250nm離れたSi位置(5)の面間隔を基準として、それぞれの面間隔の変化を示している。(4)の位置におけるLa2O3層3aの面間隔の変化は+5.0%であり、X線回折から得られた結果と一致する。La2O3層3aとSi層5bの界面のチャネル領域のSi位置(3)はLa2O3層3aに付随して+1.0%歪んでいる。また、絶縁膜6aとSi層5bの界面から10nm離れたチャネル領域のSi位置(2)で+0.95%、絶縁膜6aとSi層5bの界面のチャネル領域のSi位置(1)でも0.9%歪んでいることが確認された。この結果から、Siより面間隔が大きく、且つ、結晶性が高い金属酸化物を含む絶縁膜を基板中の絶縁膜3、及びチャネル側面のゲート絶縁膜7とすることで、チャネル全域のSi層の面間隔を大きくできることが示された。
本実施形態による、チャネル領域の側面と下部にSiと面間隔の異なる結晶質の金属酸化物(La2O3)を配置した新Fin型n−MOSFETと、下地絶縁膜のみを金属酸化物にした新Fin型n−MOSFETの特性を、図28を参照して説明する。図28は実効電界と電子移動度の関係を示した特性図である。破線がユニバ−サルカ−ブ、実線(細線)が下地絶縁膜のみを金属酸化物にした新Fin型n−MOSFET、実線(太線)がチャネル領域の側面と下部に金属酸化物を配置した本実施形態による新Fin型n−MOSFETのものである。チャネル領域の側面と下部に金属酸化物を配置することによって、下地絶縁膜のみを金属酸化膜とする場合よりも移動度が向上している。これは、チャネル領域の側面と下部にSiと面間隔の異なる、しかもそれぞれ歪の方向の異なる金属酸化物を配置することによって、チャネル領域のSi層に均一な引っ張り歪みが加えることが可能となり、電子の移動度が向上したことによる。
以上、詳述したように、本実施形態によれば、Fin型トランジスタのチャネル領域全域のSiに均一な引っ張り応力を与えることができ、下地絶縁膜のみを金属酸化膜とした場合よりも高い電子移動度を得ることが出来る。
なお、結晶性の金属酸化物のなかで、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にSiの面間隔を変化させうるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
本実施形態では、結晶性の金属酸化物としてLa2O3、Dy2O3を例にして述べたが、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TiZr)O3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でも同等の効果が得られる。結晶性の金属酸化物は、結晶方位が配向した場合も示したが、配向が全て揃った単結晶金属酸化物を用いることにより、より大きな面間隔の変化が起こることを確認した。結晶性の金属酸化物の成膜方法として、電子ビ−ム蒸着法を用いた場合を示したが、成膜方法はCVD法、スパッタ法、MBE法など他の成膜方法を用いてもよい。
なお、本実施形態においては面方位が(001)のSi基板を用いたが、面方位は(111)、(111)、(110)のいずれでもよい。また、上記面方位から角度がずれていても良い。
本実施形態においては、n−MISFETの場合について述べたが、p−MISFETについても同様の方法で実施することができる。上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Siに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。n−MISFETを作製する場合には、引っ張り応力が加わったSiにおいて電子の移動度が向上するので、絶縁膜3にSiより面間隔の大きな金属酸化物を、絶縁膜7にSiより面間隔の小さな金属酸化物を含むようにする。一方、p−MISFETを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、絶縁膜3にSiより面間隔の大きな金属酸化物を、絶縁膜7にSiより面間隔の小さな金属酸化物を含むようにするか、もしくは絶縁膜3にSiより面間隔の小さな金属酸化物を、絶縁膜7にSiより面間隔の大きな金属酸化物を含むようにすればよい。また、与えたい応力に応じて、金属酸化物の面間隔を選定する。1種類のみの金属元素を含む金属酸化物で所望の面間隔と応力を実現できないときには、2種類以上の金属元素を含む金属酸化物を用いればよい。例えば、EuとDyの2元素を含む(EuxDy1−x)2O3を用いることにより、金属酸化物のSiに対する面間隔の変化を0から−1.8%の間で任意に変化させることができる。
(第8実施形態)
次に、本発明の第8実施形態によるMISFETの構成を、図1乃至図9(c)を参照して説明する。この実施形態によるMISFETは、図1乃至図3に示す第1実施形態のMISFETにおいて、チャネル領域5bの直上部に形成される絶縁膜6aは結晶性の金属酸化膜を少なくとも含み、チャネル領域5bの側面に形成されるゲート絶縁膜7は結晶性の金属酸化物からなる金属酸化膜を含むように構成されている。そして、ゲート絶縁膜7に含まれる金属酸化膜の面間隔は、絶縁膜3に含まれる金属酸化膜および絶縁膜6aに含まれる金属酸化膜の面間隔とはSiの面間隔に対して大きさがそれぞれ異なる。絶縁膜3および絶縁膜6aに含まれる金属酸化膜の面間隔がSiの面間隔よりも大きいなら、ゲート絶縁膜7に含まれる金属酸化膜の面間隔はSiの面間隔よりも小さい。絶縁膜3および絶縁膜6aの面間隔がSiの面間隔よりも小さいなら、ゲート絶縁膜7に含まれる金属酸化膜の面間隔はSiの面間隔よりも大きい。
したがって、チャネル領域5bにおけるSiは、絶縁膜3、絶縁膜6a、ゲート絶縁膜の全てから応力を受けて、均一な歪を有する歪Si層となっている。
つまり、本実施形態においては、チャネル領域5bにおけるSiの面間隔は半導体基板1bにおけるSiの面間隔と異なるように構成されている。ここで、本実施形態のMISFETがn−MISFETの場合には、絶縁膜3,6aに含まれる金属酸化膜のチャネル方向の面間隔をSiの面間隔より大きくし、ゲート絶縁膜7に含まれる金属酸化膜のチャネル方向の面間隔をSiのそれより小さくする。これによりチャネル層におけるSiの面間隔を引っ張り応力により広げることが可能となり、チャネル層における電子の移動度を高めることができる。
一方、本実施形態のMISFETがp−MISFETの場合には、金属酸化物の面間隔をSiより大きく、または、小さくし、チャネル層におけるSiの面間隔を、引っ張り応力、または、圧縮応力により変化させる。これにより、チャネル層における正孔の移動度を高めることが可能となる。さらに、チャネル層の上下にSiと面間隔の異なる金属酸化膜を配置しているため、チャネル層全域において深さ方向に均一な格子変調を発生させることが出来るため、第1乃至第7実施形態と比較してキャリア移動度の向上が見込まれる。
次に、本実施形態によるMISFETの製造方法をn−MISFETを例にとって図4(a)乃至図9(c)を参照して説明する。
まず、(001)面方位を持つSi基板1aに例えば水素イオンを5×1016/cm2のドーズ量で、ピークレンジが例えば表面から50nmの深さになるようなエネルギーで打ち込み、水素濃度の高い領域を形成する。続いて打ち込みダメ−ジを回復するため、例えば800℃で30分、水素雰囲気中で熱処理する。このようにすることにより、ダメ−ジが回復すると共に、水素濃度の高い領域には周囲より機械的強度の小さい中間層2が形成され、同時に、後にチャネル層となるSi層5aが形成される(図4(a)、図5(a)参照)。中間層2には連続的に微細な空孔が発生し、機械的強度が小さくなっている。
次に、希フッ酸処理を行い、Si基板1aのSi表面を水素で終端化する。続いてこの基板1aを電子ビ−ム蒸着装置に導入する。基板温度を例えば600℃とし、La2O3を蒸着源として用いて金属酸化物La2O3を5nm蒸着し、La2O3膜3aを形成する(図4(b)、図5(b)参照)。このとき、Si層5aのLa2O3膜3a側の界面のSiが酸化されて、Si層5aとLa2O3層3aとの間には、膜厚0.5nmのSiO2層3bが形成される。また、酸素分圧を5×10−7Torrに精密に制御することにより、La2O3の配向性を高め結晶性を向上させている。また、X線回折評価より、La2O3層3aは(001)方向に配向したエピタキシャル膜であり、SiとLa2O3の界面に対して平行方向、すなわち(001)方向のLa2O3の面間隔は5.70Åであることがわかっている。この値は、面方位(001)方向のSiの面間隔に対して5.0%大きい。また、X線回折の半値幅は狭く、La2O3層3aは(001)に強く配向した結晶性の高い膜であることが確認されている。
次に、CVD法を用いて例えば1μm厚のSi層5を成膜する(図22(c)参照)。このとき、Si層5のLa2O3層3a側の界面のSiが酸化されて、Si層5とLa2O3層3aとの間には、膜厚0.5nmのSiO2層3cが形成されている。つまり、絶縁膜3は、膜厚0.5nmのSiO2層3b、膜厚5nmのLa2O3層3a、および膜厚0.5nmのSiO2層3cからなる3層積層構造となっている(図4(c)、図5(c)参照)。
次に、Si層5の表面に基板1bを接着する(図4(d)、図5(d)参照)。その後、中間層2を境に基板1bを剥離し、金属酸化膜を含む絶縁膜3上にSi層5aを露出する。続いて、例えばCMPを用いて、Si層5aの露出した表面を平坦化する。(図4(e)、図5(e)参照)。なお、この後に続いて、ボロン元素のイオン打ち込みを行うことにより、チャネルとして用いるSi層5aに不純物プロファイルを形成することも可能である。
次に、図6(a)、図7(a)に示すように、Si層5aの表面に希フッ酸処理を行い水素で終端化し、この基板をMBE装置に導入する。温度を例えば600℃とし、La2O3を蒸着源として用いて金属酸化物La2O3を5nm蒸着し、絶縁膜6を形成する。このとき、酸素分圧を5×10−7Torrに精密に制御することにより、La2O3の配向性を高め結晶性を向上させている。また、このとき、Si層5aの絶縁膜6との界面には図示しないがSiO2からなる酸化膜が形成される。
次に、図6(b)および図7(b)に示すように、例えばRIE法などの異方性エッチング法を用いて絶縁膜6およびSi層5aをパタ−ニングし、凸型のチャネル層5b、絶縁膜6aを形成する。このとき、La2O3層3aとSi層5aとの間に形成されたSiO2層3bも同時にパターニングされる。
次に、この基板1bを電子ビ−ム蒸着装置に導入する。基板温度を例えば600℃とし、Dy2O3を蒸着源として用いて金属酸化物Dy2O3を5nm蒸着しチャネル領域5bの周囲に、Dy2O3層を含むゲート絶縁膜7を形成する(図6(c)、図7(c)参照)。このとき、ゲート絶縁膜7とSi層5aとの間には膜厚0.5nmのSiO2層(図示せず)が形成される。また、この時、例えばFinのチャネル領域の高さ(ゲート幅)を20nm、Finの幅(チャネル領域深さ)を20nm、Finの長さを200nmとする。このとき、酸素分圧を1×10−7Torrに精密に制御することにより、Dy2O3の配向性を高め結晶性を向上させている。
次に、CVD法を用いてゲート電極となるポリシリコン膜9を全面に堆積する(図6(d)、図7(d)参照)。続いて、ポリシリコン膜9を、例えばRIE法などの異方性エッチング法を用いてパタ−ニングし、ゲート電極9aを形成する(図6(e)、図7(e)参照)。その後、ゲート電極9aをマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース・ドレイン領域10a、10bを形成する(図8(a)、図9(a)参照)。さらに、CVD法によりSiO2膜11を全面に堆積する(図8(b)、図9(b)参照)。
次に、図8(c)、図9(c)に示すように、ソース・ドレイン領域10a、10b上にコンタクトホ−ルを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極12a、12bおよびゲート電極12cを形成し、n−MISFETが完成する。
次に、本実施形態によるn−MISFETのチャネル層の特性について図29乃至図32を参照して説明する。図29は、SiO2層3b/La2O3層3a/SiO2層3cの積層構造からなる絶縁膜3とチャネル層5bの拡大図であり、断面構造を模式的に示したものである。図30は、TEMを用いて測定した電子線回折像から得られた面間隔の変化を示す。ここで測定しているのは、界面に対して平行方向の(100)面の面間隔である。測定ポイントは図29に示したように、La2O3からなる絶縁膜6a中の位置(1)、絶縁膜6aとSi層5aの界面のSi位置(2)、絶縁膜6aとSi層5aの界面から10nm離れたチャネル領域のSi位置(3)、La2O3からなる絶縁膜3aとSi層5aの界面近傍のSiの位置(4)、絶縁膜3a中の位置(5)、絶縁膜3aとSi層5の界面から250nm離れたSi位置(6)の6点である。なお、図29においては、Si層5aとLa2O3からなる絶縁膜6aとの間には、例えば膜厚0.5nmのSiO2層6bが形成され、Si層5aとDy2O3からなるゲート絶縁膜7との間には、例えば膜厚0.5nmのSiO2層7aが形成されている。SiO2層6bはLa2O3からなる絶縁膜6aの形成時に、SiO2層7aは、Dy2O3からなるゲート絶縁膜7の形成時に形成される酸化層である。
図30は、界面から250nm離れた位置(6)のSiの面間隔を基準として、それぞれの面間隔の変化を示している。絶縁膜3aおよび絶縁膜6aを構成するLa2O3の面間隔の変化は+5.0%であり、X線回折から得られた結果と一致する。絶縁膜6aとSi層5aの界面近傍におけるSi位置(2)、及び絶縁膜3aとSi層5aの界面近傍におけるSi位置(4)は、La2O3に付随して+1.1%歪んでいる。さらに、この界面から10nm離れたSi位置(3)においても面間隔は変化しており、+1.1%と大きな値であることがわかった。この結果から、Siより面間隔が大きく、且つ、結晶性が高い金属酸化物を含む絶縁膜を下地絶縁膜、チャネル上部絶縁膜とし、Siより面間隔が小さく、且つ、結晶性が高い金属酸化物を含む絶縁膜をゲート絶縁膜として配置することで、チャネル領域全域のSi層の面間隔を均一に、より効果的に大きくできることが示された。
本実施形態によるSiと面間隔の異なる結晶質の金属酸化物を下地絶縁膜、チャネル上部絶縁膜、およびゲート絶縁膜に用いた新Fin型n−MOSFETと、Siと面間隔の異なる結晶質の金属酸化物をチャネル下地絶縁膜およびチャネル上部絶縁膜に用いた新Fin型n−MOSFET、およびSiと面間隔の異なる結晶質の金属酸化物を下地絶縁膜、ゲート絶縁膜とした新Fin型n−MOSFETの特性を比較する。図31は実効電界と電子移動度の関係、図32は閾値と構造の関係を示したものである。
図31の実効電界と電子移動度の関係に注目する。破線がユニバ−サルカ−ブ、実線(細線)がチャネル上下に金属酸化膜を配置した新Fin型n−MOSFET、実線(中太線)がチャネル下部とゲート絶縁膜に金属酸化膜を配置した新Fin型n−MOSFET、そして実線(太線)がチャネル領域上下の絶縁膜とゲート絶縁膜に金属酸化膜を配置した新Fin型n−MOSFETのものである。ゲート絶縁膜を金属酸化膜とすることによって、移動度が向上していることがわかる。これは、ゲート金属酸化膜の面間隔を、Siよりも小さくすることで、チャネル領域全域に渡って均一に大きな引っ張り歪を与えることができるためである。
次に、図32の構造と閾値の関係に注目する。この図は、(1)絶縁膜3が金属酸化膜で絶縁膜6aと絶縁膜7がSiO2膜の場合すなわち第1実施形態の場合、(2)絶縁膜3と絶縁膜6aが金属酸化膜であって絶縁膜7がSiO2膜の場合すなわち第5実施形態の場合、(3)絶縁膜3と絶縁膜7が金属酸化膜、絶縁膜6aがSiO2膜の場合すなわち第7実施形態の場合、(4)絶縁膜3と、絶縁膜6aと、絶縁膜7が金属酸化膜の場合すなわち第8実施形態の場合、のそれぞれの閾値を示したものである。ゲート電極の仕事関数は4.2eVで、チャネル濃度は1015cm−3なので、閾値は全て0Vとなることが予想される。しかし、(1)絶縁膜3が金属酸化膜、絶縁膜6aと絶縁膜7がSiO2膜の場合には、閾値は1.2Vと高くなっている。これは、Fin型MOSFETの構造と、ゲート絶縁膜7と第絶縁膜6aがSiO2膜であることに原因がある。Fin型MOSFETはチャネルの側面をゲート電極で挟んだダブルゲート構造となっているため、シングルゲートと比べて突き抜けたボロンの量が多くなり、結果として高い閾値を示すようになるのである。ところが、(2)や(3)のように、絶縁膜6a、7のどちらかに金属酸化膜を挿入することによって閾値は0.4V程度まで減少する。これは、金属酸化膜によってボロンの拡散が抑えられているからである。さらに、絶縁膜6a、7のどちらも金属酸化膜とすることによって、閾値は0.2Vまで低下し、さらなる改善を図ることができる。閾値が0Vにならないのは、チャネル領域が絶縁されているために、電子のエネルギー準位が量子化され、サブバンドが発生しているからである(K. Uchida et al., IEDM Tech. Dig.,(2002)47)。
以上、詳述したように、本実施形態によれば、ゲート絶縁膜も金属酸化膜とすることによって、Fin型トランジスタのチャネル領域のSiに均一に引っ張り応力を与えることができ、チャネル上下、またはチャネル下部とチャネル側面を金属酸化膜とする場合に比べて電子移動度の向上を図ることができる。また、金属酸化膜によってボロンの拡散を抑えることで、閾値の制御をすることができ、歩留まりの向上を果たすことが可能である。
なお、結晶性の金属酸化物のなかで、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にSiの面間隔を変化させうるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
第8実施形態では、結晶性の金属酸化物としてLa2O3、Dy2O3を例にして述べたが、結晶性の金属酸化物はSrTiO3、SrZrO3、Sr(TiZr)O3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でも同等の効果が得られる。結晶性の金属酸化物は、結晶方位が配向した場合も示したが、配向が全て揃った単結晶金属酸化物を用いることにより、より大きな面間隔の変化が起こることを確認した。結晶性の金属酸化物の成膜方法として、電子ビ−ム蒸着法を用いた場合を示したが、成膜方法はCVD法、スパッタ法、MBE法など他の成膜方法を用いてもよい。
なお、第8実施形態においては面方位が(001)のSi基板を用いたが、面方位は(111)、(111)、(110)のいずれでもよい。また、上記面方位から角度がずれていても良い。
第8実施形態においては、n−MISFETの場合について述べたが、p−MISFETについても同様の方法で実施することができる。上記に述べた結晶性の金属酸化物のなかで、どの金属酸化物を選定するかは、Siに引っ張り応力を与えたいのか、圧縮応力を与えたいのかによる。n−MISFETを作製する場合には、引っ張り応力が加わったSiにおいて電子の移動度が向上するので、絶縁膜3、6aにSiより面間隔の大きな金属酸化物を、絶縁膜7にSiより面間隔の小さな金属酸化物を選定する。一方、p−MISFETを作製する場合には、引っ張り、または、圧縮のどちらの応力においても正孔の移動度は向上するので、絶縁膜3、6aにSiより面間隔の大きな金属酸化物を用い、絶縁膜7にSiより面間隔の小さな金属酸化物を用いるか、もしくは絶縁膜3、6aにSiより面間隔の小さな金属酸化物を、絶縁膜7にSiより面間隔の大きな金属酸化物を用いればよい。また、与えたい応力に応じて、金属酸化物の面間隔を選定する。1種類のみの金属元素を含む金属酸化物で所望の面間隔と応力を実現できないときには、2種類以上の金属元素を含む金属酸化物を用いればよい。例えば、EuとDyの2元素を含む(EuxDy1−x)2O3を用いることにより、金属酸化物のSiに対する面間隔の変化を0から−1.8%の間で任意に変化させることができる。
(第9実施形態)
次に、本発明の第9実施形態によるn−MISFETの構成を、図33乃至図35を参照して説明する。図33は第9実施形態によるFin型n−MISFETの斜視図、図34は図33に示す切断面A−Aで切断したときの断面図、図35は図33に示す切断面B−Bで切断したときの断面図である。
この実施形態によるMISFETは、Siからなる半導体基板1bの表面に結晶性の金属酸化物を少なくとも含む絶縁膜3が形成されている。ここで、絶縁膜3に含まれる金属酸化物は、金属と酸素の組成比が化学量論比である金属酸化物である。そして、後述のチャネル領域を半導体基板1bと電気的に接続するために、絶縁膜3には、金属と酸素の組成比が化学量論比より少ない金属酸化物、例えば、Sr(Ti0.16Zr0.84)Oxからなる領域4が形成されている。Sr(Ti0.16Zr0.84)Ox中には酸素の欠損が生じ、バンドギャップ内に準位が発生し、導電性の領域が形成される。このような成膜方法を用いることにより、絶縁膜3を開孔することなく、簡易な方法で半導体界面とチャネル領域を電気的に接続させることができる。
領域4上に凸型のチャネル領域(チャネル層)5bが形成されている。絶縁膜3および領域4を構成する金属酸化物の面間隔がSiの面間隔より大きいため、チャネル領域5bにおけるSiは絶縁膜3および領域4から応力をうけ、歪みSi層が形成されている。このチャネル領域5bの両側に、チャネル領域5aと導電型が異なるソース領域10aおよびドレイン領域10bが形成された構成となっている。また、チャネル領域5bの直上部には絶縁膜6cが形成されている。チャネル領域5bの側面上にはゲート絶縁膜7が形成されている。ゲート絶縁膜7の周囲には、ポリシリコンからなるゲート電極9aが形成されている。すなわち、本実施形態においては、金属酸化膜の面間隔をSiより大きくし、チャネル層におけるSiの面間隔を引っ張り応力により広げる。これにより、チャネル層における電子の移動度を高めることが可能となる。
次に、本実施形態によるn−MISFETの製造方法を、図36(a)乃至図43を参照して説明する。図36(a)乃至図36(e)は切断面A−Aにおける製造工程断面図、図37(a)乃至図37(e)は図36(a)乃至図36(e)にそれぞれ対応する切断面B−Bにおける製造工程断面図であり、図38(a)乃至図38(e)は切断面A−Aにおける製造工程断面図、図39(a)乃至図39(e)は図38(a)乃至図38(e)にそれぞれ対応する切断面B−Bにおける製造工程断面図であり、図40(a)乃至図40(d)は切断面A−Aにおける製造工程断面図、図41(a)乃至図41(d)は図42(a)乃至図42(d)にそれぞれ対応する切断面B−Bにおける製造工程断面図、図42は切断面A−Aにおける製造工程断面図、図43は図42に対応する切断面B−Bにおける製造工程断面図である。
まず、(111)面方位を持つSi基板1aに例えば水素イオンを5×1016/cm2のドーズ量で、ピークレンジが例えば表面から50nmの深さになるようなエネルギーで打ち込み、水素濃度の高い領域を形成する。続いて打ち込みダメ−ジを回復するため、例えば800℃で30分、水素雰囲気中で熱処理する。このようにすることにより、ダメ−ジが回復すると共に、水素濃度の高い領域には周囲より機械的強度の小さい中間層2が形成され、同時に、後にチャネル層となるシリコン層5aが形成される(図36(a)、図37(a)(参照)。中間層2には連続的に微細な空孔が発生し、機械的強度が小さくなっている。
次に、希フッ酸処理を行い、Si基板1aのSi表面を水素で終端化する。続いて、この基板1aをMBE装置に導入する。基板温度を例えば500℃とし、Sr、Zr、Tiを蒸着源として用いてSr(Ti0.16Zr0.84)Oxからなる金属酸化層3aを5nmの厚さ成膜する(図36(b)、図37(b)参照)。このとき成膜されたSr(Ti0.16Zr0.84)Oxの酸素組成比は化学量論比(x=3.0)であり、Sr(Ti0.16Zr0.84)OxのとSiの界面に平行な方向の面間隔は5.50Åであった。また、Si層5aの表面のSiが酸化されて、Si層5aとSr(Ti0.16Zr0.84)Ox層3aの間には、膜厚0.5nmのSiO2層が形成されている。つまり、絶縁膜3は、膜厚0.5nmのSiO2層3bと、膜厚5nmのSr(Ti0.16Zr0.84)Ox層3aの積層構造を含んでいる。このとき、金属酸化層3aの面間隔がSiよりも大きいために、Siに+0.3%の歪みが加わっていることを確認した。
次に、図36(c)、図37(c)に示すように、Sr(Ti0.16Zr0.84)Ox層3aに局所的にレーザーを照射する。レーザーが照射された領域4では、酸素組成比がx=2.7に減少していた。この領域4の面間隔は5.56Åと大きくなり、導電性の領域4が形成された。これは、レーザーの照射により、酸素の欠損が生じ、バンドギャップ中に準位が発生するためである。このとき、導電性領域の面間隔がSiよりも大きいために、導電性領域下部の領域のSiに、+1.0%の歪みが加わっていることを確認した。
次に、CVD法を用いて例えば1μm厚のSi層5を成膜する(図36(d)、図37(d)参照)。このとき、Si層5の金属酸化層3a、4側の界面のSiが酸化されて、Si層5と金属酸化層3a、4の間には、膜厚が0.5nmのSiO2層3cが形成される。つまり、この製造方法では、Si層5aと、Si層5との間には、膜厚が0.5nmのSiO2層3b、膜厚5nmの金属酸化層3a、および膜厚が0.5nmのSiO2層3cからなる3層積層構造の絶縁膜3が形成された構成となっている(図36(d)、図37(d)参照)。
次に、Si層5の表面に基板1bを接着する(図36(e)、図37(e)参照)。その後、中間層2を境に基板1bを剥離することによって、金属酸化物からなる絶縁膜3上にSi層5aを露出させる。続いて、例えばCMP法を用いてSi層5aの露出した表面を平坦化する(図38(a)、図39(a)参照)。なお、この後に続いて、元素のイオン打ち込みを行うことにより、チャネルとして用いるSi層5aに不純物プロファイルを形成することも可能である。
次に、希フッ酸処理を行い、Si層5aのSi表面を水素で終端化する。続いて、この基板1bをMBE装置に基板を導入する。基板温度を例えば500℃とし、CeO2を蒸着源として用いてCe酸化物からなる金属酸化物を含む絶縁膜6を5nmの厚さ成膜する(図38(b)、図39(b)参照)。このとき成膜されたCe酸化物の酸素組成比は化学量論比(x=2.0)であり、面間隔は5.41Åであった。
次に、Ce酸化物からなる絶縁膜6にレーザーを照射し、絶縁膜6aとする。
レーザー照射後、絶縁膜6a酸素組成比を測定したところ、酸素組成比はx=1.77に減少しており、面間隔は5.48Åと大きくなった(図38(c)、図39(c)参照)。これは、レーザーの照射により、酸素の欠損が生じ絶縁膜6aを構成するCe酸化物中の酸素組成比が減少したためである。このような方法により、面間隔の大きなCe酸化物層6bを作製することができる。また、ここでは、レーザー照射する例を示したが、加熱処理、電子線照射、電磁波照射を用いても、酸素組成比を減少させる効果が得られる。また、導電性領域4及びCe酸化物層6bの面間隔が大きくなることにより、導電性領域4上部のチャネル層5aのSiには均一に+1.0%の歪みが加わっていることを確認した。
次に、例えばRIE法などの異方性エッチング法を用いて、絶縁膜6bおよびSi層5aをパタ−ニングすることにより、図38(d)、図39(d)に示すように、領域4の直上に凸型のチャネル層5bを形成する。このとき、Si層5aと絶縁膜3との間に形成されたSiO2層3bも同時にパターニングされる。
次に、この基板1bを電子ビ−ム蒸着装置に導入する。基板温度を例えば600℃とし、Dy2O3を蒸着源として用いて金属酸化物Dy2O3を5nm蒸着しチャネル領域5bの周囲にDy2O3を含むゲート絶縁膜7を形成する(図38(e)、図39(e)参照)。この時、例えばFinのチャネル領域の高さ(ゲート幅)を20nm、Finの幅(チャネル領域深さ)を20nm、Finの長さを200nmとする。このとき、酸素分圧を5×10−7Torrに精密に制御することにより、Dy2O3の配向性を高め結晶性を向上させている。
次に、CVD法を用いてゲート電極となるポリシリコン膜9を全面に堆積する(図40(a)、図41(a)参照)。続いて、ポリシリコン膜9を、例えばRIE法などの異方性エッチング法を用いてパタ−ニングし、ゲート電極9aを形成する(図40(b)、図41(b)参照)。その後、ゲート電極9aをマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース・ドレイン領域10a、10bを形成する(図40(c)、図41(c)参照)。さらに、CVD法によりSiO2膜11を全面に堆積する(図40(d)、図41(d)参照)。
次に、図42、図43に示すように、ソース・ドレイン領域10a、10b上にコンタクトホ−ルを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース・ドレイン電極12a、12bおよびゲート電極12cが形成され、n−MISFETが完成する。
次に、図44を参照してSr(Ti0.16Zr0.84)Oxにおける酸素組成比と面間隔、抵抗率の関係を説明する。酸素組成比はエネルギー分散蛍光X線法(EDX)により測定した。酸素組成比が化学量論比(x=3)の時の面間隔は5.50Åであった。一方、酸素組成比が化学量論比より小さくなり、x<3.0の場合には、面間隔が大きくなることがわかった。Sr(Ti0.16Zr0.84)Ox中の面間隔が酸素組成比により大きく変化するのは、Sr(Ti0.16Zr0.84)Oxが強いイオン性結合を持つ結晶であることによると考えられる。また、酸素組成比が小さくなるに連れ、抵抗率が減少することがわかる。これは、酸素組成比を減少させることで膜中に酸素の欠損が生じ、バンドギャップ内に準位が発生するためである。
次に、Siと面間隔の異なる結晶質の金属酸化物を下地絶縁膜(Sr(Ti0.16Zr0.84)Ox)、チャネル上部絶縁膜(La2O3)、さらにゲート絶縁膜(Dy2O3)とし、半導体基板とチャネル領域を電気的に接続した本実施形態による新Fin型n−MOSFETと、同様の絶縁膜構成で、チャネル領域が電気的に半導体基板と絶縁されている新Fin型n−MOSFETの特性を比較した。図45、図46に、ゲート絶縁膜を膜厚5nmのDy2O3とし、下地に絶縁膜のない平面型n−MOSFETの閾値を基準にして、新Fin型n−MOSFETの、チャネル部分を電気的に接続していないもの(1)と、本実施形態のように、接続しているもの(2)の差を示す。チャネル領域が電気的に接続されることにより、閾値が低下し、平面型n−MOSFETとの差は0.05Vまで低下することがわかる。これは、チャネル領域が電気的に接続されているために、絶縁された場合の電子エネルギ−レベルの量子化、及びサブバンド発生による閾値のシフトを回避できるからである。さらに、移動度に注目すると、チャネルを電気的に接続することにより移動度が向上していた(図46参照)。これは、チャネル領域を半導体基板と電気的に接続することによってホ−ルの蓄積を防ぐことができ、その結果ホ−ルの蓄積が引き起すキャリア散乱による移動度低下を避けられるからである。
以上、詳述したように、本実施形態によれば、従来のSOI−MISFETやFin−MISFETと比較して簡単にチャネル領域を半導体基板と電気的に接続することができ、サブバンド発生による閾値変化、ホ−ルの蓄積による電子移動度の低下を防ぐことが可能となり、より効果的に移動度の向上を図ることが可能である。
第9実施形態では、結晶性の金属酸化物としてSr(Ti0.16Zr0.84)Oxを例にして述べたが、結晶性の金属酸化物はSrTiO3、SrZrO3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でも酸素組成比を減じることにより同等の効果が得られる。結晶性の金属酸化物の成膜方法として、MBE法を用いた場合を示しているが、成膜方法はCVD法、スパッタ法、電子ビ−ム蒸着法など他の成膜方法を用いてもよい。
なお、結晶性の金属酸化物のなかで、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にSiの面間隔を変化させうるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
第9実施形態においては、n−MISFETの場合について述べたが、p−MISFETについても同様の方法で実施することができる。
なお、第9実施形態においては面方位が(001)のSi基板を用いた例を示しているが、面方位は(111)、(111)、(110)のいずれでもよい。
また、上記面方位から角度がずれていても良い。
さらに、第5〜9実施形態において、チャネル層のSiをより効果的に歪ませるために、Si基板上の結晶性の金属酸化物、または、チャネル層上部の結晶性の金属酸化物、さらにはゲート絶縁膜に含まれる結晶性の金属酸化物と、チャネル層との間に、岩塩構造の金属酸化物を挟むことも効果がある。その効果は、第4の実施形態に詳述したものと同等であり、岩塩構造の金属酸化物を挟むことにより結晶性の酸化物との界面にアモルファスのSiO2層が形成されないため、金属酸化膜における面間隔の相違をより直接的にSiチャネル層に加えることである。また、チャネルSi層の結晶性を向上することができる。用いる岩塩構造の酸化物の厚さは1〜3原子層の範囲にあることが望ましい。SrO、MgOなどの物質は、空気中で不安定なため、これ以上厚さを増すと、経時的に結晶性が変化して特性が劣化する。一方、1原子層より薄い場合には、酸素の拡散を抑制する効果が得られずに、アモルファスのSiO2層が発生してしまうからである。岩塩構造の酸化物の中で、特に、SrO、MgO、CaO、BaOの岩塩構造の金属酸化膜を用いた場合には、酸素拡散の抑制効果が顕著であり、トランジスタ特性の大幅な向上が可能である。Siに引っ張り応力を与えたい場合には、Siより面間隔の大きな岩塩構造の金属酸化物であるBaOを用いることが望ましい。また、Siに圧縮応力を加えたい場合には、Siより面間隔の小さな岩塩構造の金属酸化物であるSrO、MgO、CaOを用いることが望ましい。しかし、Si層における面間隔の変化は、主に厚さの大きい結晶性の金属酸化物で決まっているので、例えば、Siより面間隔の小さなSrOを挟んで、その上にSiより面間隔の大きなPr2O3を積層した構造では、チャネル領域におけるSiは引っ張り応力を受けるので、岩塩構造の金属酸化物と結晶性の金属酸化物は任意に組み合わせることも可能である。また、チャネル領域下部の絶縁膜に含まれる、Siと面間隔の異なる結晶質の金属酸化物と、チャネル領域上部の絶縁膜に含まれる、Siと面間隔の異なる結晶質の金属酸化物と、ゲート絶縁膜に含まれる、Siと面間隔の異なる結晶質の金属酸化物と、チャネル領域との界面の全てに岩塩構造の金属酸化物を挟む必要はなく、どれか1つでも効果が得られる。
なお、第9実施形態において、絶縁膜6c、7が金属酸化膜の場合について述べたが、絶縁膜6cおよび絶縁膜7の少なくとも一方が金属酸化膜以外の絶縁物であってもよい。
(第10実施形態)
次に、本発明の第10実施形態によるn−MISFETおよびp−MISFETを有する半導体装置の構成を、図47乃至図59を参照して説明する。図47は、本実施形態による半導体装置の斜視図、図48は本実施形態による半導体装置の、図47に示す切断面A−Aで切断した断面図、図49は本実施形態による半導体装置の、図47に示す切断面B−Bで切断した断面図である。また、本実施形態の半導体装置の製造方法を図50(a)乃至図59に示す。図50(a)乃至図50(f)は図47に示す切断面A−Aにおける製造工程断面図、図51(a)乃至図51(f)は図50(a)乃至図50(f)にそれぞれ対応する切断面B−Bにおける製造工程断面図であり、図52(a)乃至図52(c)は切断面A−Aにおける製造工程断面図、図53(a)乃至図53(c)は図52(a)乃至図52(c)にそれぞれ対応する切断面B−Bにおける製造工程断面図であり、図54(a)乃至図54(c)は切断面A−Aにおける製造工程断面図、図55(a)乃至図55(c)は図54(a)乃至図54(c)にそれぞれ対応する切断面B−Bにおける製造工程断面図、図56は切断面A−Aにおける製造工程断面図、図57は図56に対応する切断面B−Bにおける製造工程断面図である。
まず、(001)面方位を持つSi基板1aに例えば深さ100nmの素子分離領域13を形成する(図50(a)、図51(a)参照)。続いて、例えば水素イオンを5×1016/cm2のドーズ量で、ピークレンジが例えば表面から50nmの深さになるようなエネルギーで打ち込み、水素濃度の高い領域を形成する。続いて打ち込みダメ−ジを回復するために、例えば800℃で30分、水素雰囲気中で熱処理する。このようにすることにより、ダメ−ジが回復すると共に、水素濃度の高い領域には周囲より機械的強度の小さい中間層2が形成され、同時に、後にチャネル層となるシリコン層5n、5pが形成される(図50(b)、図51(b)参照)。中間層2には連続的に微細な空孔が発生し、機械的強度が小さくなっている。
次に、希フッ酸処理を行い、Si基板1aのSi表面を水素で終端化する。続いて、この基板1aをMBE装置に導入する。Sr、Ti、Zrを蒸着源として用いて金属酸化物Sr(Ti0.43Zr0.57)Oxを含む絶縁膜3を5nm形成する(図50(c)、図51(c)参照)。このとき、酸素分圧を1×10−7Torrに精密に制御することにより、Sr(Ti0.43Zr0.57)Oxの配向性を高め結晶性を向上させている。また、Si層表面のSiが酸化されて、Si層5n、5pと金属酸化物Sr(Ti0.43Zr0.57)Oxとの間には、図示しない膜厚0.5nmのSiO2層が形成されている。つまり、絶縁膜3は、膜厚0.5nmのSiO2層と膜厚5nmのSr(Ti0.43Zr0.57)Ox層からなる積層構造となっている。X線回折評価より、Sr(Ti0.43Zr0.57)Ox層は(001)方向に配向したエピタキシャル膜であり、SiとSr(Ti0.43Zr0.57)Oxの界面に対して平行方向のSr(Ti0.43Zr0.57)Ox(001)の面間隔は5.01Åであることがわかっている。この値は、Siの面間隔に対して7.3%小さい。また、X線回折の半値幅は狭く、Sr(Ti0.43Zr0.57)Ox層は(001)に強く配向した結晶性の高い膜であることが確認されている。電子線回折を用いた面間隔評価の結果、(001)に強く配向して結晶性が高いSr(Ti0.43Zr0.57)Ox層を形成することにより、チャネル層のSiに圧縮応力が加わり、面間隔が小さくなることを確認した。Sr(Ti0.43Zr0.57)Oxの面間隔の変化は−7.0%であり、このSr(Ti0.43Zr0.57)Ox層に付随して界面におけるSiが歪んでおり、5n、5p共に面間隔の変化は−1.2%であることがわかった。界面から20nm離れたSiでも面間隔の変化は起こっており、面間隔が−0.8%変化していた。
次に、シリコン層5p上の絶縁膜3にのみ局所的にレーザーを照射したところ、Sr(Ti0.43Zr0.57)Oxの酸素組成比xが変化して、x=2.7の領域4aが形成された(図50(d)、図51(d)参照)。このときのSr(Ti0.43Zr0.57)Oxの面間隔は、Siの面間隔に対して−1.8%の大きさとなった。これは前述したように、イオン性の結晶中の格子位置の酸素が抜けることによって、格子間の平均距離が大きくなり面間隔が大きくなるためである。それに伴い、シリコン層5pのSiの面間隔も、Siの面間隔に対して−0.3%の大きさとなった。また、膜中に酸素欠損が発生するため、バンドギャップ中に酸素欠損による準位が生じ、領域4aは導電性の領域となった。
次に、シリコン層5n上の絶縁膜3に局所的にレーザーを照射したところ、Sr(Ti0.43Zr0.57)Oxの組成比が変化して、X=2.5の領域4bが形成された(図50(e)、図51(e)参照)。このときのSr(Ti0.43Zr0.57)Oxの面間隔は、Siの面間隔に対して1.8%大きくなっていた。さらにシリコン層5nの、領域4bの下部のSiの面間隔は+0.3%大きくなっていた。これは、(001)に強く配向し、結晶性が高いSr(Ti0.43Zr0.57)Oxの面間隔をSiよりも大きくすることで、Siに引っ張り応力が加わり、面間隔が大きくなるためである。また、膜中に酸素欠損が発生するため、バンドギャップ中に酸素欠損による準位が生じ、領域4bは導電性の領域となっている。
次に、CVD法を用いて例えば1μm厚のSi層5を成膜する(図50(f)、図51(f)参照)。続いて、Si層5の表面に基板1bを接着する(図52(a)、図53(a)参照)。
次に、中間層2を境に基板1bを剥離し、例えばCMPにより表面を平坦化する。(図52(b)、図53(b)参照)。こうすることで、金属酸化膜上にSi層5n、5pが露出される。なお、この後に続いて、元素のイオン打ち込みを行うことにより、チャネルとして用いるSi層5n、5pに不純物プロファイルを形成することも可能である。
次に、希フッ酸処理を行いSi層5n、5pの表面を水素で終端化し、膜厚が50nmのSiO2を全面に被膜し、SiO2からなる絶縁膜6を形成する(図52(c)、図53(c)参照)。
次に、例えばRIE法などの異方性エッチング法を用いて、絶縁膜6およびSi層5p、5nをパタ−ニングし、図54(a)、図55(a)に示すように、領域4a、4bの直上に凸型のチャネル層5d、5eを形成する。続いて、チャネル層5d、5eの側面に、3nmのSiO2を被膜し、SiO2からなるゲート絶縁膜7を形成する(図54(b)、図55(b)参照)。
次に、CVD法を用いてゲート電極となるポリシリコン膜9を全面に堆積する(図54(c)、図55(c)参照)。続いて、ポリシリコン膜9を、例えばRIE法などの異方性エッチング法を用いてパタ−ニングし、ゲート電極9a、9bを形成する(図56(a)、図57(a)参照)。
その後、ゲート電極9a、9bをマスクとしてイオン注入と熱工程を行うことにより、不純物を導入したソース領域14a、15a、ドレイン領域14b、15bを形成する(図56(b)、図57(b)参照)。さらに、CVD法によりSiO2膜11を全面に堆積する(図56(c)、図57(c)参照)。
次に、図58、図59に示すように、ソース領域14a、15a、ドレイン領域14b、15b上にコンタクトホ−ルを開孔し、Al等の金属を蒸着して金属膜を全面に形成することによりソース電極16a、ドレイン電極16bおよびゲート電極16cを形成し、n−MISFETおよびp−MISFETが完成する。
図60にSr(Ti0.43Zr0.57)Oxにおける酸素組成比と面間隔、抵抗率の関係を示す。酸素組成比はエネルギー分散蛍光X線法(EDX)により測定した。酸素組成比が化学量論比(x=3)の時の面間隔は5.01Åであった。
一方、酸素組成比xが化学量論比より小さくなり、x<3.0の場合には、面間隔が大きくなることがわかった。Sr(Ti0.43Zr0.57)Ox中の面間隔が酸素組成比により大きく変化するのは、Sr(Ti0.43Zr0.57)Oxが強いイオン性結合を持つ結晶であることによると考えられる。また、酸素組成比が小さくなるに連れ、抵抗率が減少することがわかる。これは、酸素組成比を減少させることで膜中に酸素の欠損が生じ、バンドギャップ内に準位が発生するためである。
図61に示すように、SiO2換算膜厚(EOT)が3nmのSiO2からなるゲート絶縁膜を有するSGOI型CMOSと、SiO2換算膜厚(EOT)が3nmのSiO2からなるゲート絶縁膜を有し、絶縁膜3としてSr(Ti0.43Zr0.57)Oxを有する本実施形態によるFin型CMOSのゲート遅延時間の電源電圧依存性を比較した。電圧全域に渡ってFin型CMOSがSGOI型CMOSを下回っており、Fin型CMOSにすることにより遅延時間が低減できていることがわかる。これは、SGOI型型がn型、p型共に引っ張り歪みをかけているために、電子のみ移動度が向上し、正孔の移動度があまり向上しないのに対し、Fin型CMOSでは、n型では引っ張り歪み、p型では圧縮歪みをかけることができ、さらにGeによるキャリアの散乱を回避できるために、電子、正孔共に移動度が大幅に向上していることによる。
第10実施形態では、絶縁膜3として、結晶性の金属酸化物Sr(Ti0.43Zr0.57)Ox、を例にして述べたが、結晶性の金属酸化物はSrTiO3、SrZrO3、SrCeO3などのペロブスカイト構造を持つ酸化物でも良い。さらに、MgO、CaO、SrO、BaOなどの岩塩構造を持つ酸化物、Al2O3やスピネル構造を持つMgAl2O4でも酸素組成比を減じることにより同等の効果が得られる。結晶性の金属酸化物の成膜方法として、MBE法を用いた場合を示しているが、成膜方法はCVD法、スパッタ法、電子ビ−ム蒸着法など他の成膜方法を用いてもよい。
なお、結晶性の金属酸化物のなかで、希土類元素(Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた、少なくとも1種類以上の元素を含む希土類酸化物を用いることがさらに好ましい。希土類酸化物は、成膜条件を制御することにより結晶性を高めることが容易であり、効果的にSiの面間隔を変化させうるからである。そのなかでも、Ce、Dy、Y、La、Pr、Gdのいずれかを少なくとも含む酸化物を用いた場合には、高い結晶性をもつ膜が実現でき、特に高い効果が得られることを確認した。
なお、第10実施形態においては、面方位は(001)、(111)、(110)のいずれでもよい。また、上記面方位から角度がずれていても良い。
さらに、第10実施形態において、チャネル層のSiをより効果的に歪ませるために、Si基板に埋設した結晶性の金属酸化物、または、チャネル層上部の結晶性の金属酸化物、さらにはゲート絶縁膜に含まれる結晶性の金属酸化物と、チャネル層との間に、岩塩構造の金属酸化物を挟むことも効果がある。その効果は、第4実施形態に詳述したものと同等であり、岩塩構造の金属酸化物を挟むことにより結晶性の酸化物との界面にアモルファスのSiO2層が形成されないため、金属酸化膜における面間隔の相違をより直接的にSiチャネル層に加えることである。用いる岩塩構造の酸化物の厚さは1〜3原子層の範囲にあることが望ましい。SrO、MgOなどの物質は、空気中で不安定なため、これ以上厚さを増すと、経時的に結晶性が変化して特性が劣化する。一方、1原子層より薄い場合には、酸素の拡散を抑制する効果が得られずに、アモルファスのSiO2層が発生してしまうからである。岩塩構造の酸化物の中で、特に、SrO、MgO、CaO、BaOの岩塩構造の金属酸化膜を用いた場合には、酸素拡散の抑制効果が顕著であり、トランジスタ特性の大幅な向上が可能である。Siに引っ張り応力を与えたい場合には、Siより面間隔の大きな岩塩構造の金属酸化物であるBaOを用いることが望ましい。また、Siに圧縮応力を加えたい場合には、Siより面間隔の小さな岩塩構造の金属酸化物であるSrO、MgO、CaOを用いることが望ましい。しかし、Si層における面間隔の変化は、主に厚さの大きい結晶性の金属酸化物で決まっているので、例えば、Siより面間隔の小さなSrOを挟んで、その上にSiより面間隔の大きなPr2O3を積層した構造では、チャネル領域におけるSiは引っ張り応力を受けるので、岩塩構造の金属酸化物と結晶性の金属酸化物は任意に組み合わせることも可能である。また、チャネル領域下部の絶縁膜に含まれる、Siと面間隔の異なる結晶質の金属酸化物と、チャネル領域上部の絶縁膜に含まれる、Siと面間隔の異なる結晶質の金属酸化物と、ゲート絶縁膜に含まれる、Siと面間隔の異なる結晶質の金属酸化物と、チャネル領域との界面の全てに岩塩構造の金属酸化物を挟む必要はなく、どれか1つでも効果が得られる。
なお、第10実施形態において、絶縁膜6a、7がSiO2膜の場合について述べたが、絶縁膜6aおよび絶縁膜7のうち少なくとも一方が金属酸化膜であってもよい。
以上説明したように、本発明の各実施形態によれば、チャネル領域に任意の量の歪みを導入できる。このため、極薄膜SOI型トランジスタや旧Fin型トランジスタで見られる、下地絶縁膜から受ける圧縮歪によるキャリア移動度低下問題を解決でき、また、SiGeを用いた歪Siトランジスタではできなかった、p型MISFETでの大幅な移動度の向上が可能となる。さらに、局所的に絶縁膜の元素組成比を変調させるという簡単な製法でチャネル領域と基板を電気的に接続できるため、これまでに提案されている旧Fin型トランジスタに比べて製造コストの低減が可能である。
以上述べたように、本発明の各実施形態によれば、トランジスタ特性の大幅な改善を図ることができる。