JP2007311723A - Multi-layer circuit board - Google Patents

Multi-layer circuit board Download PDF

Info

Publication number
JP2007311723A
JP2007311723A JP2006142066A JP2006142066A JP2007311723A JP 2007311723 A JP2007311723 A JP 2007311723A JP 2006142066 A JP2006142066 A JP 2006142066A JP 2006142066 A JP2006142066 A JP 2006142066A JP 2007311723 A JP2007311723 A JP 2007311723A
Authority
JP
Japan
Prior art keywords
layer
circuit board
pattern
conductor layer
layer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006142066A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Suzuki
良征 鈴木
Ryoichi Adachi
亮一 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2006142066A priority Critical patent/JP2007311723A/en
Publication of JP2007311723A publication Critical patent/JP2007311723A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multi-layer circuit board with improved quality of product, reduced manufacturing cost, thinned body, and improved heat dissipation characteristics. <P>SOLUTION: In the multi-layer circuit board 1, since a first dummy pattern 3b and a second dummy pattern 4b which do not contact with a first inner layer circuit pattern 3a and a second inner layer circuit pattern 4a are formed at peripheries of a first internal conductor layer 3 and a second internal conductor layer 4, respectively, a spacing between adjacent multi-layer circuit boards 1 in a coupling wiring board 12 is made short at manufacture. Consequently, a small space is required for embedding a resin material constituting a second insulating layer 5 and a third insulating layer 7 between the adjacent multi-layer circuit boards 1 at lamination press process, so that generation of air bubbles, etc. is prevented. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電気接続箱等の自動車用電子機器、産業用機器、通信機器等の各種電子機器に用いられる多層回路基板に関し、特に、内部導体層にダミーパターンが形成された多層回路基板に関する。   The present invention relates to a multilayer circuit board used for various electronic devices such as automobile electronic devices such as electrical connection boxes, industrial devices, and communication devices, and more particularly to a multilayer circuit substrate in which a dummy pattern is formed on an internal conductor layer.

従来の多層回路基板の製造方法では、積層プレス工程時に内層回路のパターンやランド間ギャップ部にボイド等が発生するという課題があった。   The conventional method for manufacturing a multilayer circuit board has a problem that voids and the like are generated in the pattern of the inner layer circuit and the gap between lands during the lamination pressing process.

そこで、上記ギャップ部にダミーパターンやダミーランドを形成することによって、ボイド等の発生を低減させる技術が提案されている。   Thus, a technique has been proposed in which generation of voids and the like is reduced by forming a dummy pattern or a dummy land in the gap portion.

例えば、特許文献1には、外層金属箔と、互いに隔てられた回路群を同一面上に有する内層回路板とをプリプレグを介して積層成形することからなる多層プリント配線板の製造方法において、内層回路板の回路のない領域に相似するパターンを形成したダミープリント基板をプレスの段内位置に入れて加熱加圧することにより、内層回路板の残銅率の低い箇所に発生し易いボイドやそり・ねじれ等の発生を低減する技術が提案されている。   For example, Patent Document 1 discloses a method for manufacturing a multilayer printed wiring board, in which an outer layer metal foil and an inner layer circuit board having circuit groups separated from each other on the same surface are formed through prepreg. By placing a dummy printed circuit board with a pattern resembling the circuit-free area of the circuit board into the position in the press stage and applying heat and pressure, voids and sleds that are likely to occur in places where the remaining copper ratio of the inner layer circuit board is low Techniques for reducing the occurrence of twisting and the like have been proposed.

また、特許文献2には、絶縁基板上に2層もしくはそれ以上の配線パターンが絶縁層を介して交互に積層された多層配線板において、前記配線パターンのパターン間が400μm以上となる部位に、少なくとも1箇所以上のダミーパターンを設け、配線パターンとダミーパターン間をそれ以下とすることにより、ブリッジ状に絶縁層(例えば、ポリイミド樹脂フィルムと接着層フィルム)を支えることによりボイドの発生を防止する技術が提案されている。。   Further, in Patent Document 2, in a multilayer wiring board in which two or more wiring patterns are alternately laminated on an insulating substrate via insulating layers, a portion where the distance between the wiring patterns is 400 μm or more is provided. By providing at least one or more dummy patterns and reducing the space between the wiring pattern and the dummy pattern to less than that, the generation of voids can be prevented by supporting an insulating layer (for example, a polyimide resin film and an adhesive layer film) in a bridge shape. Technology has been proposed. .

さらに、特許文献3には、表面に銅箔パターンが形成された基板を複数枚積層して成る多層プリント基板を製造する際に、上記銅箔パターンを基板上に形成する際に同じ基板上に該銅箔パターンと接触しないようにダミーランドを形成すると共に、該ダミーランドの基板上での配置及びサイズを、上記多層プリント基板を貫通するコネクタ用スルーホールを形成するための穴開け加工により上記ダミーランドがすべて除去されるように設定する技術が提案されている。   Furthermore, in Patent Document 3, when manufacturing a multilayer printed board formed by laminating a plurality of substrates having a copper foil pattern formed on the surface, the copper foil pattern is formed on the same substrate when formed on the substrate. A dummy land is formed so as not to come into contact with the copper foil pattern, and the arrangement and size of the dummy land on the substrate are formed by drilling for forming a connector through hole penetrating the multilayer printed board. Techniques have been proposed for setting so that all dummy lands are removed.

ところで、従来の多層回路基板の製造方法においては、製品の生産性を向上させるために、1枚のパネル状の連結配線板を所定の切断ラインに沿って切断して、複数の単位(ピース)毎のプリント配線板に分離している(例えば、特許文献4参照)。   By the way, in the conventional manufacturing method of a multilayer circuit board, in order to improve product productivity, one panel-like connecting wiring board is cut along a predetermined cutting line to obtain a plurality of units (pieces). Each printed wiring board is separated (for example, see Patent Document 4).

図9(A)〜(D)及び図10(A)〜(C)は従来の多層回路基板の製造方法の一例を説明するための断面図である。   9A to 9D and FIGS. 10A to 10C are cross-sectional views for explaining an example of a conventional method for manufacturing a multilayer circuit board.

従来の多層回路基板の製造方法では、まず、図9(A)に示すように、絶縁性の樹脂材からなる第1の絶縁層50を用意し、図9(B)に示すように、第1の絶縁層50の表面に第1の内部導体層51を形成し、第1の絶縁層50の裏面に第2の内部導体層52を形成する。   In the conventional multilayer circuit board manufacturing method, first, as shown in FIG. 9A, a first insulating layer 50 made of an insulating resin material is prepared, and as shown in FIG. The first inner conductor layer 51 is formed on the surface of the first insulating layer 50, and the second inner conductor layer 52 is formed on the back surface of the first insulating layer 50.

次いで、図9(C)に示すように、第1の内部導体層51をエッチングして第1の内層回路パターン51aを形成し、第2の内部導体層52をエッチングして第2の内層回路パターン52aを形成する。   Next, as shown in FIG. 9C, the first inner conductor layer 51 is etched to form a first inner layer circuit pattern 51a, and the second inner conductor layer 52 is etched to form a second inner layer circuit. A pattern 52a is formed.

次いで、図9(D)に示すように、第1の内層回路パターン51a及び第1の絶縁層50の表面上にプリプレグ(ガラスクロス等のクロスにエポキシ樹脂を含浸させたもの)等の樹脂材からなる第2の絶縁層53及び金属箔(例えば銅箔)からなる第1の外部導体層54を積み重ね、第2の内層回路パターン52a及び第1の絶縁層50の裏面上にプリプレグ等の樹脂材からなる第3の絶縁層55及び金属箔(例えば銅箔)からなる第2の外部導体層56を積み重ね、加熱状態にしてプレス加工を施し、一体化する。   Next, as shown in FIG. 9D, a resin material such as a prepreg (a cloth made of glass cloth or the like impregnated with an epoxy resin) on the surfaces of the first inner layer circuit pattern 51a and the first insulating layer 50. A second insulating layer 53 made of metal and a first outer conductor layer made of metal foil (for example, copper foil) are stacked, and a resin such as a prepreg is formed on the second inner circuit pattern 52a and the back surface of the first insulating layer 50. A third insulating layer 55 made of a material and a second outer conductor layer 56 made of a metal foil (for example, a copper foil) are stacked, heated, pressed, and integrated.

次いで、図10(A)に示すように、第1の外部導体層54をエッチングして第1の外層回路パターン54aを形成し、第2の外部導体層56をエッチングして第2の外層回路パターン56aを形成する。   Next, as shown in FIG. 10A, the first outer conductor layer 54 is etched to form the first outer layer circuit pattern 54a, and the second outer conductor layer 56 is etched to form the second outer layer circuit. A pattern 56a is formed.

次いで、図10(B)に示すように、第1の外層回路パターン54a上に第1のレジスト層57を積層し、第2の外層回路パターン56a上に第2のレジスト層58を積層する。これによって、連結配線板59が得られる。   Next, as shown in FIG. 10B, a first resist layer 57 is laminated on the first outer layer circuit pattern 54a, and a second resist layer 58 is laminated on the second outer layer circuit pattern 56a. Thereby, the connection wiring board 59 is obtained.

その後、ルータ加工やプレス加工等によって、連結配線板59を所定の切断ラインCLに沿って切断して、図10(C)に示すように、複数の単位毎の多層回路基板60に分離する。
特開2001−185849号公報 特開2003−124637号公報 特開2004−247427号公報 特開2000−133913号公報
Thereafter, the connection wiring board 59 is cut along a predetermined cutting line CL by router processing, press processing, or the like, and is separated into a plurality of multilayer circuit boards 60 as shown in FIG.
JP 2001-185849 A Japanese Patent Laid-Open No. 2003-124737 JP 2004-247427 A JP 2000-133913 A

従来の多層回路基板の製造方法においては、連結配線板59を切断ラインCLに沿って切断するために、図10(D)に示すように、隣接する多層回路基板間の間隔H1は、内層回路のランド間ギャップ部に比べて長くなる。そのため、積層プレス工程時に隣接する多層回路基板60間の第2の絶縁層53及び第3の絶縁層55を構成する樹脂材の埋り性が悪くなり、樹脂の埋まらない部分に気泡K等ができやすくなる。その結果、後工程の加工性や製品の仕上がり形状に不都合が生じ、製品の品質が低下するという課題があった。これは大電流通電を目的として、内層回路が厚くなると、更にその傾向が大きくなる。   In the conventional method for manufacturing a multilayer circuit board, in order to cut the connection wiring board 59 along the cutting line CL, as shown in FIG. This is longer than the gap between lands. For this reason, the embedding property of the resin material constituting the second insulating layer 53 and the third insulating layer 55 between the adjacent multilayer circuit boards 60 is deteriorated during the laminating press process, and bubbles K and the like are formed in the portions not filled with the resin. It becomes easy to do. As a result, inconvenience occurs in the workability of the post-process and the finished shape of the product, and there is a problem that the quality of the product is lowered. For the purpose of energizing a large current, this tendency is further increased as the inner layer circuit becomes thicker.

上記の課題に対しては、樹脂材の厚さを増したり、その枚数を増やすこと等の対応が考えられるが、材料費が高くなり製造コストが増加するという課題があった。   Although measures such as increasing the thickness of the resin material or increasing the number of the resin materials can be considered for the above problems, there has been a problem that the material cost increases and the manufacturing cost increases.

また、多層回路基板60が必要以上に厚くなってしまい、製品の薄型化を達成できないという課題があった。   In addition, there is a problem that the multilayer circuit board 60 becomes thicker than necessary, and the product cannot be thinned.

さらに、内層回路が厚くなると、大電流を通電するために発熱量が大きくなり、熱が基板内部に蓄積され高温になりやすく、様々な不具合を起こすおそれがあるという課題があった。   Further, when the inner layer circuit becomes thick, a large amount of current is applied to increase the amount of heat generation, and heat is accumulated inside the substrate, which tends to cause a high temperature, which may cause various problems.

本発明は、上記課題を解決するためになされたものであり、製品の品質の向上、製造コストの低減化、製品の薄型化、放熱性の向上を図ることができる多層回路基板を提供することを目的とする。   The present invention has been made to solve the above-described problems, and provides a multilayer circuit board capable of improving product quality, reducing manufacturing costs, reducing product thickness, and improving heat dissipation. With the goal.

本発明の多層回路基板は、所定の回路パターンが形成された内部導体層を有する多層回路基板において、前記内部導体層の周縁部に前記回路パターンに接触しないダミーパターンが形成されている、ことを特徴とするものである。   In the multilayer circuit board of the present invention, in the multilayer circuit board having an inner conductor layer on which a predetermined circuit pattern is formed, a dummy pattern that does not contact the circuit pattern is formed on a peripheral portion of the inner conductor layer. It is a feature.

前記ダミーパターンの端面の全部又は一部は、外部に露出していてもよい。   All or part of the end face of the dummy pattern may be exposed to the outside.

前記ダミーパターンは、前記回路パターンの形成領域に延びて形成されていてもよい。   The dummy pattern may be formed so as to extend to a formation region of the circuit pattern.

金属コア層をさらに有してもよい。   You may further have a metal core layer.

請求項1に係る発明によれば、内部導体層の周縁部に内層回路パターンに接触しないダミーパターンが形成されているので、製造時に隣接する多層回路基板との間の間隔は短くなり、これによって、積層プレス工程時に隣接する多層回路基板間の絶縁層を構成する樹脂材を埋めるために必要な空間が小さくなり、気泡等の発生を防止できる。その結果、後工程の加工性や製品の仕上がり形状に不都合が生じることがなくなり、製品の品質を向上させることができる。   According to the first aspect of the invention, since the dummy pattern that does not contact the inner layer circuit pattern is formed on the peripheral portion of the inner conductor layer, the interval between the adjacent multilayer circuit boards at the time of manufacture is shortened. The space necessary for filling the resin material constituting the insulating layer between the adjacent multilayer circuit boards during the laminating press process is reduced, and generation of bubbles and the like can be prevented. As a result, there is no inconvenience in the workability of the post-process and the finished shape of the product, and the quality of the product can be improved.

また、樹脂材の厚さを増したり、その枚数を増やすこと等の必要がなくなるので、製造コストを低減でき、製品の薄型化を図ることができる。   Further, since it is not necessary to increase the thickness of the resin material or increase the number of the resin materials, the manufacturing cost can be reduced and the product can be made thinner.

さらに、内層回路により発生した熱を、周縁部に形成されたダミーパターンを介して外部に逃しやすくなり、放熱性を向上させることができる。   Furthermore, heat generated by the inner layer circuit can be easily released to the outside through a dummy pattern formed in the peripheral portion, and heat dissipation can be improved.

請求項2に係る発明によれば、内層回路により発生した熱を、露出されたダミーパターンの端面から外部に放出できるので、放熱性をさらに向上させることができる。   According to the second aspect of the present invention, the heat generated by the inner layer circuit can be released to the outside from the exposed end face of the dummy pattern, so that the heat dissipation can be further improved.

請求項3に係る発明によれば、回路パターンの形成領域まで延びたダミーパターンにより、内層回路により発生した熱を効率よく外部に放出できるので、放熱性をさらに向上させることができる。   According to the third aspect of the present invention, the heat generated by the inner layer circuit can be efficiently released to the outside by the dummy pattern extending to the circuit pattern formation region, so that the heat dissipation can be further improved.

請求項4に係る発明によれば、内層回路により発生した熱を金属コア層に放熱することができ、放熱性をさらに向上させることができる。   According to the fourth aspect of the present invention, the heat generated by the inner layer circuit can be radiated to the metal core layer, and the heat dissipation can be further improved.

以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施形態例に係る多層回路基板を示す断面図、図2は図1のII−II線断面図、図3は図1のIII−III線断面図である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 is a cross-sectional view showing a multilayer circuit board according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is a cross-sectional view taken along line III-III in FIG.

図1〜図3に示すように、本発明の第1の実施形態例に係る多層回路基板1は、絶縁性の樹脂材からなる第1の絶縁層2と、第1の絶縁層2の表面に形成された第1の内部導体層3と、第1の絶縁層2の裏面に形成された第2の内部導体層4と、第1の内部導体層3及び第1の絶縁層2の表面上に形成され、プリプレグ(ガラスクロス等のクロスにエポキシ樹脂を含浸させたもの)等の樹脂材からなる第2の絶縁層5と、第2の絶縁層5上に形成された金属箔(例えば銅箔)からなる第1の外部導体層6と、第2の内部導体層4及び第1の絶縁層2の裏面上に形成され、プリプレグ等の樹脂材からなる第3の絶縁層7と、第3の絶縁層7上に形成された金属箔(例えば銅箔)からなる第2の外部導体層8と、第1の外部導体層6上に形成された第1のレジスト層9と、第2の外部導体層8上に形成された第2のレジスト層10とを有する。   As shown in FIGS. 1 to 3, the multilayer circuit board 1 according to the first embodiment of the present invention includes a first insulating layer 2 made of an insulating resin material and the surface of the first insulating layer 2. The first inner conductor layer 3 formed on the second inner conductor layer 4, the second inner conductor layer 4 formed on the back surface of the first insulating layer 2, and the surfaces of the first inner conductor layer 3 and the first insulating layer 2 A second insulating layer 5 formed of a resin material such as a prepreg (a cloth such as a glass cloth impregnated with an epoxy resin), and a metal foil (for example, formed on the second insulating layer 5) A first outer conductor layer 6 made of a copper foil), a third insulating layer 7 made of a resin material such as a prepreg, formed on the back surfaces of the second inner conductor layer 4 and the first insulating layer 2; A second outer conductor layer 8 made of a metal foil (for example, copper foil) formed on the third insulating layer 7 and a first outer conductor layer 6 are formed. Having a first resist layer 9, a second resist layer 10 formed on the second outer conductor layer 8.

第1の内部導体層3には、エッチングにより第1の内層回路パターン3aが形成されているとともに、その周縁部には第1の内層回路パターン3aに接触しない第1のダミーパターン3bが形成されている。   A first inner layer circuit pattern 3a is formed on the first inner conductor layer 3 by etching, and a first dummy pattern 3b that does not contact the first inner layer circuit pattern 3a is formed on the periphery thereof. ing.

第2の内部導体層4には、エッチングにより第2の内層回路パターン4aが形成されているとともに、その周縁部には第2の内層回路パターン4aに接触しない第2のダミーパターン4bが形成されている。   A second inner layer circuit pattern 4a is formed on the second inner conductor layer 4 by etching, and a second dummy pattern 4b that is not in contact with the second inner layer circuit pattern 4a is formed on the periphery thereof. ing.

第1の外部導体層6には、エッチングにより第1の外層回路パターン6aが形成され、第2の外部導体層8には、エッチングにより第2の外層回路パターン8aが形成されている。   A first outer layer circuit pattern 6a is formed on the first outer conductor layer 6 by etching, and a second outer layer circuit pattern 8a is formed on the second outer conductor layer 8 by etching.

また、第1の外部導体層6及び第2の外部導体層8との間を貫通し互いに電気的に接続するためのスルーホール11が形成されている。   A through hole 11 is formed to penetrate between the first outer conductor layer 6 and the second outer conductor layer 8 and to be electrically connected to each other.

図4及び図5は、本発明の第1の実施形態例に係る多層回路基板1の製造方法の一例を説明するための断面図である。   4 and 5 are cross-sectional views for explaining an example of the manufacturing method of the multilayer circuit board 1 according to the first embodiment of the present invention.

まず、図4(A)に示すように、絶縁性の樹脂材からなる第1の絶縁層2を用意し、図4(B)に示すように、第1の絶縁層2の表面に第1の内部導体層3を形成し、第1の絶縁層2の裏面に第2の内部導体層4を形成する。   First, as shown in FIG. 4A, a first insulating layer 2 made of an insulating resin material is prepared. As shown in FIG. 4B, a first insulating layer 2 is formed on the surface of the first insulating layer 2. The inner conductor layer 3 is formed, and the second inner conductor layer 4 is formed on the back surface of the first insulating layer 2.

次いで、図4(C)に示すように、第1の内部導体層3をエッチングして第1の内層回路パターン3a及び第1のダミーパターン3bを形成し、第2の内部導体層4をエッチングして第2の内層回路パターン4a及び第2のダミーパターン4bを形成する。   Next, as shown in FIG. 4C, the first inner conductor layer 3 is etched to form the first inner layer circuit pattern 3a and the first dummy pattern 3b, and the second inner conductor layer 4 is etched. Then, the second inner layer circuit pattern 4a and the second dummy pattern 4b are formed.

次いで、図4(D)に示すように、第1の内部導体層3及び第1の絶縁層2の表面上にプリプレグ(ガラスクロス等のクロスにエポキシ樹脂を含浸させたもの)等の樹脂材からなる第2の絶縁層5及び金属箔(例えば銅箔)からなる第1の外部導体層6を積み重ね、第2の内部導体層4及び第1の絶縁層2の裏面上にプリプレグ等の樹脂材からなる第3の絶縁層7及び金属箔(例えば銅箔)からなる第2の外部導体層8を積み重ね、加熱状態にしてプレス加工を施し、一体化する。   Next, as shown in FIG. 4D, a resin material such as a prepreg (a cloth such as a glass cloth impregnated with an epoxy resin) on the surfaces of the first inner conductor layer 3 and the first insulating layer 2. A second insulating layer 5 made of the above and a first outer conductor layer 6 made of a metal foil (for example, copper foil) are stacked, and a resin such as a prepreg is placed on the back surfaces of the second inner conductive layer 4 and the first insulating layer 2. A third insulating layer 7 made of a material and a second outer conductor layer 8 made of a metal foil (for example, a copper foil) are stacked, heated, pressed, and integrated.

次いで、図5(A)に示すように、第1の外部導体層6及び第2の外部導体層8とを貫通するスルーホール11を形成し、さらにその部分にメッキ層11aを形成して、第1の外部導体層6及び第2の外部導体層8とを電気的に接続する。また、第1の外部導体層6及び第2の外部導体層8をエッチングしてそれぞれ第1の外層回路パターン6a及び第2の外層回路パターン8aを形成する。   Next, as shown in FIG. 5 (A), a through hole 11 penetrating the first outer conductor layer 6 and the second outer conductor layer 8 is formed, and a plating layer 11a is formed in that portion, The first outer conductor layer 6 and the second outer conductor layer 8 are electrically connected. The first outer conductor layer 6 and the second outer conductor layer 8 are etched to form a first outer layer circuit pattern 6a and a second outer layer circuit pattern 8a, respectively.

次いで、図5(B)に示すように、第1の外部導体層6上に第1のレジスト層9を積層し、第2の外部導体層8上に第2のレジスト層10を積層する。これによって、連結配線板12が得られる。   Next, as shown in FIG. 5B, the first resist layer 9 is laminated on the first outer conductor layer 6, and the second resist layer 10 is laminated on the second outer conductor layer 8. Thereby, the connection wiring board 12 is obtained.

その後、ルータ加工やプレス加工等によって、図5(C)に示すように、連結配線板12を所定の切断ラインCLに沿って切断して、複数の単位毎の多層回路基板1(図1参照)に分離する。   Thereafter, as shown in FIG. 5C, the connection wiring board 12 is cut along a predetermined cutting line CL by router processing, press processing, or the like, and the multilayer circuit board 1 for each of a plurality of units (see FIG. 1). ).

本発明の第1の実施形態例に係る多層回路基板1によれば、第1の内部導体層3及び第2の内部導体層4の周縁部に、それぞれ第1の内層回路パターン3a及び第2の内層回路パターン4aに接触しない第1のダミーパターン3b及び第2のダミーパターン4bが形成されているので、製造時に連結配線板12における隣接する多層回路基板1との間の間隔H2(図4(D)参照)は、ダミーパターンを有しない従来の多層回路基板1の間隔H1に比べて短くなる。これによって、積層プレス工程時に隣接する多層回路基板1間の第2の絶縁層5及び第3の絶縁層7を構成する樹脂材を埋めるために必要な空間が小さくなり、気泡等の発生を防止できる。   According to the multilayer circuit board 1 according to the first embodiment of the present invention, the first inner layer circuit pattern 3a and the second inner layer circuit pattern 3 are formed on the peripheral portions of the first inner conductor layer 3 and the second inner conductor layer 4, respectively. Since the first dummy pattern 3b and the second dummy pattern 4b that are not in contact with the inner layer circuit pattern 4a are formed, the distance H2 between the adjacent multilayer circuit boards 1 in the connection wiring board 12 at the time of manufacture (FIG. 4). (See (D)) is shorter than the interval H1 of the conventional multilayer circuit board 1 having no dummy pattern. As a result, the space required to fill the resin material constituting the second insulating layer 5 and the third insulating layer 7 between the adjacent multilayer circuit boards 1 during the laminating press process is reduced, and the generation of bubbles and the like is prevented. it can.

その結果、後工程の加工性や製品の仕上がり形状に不都合が生じることがなくなり、製品の品質を向上させることができる。   As a result, there is no inconvenience in the workability of the post-process and the finished shape of the product, and the quality of the product can be improved.

また、第2の絶縁層5及び第3の絶縁層7を構成する樹脂材の厚さを増したり、その枚数を増やすこと等の必要がなくなるので、製造コストを低減でき、製品の薄型化を図ることができる。   In addition, since it is not necessary to increase the thickness of the resin material constituting the second insulating layer 5 and the third insulating layer 7 or increase the number of the resin materials, the manufacturing cost can be reduced and the product can be made thinner. Can be planned.

さらに、内層回路により発生した熱を、周縁部に形成されたダミーパターン3b、4bを介して外部に逃しやすくなり、放熱性を向上させることができる。   Furthermore, the heat generated by the inner layer circuit can be easily released to the outside through the dummy patterns 3b and 4b formed on the peripheral portion, and the heat dissipation can be improved.

図6は、本発明の第2の実施形態例に係る多層回路基板を示す断面図である。   FIG. 6 is a sectional view showing a multilayer circuit board according to the second embodiment of the present invention.

図6に示すように、本発明の第2の実施形態例に係る多層回路基板1aは、ダミーパターンの端面の全部又は一部が外部に露出している点を特徴としている。この多層回路基板1aによれば、内層回路により発生した熱を、露出されたダミーパターンの端面から外部に放出できるので、放熱性をさらに向上させることができる。   As shown in FIG. 6, the multilayer circuit board 1a according to the second embodiment of the present invention is characterized in that all or part of the end face of the dummy pattern is exposed to the outside. According to this multilayer circuit board 1a, the heat generated by the inner layer circuit can be released from the exposed end face of the dummy pattern to the outside, so that the heat dissipation can be further improved.

この多層回路基板1aは、隣接する多層回路基板のダミーパターン3b、4b同士が繋がっている連結配線板12を切断ラインCLによって切断することによって製造される。   The multilayer circuit board 1a is manufactured by cutting the connection wiring board 12 in which the dummy patterns 3b and 4b of the adjacent multilayer circuit boards are connected by the cutting line CL.

図7は、本発明の第3の実施形態例に係る多層回路基板を示す断面図である。   FIG. 7 is a sectional view showing a multilayer circuit board according to a third embodiment of the present invention.

図7に示すように、本発明の第3の実施形態例に係る多層回路基板1bは、第1の絶縁層2内に金属コア層13が形成されている点を特徴としている。金属コア層13は、例えば銅やアルミニウムもしくはそれらを主成分とする合金等の熱伝導性の良好な金属で作られている板材からなる。   As shown in FIG. 7, the multilayer circuit board 1 b according to the third embodiment of the present invention is characterized in that a metal core layer 13 is formed in the first insulating layer 2. The metal core layer 13 is made of a plate material made of a metal having good thermal conductivity, such as copper, aluminum, or an alloy containing them as a main component.

この多層回路基板1bによれば、内層回路により発生した熱を第1の絶縁層2を介して、金属コア層13に放熱することができ、放熱性をさらに向上させることができる。   According to this multilayer circuit board 1b, the heat generated by the inner layer circuit can be radiated to the metal core layer 13 via the first insulating layer 2, and the heat dissipation can be further improved.

図8は、本発明の第4の実施形態例に係る多層回路基板のダミーパターンを示す平面図である。   FIG. 8 is a plan view showing a dummy pattern of the multilayer circuit board according to the fourth embodiment of the present invention.

図8に示すように、本発明の第4の実施形態例に係る多層回路基板1cのダミーパターン14は、内層回路パターン形成領域15まで延びて形成されている点を特徴としている。この多層回路基板1cによれば、内層回路パターン形成領域15まで延びたダミーパターン14により、内層回路により発生した熱を効率よく外部に放出できるので、放熱性をさらに向上させることができる。   As shown in FIG. 8, the dummy pattern 14 of the multilayer circuit board 1c according to the fourth embodiment of the present invention is characterized in that it extends to the inner layer circuit pattern formation region 15. According to this multilayer circuit board 1c, the heat generated by the inner layer circuit can be efficiently released to the outside by the dummy pattern 14 extending to the inner layer circuit pattern forming region 15, so that the heat dissipation can be further improved.

本発明は、上記実施の形態に限定されることはなく、特許請求の範囲に記載された技術的事項の範囲内において、種々の変更が可能である。例えば、ダミーパターン3b、4bは、周縁部の全周にわたって形成されていてもよく、途中で途切れて形成されていてもよい。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the technical matters described in the claims. For example, the dummy patterns 3b and 4b may be formed over the entire circumference of the peripheral edge, or may be formed while being interrupted.

また、第1の内部導体層3と第2の内部導体層4との間を貫通して電気的に接続するためのビアホール(図示せず)が形成されていてもよい。   Also, a via hole (not shown) may be formed for passing through and electrically connecting between the first inner conductor layer 3 and the second inner conductor layer 4.

また、スルーホール11やビアホールが形成されていなくてもよい。   Further, the through hole 11 and the via hole may not be formed.

さらに、第1の絶縁層2の表面又は裏面のいずれか片面だけに、内部導体層、絶縁層及び外部導体層が積層されているように構成されていてもよい。   Further, the inner conductor layer, the insulating layer, and the outer conductor layer may be laminated on only one of the front surface and the back surface of the first insulating layer 2.

本発明は、電気接続箱等の自動車用電子機器、産業用機器、通信機器等の各種電子機器に利用される。   The present invention is used for various electronic devices such as automotive electronic devices such as electrical junction boxes, industrial devices, and communication devices.

本発明の第1の実施形態例に係る多層回路基板を示す断面図である。1 is a cross-sectional view showing a multilayer circuit board according to a first embodiment of the present invention. 図1のII−II線断面図である。It is the II-II sectional view taken on the line of FIG. 図1のIII−III線断面図である。It is the III-III sectional view taken on the line of FIG. (A)〜(D)は本発明の第1の実施形態例に係る多層回路基板の製造方法の一例を説明するための断面図である。(A)-(D) are sectional drawings for demonstrating an example of the manufacturing method of the multilayer circuit board based on the 1st Example of this invention. (A)〜(C)は本発明の第1の実施形態例に係る多層回路基板の製造方法の一例を説明するための断面図である。(A)-(C) are sectional drawings for demonstrating an example of the manufacturing method of the multilayer circuit board based on the 1st Example of this invention. 本発明の第2の実施形態例に係る多層回路基板を示す断面図である。It is sectional drawing which shows the multilayer circuit board based on the 2nd Example of this invention. 本発明の第3の実施形態例に係る多層回路基板を示す断面図である。It is sectional drawing which shows the multilayer circuit board based on the 3rd Example of this invention. 本発明の第4の実施形態例に係る多層回路基板のダミーパターンを示す平面図である。It is a top view which shows the dummy pattern of the multilayer circuit board based on the example of 4th Embodiment of this invention. (A)〜(D)は従来の多層回路基板の製造方法の一例を説明するための断面図である。(A)-(D) are sectional drawings for demonstrating an example of the manufacturing method of the conventional multilayer circuit board. (A)〜(C)は従来の多層回路基板の製造方法の一例を説明するための断面図、(D)は従来の多層回路基板の課題を説明するための断面図である。(A)-(C) are sectional drawings for demonstrating an example of the manufacturing method of the conventional multilayer circuit board, (D) is sectional drawing for demonstrating the subject of the conventional multilayer circuit board.

符号の説明Explanation of symbols

1,1a,1b,1c:多層回路基板
2:第1の絶縁層
3:第1の内部導体層
3a:第1の内層回路パターン
3b:第1のダミーパターン
4:第2の内部導体層
4a:第2の内層回路パターン
4b:第2のダミーパターン
5:第2の絶縁層
6:第1の外部導体層
6a:第1の外層回路パターン
7:第3の絶縁層
8:第2の外部導体層
8a:第2の外層回路パターン
9:第1のレジスト層
10:第2のレジスト層
11:スルーホール
11a:メッキ層
12:連結配線板
13:金属コア層
14:ダミーパターン
15:内層回路パターン形成領域
1, 1a, 1b, 1c: multilayer circuit board 2: first insulating layer 3: first inner conductor layer 3a: first inner layer circuit pattern 3b: first dummy pattern 4: second inner conductor layer 4a : Second inner layer circuit pattern 4b: second dummy pattern 5: second insulating layer 6: first outer conductor layer 6a: first outer layer circuit pattern 7: third insulating layer 8: second outer Conductor layer 8a: second outer layer circuit pattern 9: first resist layer 10: second resist layer 11: through hole 11a: plating layer 12: connecting wiring board 13: metal core layer 14: dummy pattern 15: inner layer circuit Pattern formation area

Claims (4)

所定の回路パターンが形成された内部導体層を有する多層回路基板において、
前記内部導体層の周縁部に前記回路パターンに接触しないダミーパターンが形成されている、ことを特徴とする多層回路基板。
In a multilayer circuit board having an inner conductor layer on which a predetermined circuit pattern is formed,
A multilayer circuit board, wherein a dummy pattern that does not contact the circuit pattern is formed on a peripheral edge portion of the inner conductor layer.
前記ダミーパターンの端面の全部又は一部は、外部に露出していることを特徴とする請求項1に記載の多層回路基板。   2. The multilayer circuit board according to claim 1, wherein all or part of the end face of the dummy pattern is exposed to the outside. 前記ダミーパターンは、前記回路パターンの形成領域に延びて形成されていることを特徴とする請求項1又は2に記載の多層回路基板。   The multilayer circuit board according to claim 1, wherein the dummy pattern is formed so as to extend to a formation region of the circuit pattern. 金属コア層をさらに有することを特徴とする請求項1乃至3のいずれか1つの項に記載の多層回路基板。   The multilayer circuit board according to any one of claims 1 to 3, further comprising a metal core layer.
JP2006142066A 2006-05-22 2006-05-22 Multi-layer circuit board Pending JP2007311723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006142066A JP2007311723A (en) 2006-05-22 2006-05-22 Multi-layer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006142066A JP2007311723A (en) 2006-05-22 2006-05-22 Multi-layer circuit board

Publications (1)

Publication Number Publication Date
JP2007311723A true JP2007311723A (en) 2007-11-29

Family

ID=38844273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142066A Pending JP2007311723A (en) 2006-05-22 2006-05-22 Multi-layer circuit board

Country Status (1)

Country Link
JP (1) JP2007311723A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754632B2 (en) 2011-03-16 2017-09-05 Toshiba Memory Corporation Semiconductor memory system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243742A (en) * 1992-02-28 1993-09-21 Toppan Printing Co Ltd Multilayer printed wiring board and its manufacture
JPH07226590A (en) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd Multilayer wiring board and manufacture thereof
JP2002271040A (en) * 2001-03-07 2002-09-20 Ibiden Co Ltd Method for manufacturing multilayer printed wiring board
JP2003304072A (en) * 2002-04-12 2003-10-24 Denso Corp Multilayer wiring board and method of manufacturing the same
JP2004031391A (en) * 2002-06-21 2004-01-29 Fujitsu Ltd Packaging circuit resin board with thin film
JP2005191243A (en) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd Build-up multilayer wiring board
JP2006005043A (en) * 2004-06-16 2006-01-05 Fujitsu Ltd Multilayer circuit board and mounting method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243742A (en) * 1992-02-28 1993-09-21 Toppan Printing Co Ltd Multilayer printed wiring board and its manufacture
JPH07226590A (en) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd Multilayer wiring board and manufacture thereof
JP2002271040A (en) * 2001-03-07 2002-09-20 Ibiden Co Ltd Method for manufacturing multilayer printed wiring board
JP2003304072A (en) * 2002-04-12 2003-10-24 Denso Corp Multilayer wiring board and method of manufacturing the same
JP2004031391A (en) * 2002-06-21 2004-01-29 Fujitsu Ltd Packaging circuit resin board with thin film
JP2005191243A (en) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd Build-up multilayer wiring board
JP2006005043A (en) * 2004-06-16 2006-01-05 Fujitsu Ltd Multilayer circuit board and mounting method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754632B2 (en) 2011-03-16 2017-09-05 Toshiba Memory Corporation Semiconductor memory system
US9859264B2 (en) 2011-03-16 2018-01-02 Toshiba Memory Corporation Semiconductor memory system
TWI613789B (en) * 2011-03-16 2018-02-01 Toshiba Memory Corp Semiconductor device and memory system
TWI660485B (en) * 2011-03-16 2019-05-21 日商東芝記憶體股份有限公司 Semiconductor device
US10388640B2 (en) 2011-03-16 2019-08-20 Toshiba Memory Corporation Semiconductor memory system
US10607979B2 (en) 2011-03-16 2020-03-31 Toshiba Memory Corporation Semiconductor memory system
US11063031B2 (en) 2011-03-16 2021-07-13 Toshiba Memory Corporation Semiconductor memory system
US11705444B2 (en) 2011-03-16 2023-07-18 Kioxia Corporation Semiconductor memory system

Similar Documents

Publication Publication Date Title
KR100867148B1 (en) Printed circuit board and manufacturing method of the same
JP4558776B2 (en) Circuit board manufacturing method
US7338892B2 (en) Circuit carrier and manufacturing process thereof
TW201528898A (en) Method for manufacturing multilayer printed wiring board, and multilayer printed wiring board
JP2015109392A (en) Manufacturing method of wiring board
TWI472277B (en) Rigid-flexible circuit substrate, rigid-flexible circuit board and method for manufacturing same
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
JP2005079402A (en) Circuit board and its manufacturing method
JP2017135357A (en) Printed wiring board and method of manufacturing the same
JP2006294666A (en) Flex rigid wiring board and manufacturing method thereof
TWI472276B (en) Rigid-flexible circuit substrate, rigid-flexible circuit board and method for manufacturing same
JP4033157B2 (en) Conducting path forming method
KR20090123032A (en) Method of manufacturing printed circuit board embedded with semiconductor chip
JP2009016806A (en) Embedded pattern board and its manufacturing method
JP2007311723A (en) Multi-layer circuit board
JP5375537B2 (en) Printed wiring board and manufacturing method thereof
KR101887754B1 (en) Rigid flexible circuit board manufacturing method
KR100797669B1 (en) Printed Circuit Board and Fabricating Method of the same
JP2000133943A (en) Manufacture of multilayered board
JP2005072184A (en) Compound substrate of metal core and multilayer substrate
KR101283164B1 (en) The printed circuit board and the method for manufacturing the same
JP2010205809A (en) Multilayer printed wiring board and method of manufacturing the same
JP2009267061A (en) Method of manufacturing wiring board
JP2006253372A (en) Multi-layer printed wiring board and its manufacturing method
JP2005228946A (en) Multilayer wiring board and its production process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

A131 Notification of reasons for refusal

Effective date: 20110301

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Effective date: 20110607

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025