JP2007305982A - 微細回路形成のためのプリント基板の製造方法 - Google Patents
微細回路形成のためのプリント基板の製造方法 Download PDFInfo
- Publication number
- JP2007305982A JP2007305982A JP2007111810A JP2007111810A JP2007305982A JP 2007305982 A JP2007305982 A JP 2007305982A JP 2007111810 A JP2007111810 A JP 2007111810A JP 2007111810 A JP2007111810 A JP 2007111810A JP 2007305982 A JP2007305982 A JP 2007305982A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- printed circuit
- forming
- circuit board
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 238000005498 polishing Methods 0.000 claims abstract description 38
- 238000003486 chemical etching Methods 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000004576 sand Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 45
- 238000012545 processing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 61
- 239000000126 substance Substances 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 239000002002 slurry Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000033001 locomotion Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000003756 stirring Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 palladium ions Chemical class 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 208000032765 Device extrusion Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
【課題】低価の簡単且つ連続的な工程によって平坦化作業を精密に行って大面積への適用が可能であり、微細回路パターンを経済的に実現することが可能であること。
【解決手段】少なくとも一面に、ビア及びラインを含む回路形成用陰刻パターンを有する誘電体層が形成されたプリント基板を提供する段階（Ｓ２０１）と、前記回路形成用陰刻パターンを含んで上部の所定の厚さにまで過剰に形成されるよう、前記誘電体層上に金属層を形成する段階（Ｓ２０２）と、前記誘電体層上に過剰に形成された金属層の一部を機械的研磨によって除去する段階（Ｓ２０３）と、前記誘電体層上に過剰に形成された金属層の残部を化学的エッチングによって除去して回路を形成する段階（Ｓ２０４）とを含む微細回路形成のためのプリント基板の製造方法を提供する。
【選択図】図１
【解決手段】少なくとも一面に、ビア及びラインを含む回路形成用陰刻パターンを有する誘電体層が形成されたプリント基板を提供する段階（Ｓ２０１）と、前記回路形成用陰刻パターンを含んで上部の所定の厚さにまで過剰に形成されるよう、前記誘電体層上に金属層を形成する段階（Ｓ２０２）と、前記誘電体層上に過剰に形成された金属層の一部を機械的研磨によって除去する段階（Ｓ２０３）と、前記誘電体層上に過剰に形成された金属層の残部を化学的エッチングによって除去して回路を形成する段階（Ｓ２０４）とを含む微細回路形成のためのプリント基板の製造方法を提供する。
【選択図】図１
Description
本発明は、微細回路形成のためのプリント基板の製造方法に係り、さらに具体的には、回路形成技術中の平坦化技術と関連し、例えば既存のＣＭＰ工程などの高価の工程の代わりに低価の機械的研磨と化学的エッチングを連続的に行うことにより、高信頼性の微細回路パターンを経済的に実現することが可能な、微細回路形成のためのプリント基板の製造方法に関する。
最近、電子産業が急速に発展するにつれて、電子素子とプリント基板の分野で様々な技術が発展している。特に、これらの回路パターン形成分野における流れが実装面積は縮小され且つ容量及び機能は向上する趨勢にあり、これにより微細回路形成分野の技術が多様で飛躍的に発展している。
回路形成技術中の平坦化技術と関連し、１９８０年代末、米国ＩＢＭは、機械的除去加工と化学的除去加工を一つの加工方法に統合したＣＭＰという新規の研磨工程を開発した。ＣＭＰは、サブマイクロンスケールのチップ製造において必ず必要な工程である。ＩＬＤ（Interlayer Dielectric；層間絶縁膜）ＣＭＰと金属ＣＭＰは、デバイス層の全表面で継続的に適用されなければならず、３次元の形状程度を得るために各層で広域的な平坦化を行うことがＣＭＰの主な役割である。このようなＣＭＰは、機械的な作用と化学的な作用が同時に働いて相互作用を引き起こす研磨工程である。
現在、平坦化技術に関連して上述したＣＭＰ工程が主流を成しており、例えば、特許文献１には、このようなＣＭＰ工程を用いた平坦化技術が紹介されている。
次に、これに関連し、従来の技術の一具体例に係る平坦化のためのＣＭＰ工程と装備構造を図１０（Ａ）及び（Ｂ）を参照して説明する。
ＣＭＰ工程において、ウェハー１１、２６はパッド１２、２４とスラリー１３、２８によって研磨される。また、パッド１２、２４が付着している研磨テーブルは、単純な回転運動を行い、ヘッド部２５は、回転運動２３と揺動運動２２を同時に行い、一定の圧力で加圧（２１）する。ウェハー１１、２６は、表面張力または真空によってヘッド部２５に装着される。ヘッド部２５の自体荷重と加圧力２１によってウェハー１１、２６の表面とパッド１２、２４とは接触する。この接触面間の微細な隙間（パッドの気孔部分）１５の間に加工液としてのスラリー１３が流れ込んでスラリー１３内の研磨粒子とパッド１２の表面突起１４によって機械的な除去作用が行われ、スラリー１３内の化学成分によっては化学的な除去作用が行われる。
ＣＭＰ工程においてパッド１２、２４とウェハー１１、２６間の加圧力によってデバイス突出部の上部から接触がなされ、この部分に圧力が集中して相対的に高い表面除去速度を有し、加工が進行すればするほど前記突出部が削平されるため、全面積にわたっての均一な除去が図られる。
上述したＣＭＰ工程は、研磨能率（ＭＲＲ、Material Removal Rate）、面内均一性(Thickness Uniformity)、表面品位(Surface Quality)などの特性があるが、このような多様な利点にも拘わらず、高価な工程であり、大面積では有用でないという多くの限界点を持っている。
米国特許第５，１９６，３５３号明細書
そこで、本発明者らは、上述した問題点を解決するために広範囲な研究を重ねた結果、既存の高価平坦化工程に比べて安価で大面積への適用が容易な新しい平坦化技術を見出し、本発明を完成するに至った。
本発明の目的は、工程時間の短縮による低価の平坦化工程を用いた、微細回路形成のためのプリント基板の製造方法を提供することにある。
本発明の他の目的は、インプリント工法と連係して相乗効果を期待することが可能な、微細回路形成のためのプリント基板の製造方法を提供することにある。
本発明の別の他の目的は、大面積への適用に有用な、微細回路形成のためのプリント基板の製造方法を提供することにある。
上記目的を達成するために、本発明によれば、（ａ）少なくとも一面に、ビア及びラインを含む回路形成用陰刻パターンを有する誘電体層が形成されたプリント基板を提供する段階と、（ｂ）前記回路形成用陰刻パターンを含んで上部の所定の厚さにまで過剰に形成されるように前記誘電体層上に金属層を形成する段階と、（ｃ）前記誘電体層上に過剰に形成された金属層の一部を機械的研磨によって除去する段階と、（ｄ）前記誘電体層上に過剰に形成された金属層の残部を化学的エッチングによって除去して回路を形成する段階とを含むことを特徴とする、微細回路形成のためのプリント基板の製造方法を提供する。
ここで、前記機械的研磨は、前記誘電体層上に過剰に形成された金属層の厚さが０．１〜２０μｍとなるまで行われることが好ましい。また、前記化学的エッチングは、０．１〜２０μｍ／分のエッチング速度で行われることが好ましい。前記機械的研磨は、バフ(buff)研磨、サンドベルト(sand belt)研磨、ポリシングまたはこれらの組み合わせで行われ得る。一方、前記誘電体層の陰刻パターンは、好ましくはインプリント工法によって形成できる。前記誘電体層の陰刻パターンは、好ましくは２０ｎｍ〜２００μｍのピッチ(pitch)を持つ。前記金属層は、無電解金属メッキ法及び電解金属メッキ法によって形成できる。また、前記金属層は、好ましくは金、銀、ニッケル、アルミニウム、銅及びこれらの合金よりなる群から選択された伝導性金属を含むことができる。
上述したように、本発明の方法によれば、高価のＣＭＰ工程を用いる代わりに、機械的研磨と化学的研磨を連係して不要な金属層を順次除去及び平坦化させることにより、工程時間の短縮による低価の平坦化工程を用いて微細回路パターンを実現することができる。 また、本発明によれば、インプリント工法と連係して適用する場合に相乗効果を期待することができ、連続工程で多様な分野に適用することができるという利点があるうえ、工程が単純であり、大面積への適用に有利な経済的な効果もある。
以下に添付図面を参照しながら、本発明についてより具体的に説明する。
前述したように、本発明では、回路形成技術中の平坦化技術に関連し、例えば現在のＣＭＰ工程などの高価の工程の代わりに、低価の機械的研磨と化学的エッチングを連続的に行うことにより、非常に低廉で単純に微細回路パターンを実現することが可能な、微細回路形成のためのプリント基板の製造方法を提供する。
図１は、本発明の一具体的に係る微細回路形成のためのプリント基板の概略的な製造工程流れを示す順序図（流れ図）である。
図１を参照すると、本発明の一具体例に係る微細回路形成のためのプリント基板の製造方法は、陰刻パターンを有する誘電層が形成されたプリント基板の製造過程（Ｓ２０１）、誘電層の陰刻内部及び誘電層上に金属層を形成する過程（Ｓ２０２）、機械的研磨過程（Ｓ２０３）及び化学的エッチング過程（Ｓ２０４）を含んでなる。
まず、段階Ｓ２０１で、少なくとも一面に、ビア及びラインを含む回路形成用陰刻パターンを有する誘電体層が形成されたプリント回路基板が提供されると、段階Ｓ２０２では、誘電体層の陰刻パターンを含んで上部の所定の厚さにまで過剰に形成されるよう、誘電体層上に金属層を形成する。
段階Ｓ２０３で、誘電体層上に過剰に形成された金属層の一部を機械的研磨によって除去する。その後、段階Ｓ２０４で、誘電体層上に過剰に形成された金属層の残部を化学的エッチングによって除去して回路を形成する。
以下、図２（Ａ）〜図３を参照して、本発明の一具体例に係る微細回路形成のためのプリント基板の製造方法をより具体的に説明する。
まず、少なくとも一面に、ビア１０３及びライン１０４を含む回路形成用陰刻パターンを有する誘電体層１０２が形成されたプリント基板１０１を製作する（図２（Ａ）参照）。
前記プリント基板１０１は、回路形成過程において平坦化工程を必要とするプリント基板であれば特に限定されず、場合によっては、通常の回路形成工程によって内層に回路が形成された多層プリント基板が使用できる。前記プリント基板１０１の面積は特に限定されず、約１００〜１００００ｃｍ２の面積とする。
前記誘電体層１０２は、前記プリント基板１０１上に約１〜１０００μｍの厚さに形成できる。前記誘電体層の材質は、プリント基板の分野で絶縁層として通常用いられるものであれば、特に限定されない。
一方、前記誘電体層１０２に回路形成用陰刻パターン１０３、１０４を形成する過程は、当業界に公知となったものであれば特に限定されないが、好ましくは、インプリント工法によって行われることが良い。この際、前記陰刻パターンは、それぞれ約１０ｎｍ〜１００μｍのライン及びスペース、すなわち約２０ｎｍ〜２００μｍのピッチを持つことが典型的であり、特に微細回路を実現するためには約０．１〜５０μｍのピッチを持つことが好ましい。
次に、前記誘電体層１０２の陰刻パターン１０３、１０４を含んで上部の所定の厚さにまで過剰に形成されるよう、誘電体層１０２上に金属層１０５を形成する（図２（Ｂ）参照）。
前記金属層１０５の形成方法としては、当業界に公知となった方法であれば、特に限定されずに適用することができるが、好ましくは、無電解メッキ及び電解メッキ法を適用する。この際、金属としては、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）及びこれらの合金のうち少なくとも一つの伝導性金属を含む金属材料が使用できる。このような金属層形成過程では、通常、陰刻パターンのみならず、パターンの上層部にまで所望しない金属層が形成される。
次いで、このように過度に形成された上部金属層１０５の一部を除去して後続の工程、すなわち化学的エッチングが容易であるよう、研磨機械１０６を用いた機械的研磨が行われる（図２（Ｃ）及び（Ｄ）参照）。この際、不均一な扁平度で形成されている上部金属層１０５は、研磨と同時に平坦化がなされる（図３参照）。すなわち、図３の（Ｃ）に示すように、研磨回数に応じて上部金属層１０５が益々除去されると共に、研磨回数が増加するにつれて大略的な平坦化がなされる（図３の（Ｃ１）〜（Ｃ４）参照）。
このような過程によって行われる機械的研磨は、好ましくは過剰に形成された上部金属層１０５の厚さが約０．１〜２０μｍ、好ましくは約１〜１０μｍとなるまで行われることが、後続の化学的エッチング工程の効率を極大化するのに最も適する。
一方、このような機械的研磨工程としては、当業界に公知となったものであれば特に限定されず、例えばバフ(buff)研磨、サンドベルト(sand belt)研磨、ポリシングを含む各種研磨法又はこれらの組み合わせを適用することができる。
上述したように適切な厚さを持つように機械的に研磨された後に残った上部金属層１０５の残部は、化学的エッチングによって完璧に除去して最終的に回路１０５を形成する（図２（Ｅ）及び（Ｆ）参照）。
本発明の化学的エッチング方法は、特に限定されないが、図２（Ｅ）に示すように、エッチング液１０８を含有したエッチング槽１０７に浸漬するディッピング法を使用してもよい。この他にも、通常のスプレー法などの様々な化学的ウェットエッチング法を使用することが可能である。
ここで、前記化学的エッチングは、約０．１〜２０μｍ／ｍｉｎ、好ましくは０．３〜１μｍ／ｍｉｎのエッチング速度で行われることが、過剰に形成された金属層の完璧な除去と同時に過エッチング現象なしに精密に回路パターンを実現するのにさらに適する。
一方、前記エッチング液としては、通常の回路形成工程で使用されるエッチング液であれば、特に限定されずに使用可能である。
このように完成された回路パターンの上部には、基板の適用目的に応じて再び陰核パターンの誘電体層が形成され、上述したような回路層形成工程が連続的にさらに行われて多層の回路パターンが実現され得る。また、選択的に、外層として使用する場合には、通常の外層形成工程に応じて半田レジスト塗布工程などの外層形成工程が順次行われ得るのは勿論である。
特に、上述した本発明に係るプリント基板の製造方法は、インプリント工法と連係して適用する場合、さらに微細な回路パターンを高信頼性且つ経済的に実現することができるという利点がある。
以下、下記実施例によって本発明をより具体的に説明する。ところが、本発明の範疇はこれらの実施例に限定されるものではない。
一面に回路形成用陰刻パターンの誘電体層が形成されたプリント基板を次の条件下で無電解銅メッキ及び電解銅メッキして陰刻パターンだけでなく、その上部に厚さ約２０μｍの銅メッキ層を形成した。その後、後述するように機械的研磨を行うが、厚さ約６μｍの上部銅メッキ層が残るまで機械的研磨を行った後、次のように化学的エッチングによって回路パターン以外の上部銅メッキ層を完全に除去し、約１２．２７μｍの回路パターンが実現されたプリント基板を製作した。こうして得た回路パターンの平面及び断面のＳＥＭ写真をそれぞれ図４及び図５に示した。
無電解銅メッキ
無電解銅メッキの析出原理を簡単に説明すると、次の通りである。無電解銅メッキを施すためには、パラジウム（触媒）を表面に吸着（非金属の場合）または置換（金属の場合）させてコートした後、無電解銅メッキ液の構成成分である還元剤から電子を受け取って銅として析出する原理によってメッキが施される。また、無電解銅メッキを施すためには、前処理という工程を行ってからメッキするが、その工程の順序は、コンディショナー（６０℃、５分）→プリディップ(Pre dip)（実温、１分）→活性化処理(Activator)（４０℃、５分）→還元処理(Reducer)（３０℃、３分）→無電解銅メッキ（３２℃、１０分）である。各工程別の役割を簡単に説明すると、コンディショナー工程は、界面活性剤からなる溶液を用いて、パラジウムイオンがよく吸着し得るようにする工程であり、プリディープ工程は、次の工程である活性化処理時の溶液を保護するための工程である。活性化処理工程は、パラジウムがイオン状態で溶けているため、「触媒付与工程」とも言われる。還元処理工程は、パラジウムイオンを金属パラジウムに作る工程である。以上のような工程を行って無電解銅メッキを施した。
無電解銅メッキの析出原理を簡単に説明すると、次の通りである。無電解銅メッキを施すためには、パラジウム（触媒）を表面に吸着（非金属の場合）または置換（金属の場合）させてコートした後、無電解銅メッキ液の構成成分である還元剤から電子を受け取って銅として析出する原理によってメッキが施される。また、無電解銅メッキを施すためには、前処理という工程を行ってからメッキするが、その工程の順序は、コンディショナー（６０℃、５分）→プリディップ(Pre dip)（実温、１分）→活性化処理(Activator)（４０℃、５分）→還元処理(Reducer)（３０℃、３分）→無電解銅メッキ（３２℃、１０分）である。各工程別の役割を簡単に説明すると、コンディショナー工程は、界面活性剤からなる溶液を用いて、パラジウムイオンがよく吸着し得るようにする工程であり、プリディープ工程は、次の工程である活性化処理時の溶液を保護するための工程である。活性化処理工程は、パラジウムがイオン状態で溶けているため、「触媒付与工程」とも言われる。還元処理工程は、パラジウムイオンを金属パラジウムに作る工程である。以上のような工程を行って無電解銅メッキを施した。
電解銅メッキ
電解銅メッキは、無機物として金属塩（ＣｕＳＯ４・５Ｈ２Ｏ）、伝導塩（Ｈ２ＳＯ４）及び塩素イオン（Ｃｌ−）が含有され、添加剤として、分極作用をするレベラー（日本Ｅｂａｒａ社のＶＦ−II Ａ剤）、促進作用をする光沢剤（日本Ｅｂａｒａ社のＶＦ−II Ｂ剤）が含有された銅メッキ液を使用し、濃度は下記の通りである。ＣｕＳＯ４・５Ｈ２Ｏ＝２００ｇ／Ｌ、Ｈ２ＳＯ４＝３０ｇ／Ｌ、Ｃｌ−＝４０ｐｐｍ／Ｌ、レベラー＝２５ｍｌ／Ｌ、光沢剤＝０．５ｍｌ／Ｌ。この際、メッキ温度を２０〜２５℃、電流密度を１．５Ａ／ｄｍ２、攪拌方式を空気攪拌として、５Ｌ／ｍｉｎでメッキを施した。
電解銅メッキは、無機物として金属塩（ＣｕＳＯ４・５Ｈ２Ｏ）、伝導塩（Ｈ２ＳＯ４）及び塩素イオン（Ｃｌ−）が含有され、添加剤として、分極作用をするレベラー（日本Ｅｂａｒａ社のＶＦ−II Ａ剤）、促進作用をする光沢剤（日本Ｅｂａｒａ社のＶＦ−II Ｂ剤）が含有された銅メッキ液を使用し、濃度は下記の通りである。ＣｕＳＯ４・５Ｈ２Ｏ＝２００ｇ／Ｌ、Ｈ２ＳＯ４＝３０ｇ／Ｌ、Ｃｌ−＝４０ｐｐｍ／Ｌ、レベラー＝２５ｍｌ／Ｌ、光沢剤＝０．５ｍｌ／Ｌ。この際、メッキ温度を２０〜２５℃、電流密度を１．５Ａ／ｄｍ２、攪拌方式を空気攪拌として、５Ｌ／ｍｉｎでメッキを施した。
バフ研磨条件
−バフ形態：セラミックバフ及びブラシバフの組み合わせ型
−ＲＰＭ：１８００ＲＰＭ
−コンベヤーベルト速度：２ｍ／ｍｉｎ
−圧力：０．５Ａ
化学的エッチング
エッチング液を、ＰＣＢのセミアディティブ工法における回路形成用として使用している日本Ｅｂａｒａ社のＥＢＡ ＣＨＥＭ Ｆｉｎｅ Ｅｔｃｈ ＳＡＣ Ｓｅｒｉｅｓとし、エッチング速度を約１μｍ／分程度とし、ディッピング方式による攪拌を左右往復１００回／分として、エッチングを行った。この際、液組成は下記の通りである。
ＣｕＳＯ４・５Ｈ２Ｏ＝１５ｇ／Ｌ、Ｈ２ＳＯ４＝５％、３５％−Ｈ２Ｏ２＝５％。
エッチング温度を３５℃としてエッチングを行った。
−バフ形態：セラミックバフ及びブラシバフの組み合わせ型
−ＲＰＭ：１８００ＲＰＭ
−コンベヤーベルト速度：２ｍ／ｍｉｎ
−圧力：０．５Ａ
化学的エッチング
エッチング液を、ＰＣＢのセミアディティブ工法における回路形成用として使用している日本Ｅｂａｒａ社のＥＢＡ ＣＨＥＭ Ｆｉｎｅ Ｅｔｃｈ ＳＡＣ Ｓｅｒｉｅｓとし、エッチング速度を約１μｍ／分程度とし、ディッピング方式による攪拌を左右往復１００回／分として、エッチングを行った。この際、液組成は下記の通りである。
ＣｕＳＯ４・５Ｈ２Ｏ＝１５ｇ／Ｌ、Ｈ２ＳＯ４＝５％、３５％−Ｈ２Ｏ２＝５％。
エッチング温度を３５℃としてエッチングを行った。
化学的エッチングを次のように行った以外は実施例１と同様にしてプリント基板を製作し、その断面ＳＥＭ写真を図６に示した。
化学的エッチング
エッチング液を日本Ｅｂａｒａ社のＮＢＤ Ｓｅｒｉｅｓとし、エッチング速度を約２〜３μｍ／分とし、ディッピング方式による攪拌を左右往復１００回／分として、エッチングを行った。この際、液組成は下記の通りである。
ＣｕＳＯ４・５Ｈ２Ｏ＝１５ｇ／Ｌ、Ｈ２ＳＯ４＝４％、３５％−Ｈ２Ｏ２＝５％
エッチング温度を３０℃としてエッチングを行った。
エッチング液を日本Ｅｂａｒａ社のＮＢＤ Ｓｅｒｉｅｓとし、エッチング速度を約２〜３μｍ／分とし、ディッピング方式による攪拌を左右往復１００回／分として、エッチングを行った。この際、液組成は下記の通りである。
ＣｕＳＯ４・５Ｈ２Ｏ＝１５ｇ／Ｌ、Ｈ２ＳＯ４＝４％、３５％−Ｈ２Ｏ２＝５％
エッチング温度を３０℃としてエッチングを行った。
［比較例１］
陰刻パターンの上部に形成された過剰の銅メッキ層を機械的研磨のみを用いて完全に除去した以外は実施例１と同様にしてプリント基板を製作し、その平面ＳＥＭ写真を１００倍、５０倍に拡大して図７に示した。
陰刻パターンの上部に形成された過剰の銅メッキ層を機械的研磨のみを用いて完全に除去した以外は実施例１と同様にしてプリント基板を製作し、その平面ＳＥＭ写真を１００倍、５０倍に拡大して図７に示した。
［比較例２］
陰刻パターンの上部に形成された過剰の銅メッキ層を化学的研磨のみを用いて約１５μｍ／分のエッチング速度で完全に除去した以外は実施例１と同様にしてプリント基板を製作し、その断面ＳＥＭ写真を５００倍に拡大して図８に示した。
陰刻パターンの上部に形成された過剰の銅メッキ層を化学的研磨のみを用いて約１５μｍ／分のエッチング速度で完全に除去した以外は実施例１と同様にしてプリント基板を製作し、その断面ＳＥＭ写真を５００倍に拡大して図８に示した。
［比較例３］
陰刻パターンの上部に形成された過剰の銅メッキ層を化学的研磨のみを用いて約３０μｍ／分のエッチング速度で完全に除去した以外は実施例１と同様にしてプリント基板を製作し、その断面ＳＥＭ写真を５００倍に拡大して図９に示した。
陰刻パターンの上部に形成された過剰の銅メッキ層を化学的研磨のみを用いて約３０μｍ／分のエッチング速度で完全に除去した以外は実施例１と同様にしてプリント基板を製作し、その断面ＳＥＭ写真を５００倍に拡大して図９に示した。
図４〜図９に示したように、回路パターン以外に不要な銅が除去されない現象（図８参照）、或いは回路パターンまでオーバーエッチングされる現象（図７及び図９参照）なしに、本発明の方法によって製造されたプリント基板の場合（図４〜図６参照）、不要な銅箔層のみが完璧に除去されて高信頼性の微細回路パターンが実現されたことが分かった。
以上、本発明を具体的な実施例によって詳細に説明したが、これらの実施例は本発明を具体的に説明するためのものである。本発明に係る微細回路形成のためのプリント基板の製造方法は、これらの実施例に限定されず、本発明の技術的思想内において、当分野における通常の知識を有する者によってその変形または改良が可能なのは明白である。
本発明の単純な変形ないし変更はいずれも本発明の領域に属するものであって、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
本発明の単純な変形ないし変更はいずれも本発明の領域に属するものであって、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
１１ ウェハー
１２ パッド
１３ スラリー
１４ パッドの表面突起
１５ パッドの気孔部分
２１ 加圧方向
２２ 揺動運動
２３ 回転運動
２４ パッド
２５ ヘッド部
２６ ウェハー
２７ スラリー供給部
２８ スラリー
２９ コンディショナー
１０１ プリント基板
１０２ 誘電体層
１０３ ビア
１０４ ライン
１０５ 金属層
１０６ 研磨機械
１０７ エッチング槽
１０８ エッチング液
１２ パッド
１３ スラリー
１４ パッドの表面突起
１５ パッドの気孔部分
２１ 加圧方向
２２ 揺動運動
２３ 回転運動
２４ パッド
２５ ヘッド部
２６ ウェハー
２７ スラリー供給部
２８ スラリー
２９ コンディショナー
１０１ プリント基板
１０２ 誘電体層
１０３ ビア
１０４ ライン
１０５ 金属層
１０６ 研磨機械
１０７ エッチング槽
１０８ エッチング液
Claims (8)
- （ａ）少なくとも一面に、ビア及びラインを含む回路形成用陰刻パターンを有する誘電体層が形成されたプリント基板を提供する段階と、
（ｂ）前記回路形成用陰刻パターンを含んで上部の所定の厚さにまで過剰に形成されるよう、前記誘電体層上に金属層を形成する段階と、
（ｃ）前記誘電体層上に過剰に形成された金属層の一部を機械的研磨によって除去する段階と、
（ｄ）前記誘電体層上に過剰に形成された金属層の残部を化学的エッチングによって除去して回路を形成する段階とを含むことを特徴とする、微細回路形成のためのプリント基板の製造方法。 - 前記機械的研磨は、前記誘電体層上に過剰に形成された金属層の厚さが０．１〜２０μｍとなるまで行われることを特徴とする、請求項１に記載の微細回路形成のためのプリント基板の製造方法。
- 前記化学的エッチングは、０．１〜２０μｍ／分のエッチング速度で行われることを特徴とする、請求項１に記載の微細回路形成のためのプリント基板の製造方法。
- 前記機械的研磨は、バフ(buff)研磨、サンドベルト(sand belt)研磨、ポリシングまたはこれらの組み合わせで行われることを特徴とする、請求項１に記載の微細回路形成のためのプリント基板の製造方法。
- 前記誘電体層の陰刻パターンは、インプリント工法によって形成されたものであることを特徴とする、請求項１に記載の微細回路形成のためのプリント基板の製造方法。
- 前記誘電体層の陰刻パターンは、２０ｎｍ〜２００μｍのピッチを持つことを特徴とする、請求項１に記載の微細回路形成のためのプリント基板の製造方法。
- 前記金属層は、無電解金属メッキ法及び電解金属メッキ法によって形成されることを特徴とする、請求項１に記載の微細回路形成のためのプリント基板の製造方法。
- 前記金属層は、金、銀、ニッケル、アルミニウム、銅及びこれらの合金よりなる群から選択された伝導性金属を含むことを特徴とする、請求項１に記載の微細回路形成のためのプリント基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060041518A KR100797720B1 (ko) | 2006-05-09 | 2006-05-09 | 미세회로 형성을 위한 인쇄회로기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007305982A true JP2007305982A (ja) | 2007-11-22 |
Family
ID=38685635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007111810A Pending JP2007305982A (ja) | 2006-05-09 | 2007-04-20 | 微細回路形成のためのプリント基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7562447B2 (ja) |
| JP (1) | JP2007305982A (ja) |
| KR (1) | KR100797720B1 (ja) |
| CN (1) | CN101072472A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010089247A (ja) * | 2008-10-10 | 2010-04-22 | Samsung Electro-Mechanics Co Ltd | 研磨用ブラシおよびこれを用いたプリント基板の製造方法 |
| JP2013102160A (ja) * | 2011-11-07 | 2013-05-23 | Samsung Electro-Mechanics Co Ltd | コイル部品の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100974655B1 (ko) * | 2008-06-17 | 2010-08-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101149023B1 (ko) * | 2010-07-08 | 2012-05-24 | 엘지이노텍 주식회사 | 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판 |
| JP5629002B2 (ja) | 2010-07-08 | 2014-11-19 | エルジー イノテック カンパニー リミテッド | 印刷回路基板及びその製造方法 |
| KR20130057314A (ko) | 2011-11-23 | 2013-05-31 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
| CN104869762A (zh) * | 2014-02-24 | 2015-08-26 | 联想(北京)有限公司 | 一种印刷电路板的制备方法、结构和电子设备 |
| CN105282988A (zh) * | 2014-07-21 | 2016-01-27 | 友威科技股份有限公司 | 印刷电路板的平坦化方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143901A (ja) | 1982-02-18 | 1983-08-26 | Junichiro Kumabe | 精密高速振動旋削方法 |
| US5338900A (en) | 1991-03-06 | 1994-08-16 | International Business Machines Corporation | Structures for electrically conductive decals filled with inorganic insulator material |
| US5137597A (en) * | 1991-04-11 | 1992-08-11 | Microelectronics And Computer Technology Corporation | Fabrication of metal pillars in an electronic component using polishing |
| US5196353A (en) * | 1992-01-03 | 1993-03-23 | Micron Technology, Inc. | Method for controlling a semiconductor (CMP) process by measuring a surface temperature and developing a thermal image of the wafer |
| JPH0946041A (ja) * | 1995-07-26 | 1997-02-14 | Toshiba Corp | 印刷配線板の製造方法 |
| US6222136B1 (en) * | 1997-11-12 | 2001-04-24 | International Business Machines Corporation | Printed circuit board with continuous connective bumps |
| JP3579605B2 (ja) * | 1999-01-07 | 2004-10-20 | 松下電器産業株式会社 | プリント回路基板のはんだ面切削方法 |
| JP3883744B2 (ja) * | 1999-06-30 | 2007-02-21 | 大日本印刷株式会社 | プリント配線基板の製造方法 |
| US6291779B1 (en) * | 1999-06-30 | 2001-09-18 | International Business Machines Corporation | Fine pitch circuitization with filled plated through holes |
| JP3291486B2 (ja) | 1999-09-06 | 2002-06-10 | 三井金属鉱業株式会社 | 整面電解銅箔、その製造方法およびその用途 |
| WO2002080639A1 (fr) * | 2001-03-28 | 2002-10-10 | North Corporation | Panneau de cablage multicouche, procede permettant de le produire, polisseuse pour panneau de cablage multicouche et plaque de metal pour produire ledit panneau |
-
2006
- 2006-05-09 KR KR1020060041518A patent/KR100797720B1/ko not_active IP Right Cessation
-
2007
- 2007-03-27 US US11/727,587 patent/US7562447B2/en active Active
- 2007-04-20 JP JP2007111810A patent/JP2007305982A/ja active Pending
- 2007-04-20 CN CNA200710098177XA patent/CN101072472A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010089247A (ja) * | 2008-10-10 | 2010-04-22 | Samsung Electro-Mechanics Co Ltd | 研磨用ブラシおよびこれを用いたプリント基板の製造方法 |
| JP2013102160A (ja) * | 2011-11-07 | 2013-05-23 | Samsung Electro-Mechanics Co Ltd | コイル部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100797720B1 (ko) | 2008-01-23 |
| CN101072472A (zh) | 2007-11-14 |
| US20070264755A1 (en) | 2007-11-15 |
| KR20070109042A (ko) | 2007-11-15 |
| US7562447B2 (en) | 2009-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007305982A (ja) | 微細回路形成のためのプリント基板の製造方法 | |
| KR100749559B1 (ko) | 도금기판, 무전해 도금방법 및 이 방법을 사용한회로형성방법 | |
| US9295162B2 (en) | Non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate | |
| JP2000216547A (ja) | チップキャリヤ基板 | |
| US9681546B2 (en) | Wiring substrate and semiconductor device | |
| CA2462130A1 (en) | Multi-layer wiring board, ic package, and method of manufacturing multi-layer wiring board | |
| US10573610B2 (en) | Method for wafer level packaging | |
| TW201023207A (en) | Method for manufacturing composite metal conductive particules | |
| US7405163B1 (en) | Selectively accelerated plating of metal features | |
| WO2001078135A2 (en) | Methods for repairing defects on a semiconductor substrate | |
| US20070020397A1 (en) | Method of fabricating printed circuit board using imprinting process | |
| JP2004134736A (ja) | プリント回路基板の製造方法及びそれによって形成された回路基板 | |
| CN103813657B (zh) | 形成有局部镀铜的柔性印刷基板的厚度最小化方法 | |
| JP7230908B2 (ja) | 銅箔用エッチング液およびそれを用いたプリント配線板の製造方法ならびに電解銅層用エッチング液およびそれを用いた銅ピラーの製造方法 | |
| JP2003080457A (ja) | 切削工具及びその製造方法 | |
| US8431029B2 (en) | Circuit board and method of manufacturing the same | |
| JP2004119770A (ja) | フィルドビアの形成方法及び多層配線基板の製造方法 | |
| KR20170067180A (ko) | 회로기판 제조방법 | |
| KR20060107061A (ko) | 인쇄 회로 기판에 있어서 비아필 도금 및 벨트 샌딩 공법을이용한 빌드업 기판 제작 방법 | |
| KR101179118B1 (ko) | 질화알루미늄-ｈ질화붕소 복합체를 기판으로 하는 열판 및 그 제조방법 | |
| JP5140009B2 (ja) | 研磨用工具およびこれを用いたプリント基板の製造方法 | |
| EP1196946A1 (en) | Fabrication process for dishing-free cu damascene structures | |
| JP2007242659A (ja) | プリント配線板及びその製造方法 | |
| KR20150041357A (ko) | 플라즈마 공정 부품용 고내산성 무전해 플레이팅 방법 | |
| US20070251832A1 (en) | Method and apparatus for electrochemical mechanical polishing of cu with higher liner velocity for better surface finish and higher removal rate during clearance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |