KR20060107061A - 인쇄 회로 기판에 있어서 비아필 도금 및 벨트 샌딩 공법을이용한 빌드업 기판 제작 방법 - Google Patents

Abstract

본 발명은 인쇄 회로 기판 제조에 관한 것으로서, 특히 빌드업 기판 제작에 있어서 비아필 도금을 적용하는 기술에 관한 것이다. 이 때, 벨트 샌딩 공정을 적용하여 비아필 도금시 발생하게 되는 딤플을 감소시킴으로써 레이저 비아홀 위의 표면 상태를 평탄하게 제조할 수 있다. 벨트 샌딩 공법을 사용하면 기존의 비아필 도금 공정에서 발생하기 쉬운 딤플을 별도의 도금, 에칭 또는 포토 공정 없이도 효과적으로 저감시킬 수 있으며, 이를 통해 스택 비아 구조의 피씨비 제조에도 유리한 환경을 제공한다. 또한, 벨트 샌딩 횟수의 조정을 통해 원하는 만큼까지 딤플의 양을 일정하게 관리할 수 있다.

인쇄 회로 기판, 딤플, 벨트 샌딩 공정.

Description

인쇄 회로 기판에 있어서 비아필 도금 및 벨트 샌딩 공법을 이용한 빌드업 기판 제작 방법{METHOD OF MANUFACTURING A BUILD-UP PCB BY VIA FILL PLATING AND BELT SANDING}

도1은 종래 기술에 따라 비아필 도금된 마이크로 비아의 단면 형상을 나타낸 도면.

도2a 및 도2b는 종래 기술에 따른 공법 적용 시에 각각 딤플의 크기에 따라 스택 비아 도금시 정상 도금된 형태와 도금 불량 발생의 형상을 특징적으로 나타낸 도면.

도3은 종래 기술에 따라 화학적 에칭 공법에 의한 기판 표면 연마 방법으로써, 딤플의 감소 효과가 없음을 나타낸 도면.

도4는 본 발명에 따른 벨트 샌딩 공법을 적용한 기판 표면 연마 방법으로서, 기판 표면만을 선택적으로 연마하여, 딤플을 감소시키는 원리를 특징적으로 나타낸 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 비아필 도금

20 : 딤플(Dimple)

30 : 정상 비아 도금 형상

40 : 딤플에 의한 도금 두께 미달

50 : 화학적 에칭에 의한 기판 표면 동 두께 연마 공법

60 : 벨트 샌더를 적용한 표면 연마 및 딤플 감소 공법

본 발명은 인쇄 회로 기판(PCB) 제조에 관한 것으로서, 특히 빌드업 기판(Build-up PCB)의 마이크로 비아에 비아 필 도금(Via Fill Plating) 공정을 적용하고, 벨트 샌딩 공법을 이용하여 비아홀 상단부의 딤플을 감소시키는 공정에 관한 것이다.

전자기기의 휴대성 향상과 기능 향상 등을 위해 다층기판의 일반적인 층간 접속 방법인 스루홀 기법이 그 한계에 다다르고 있으며, 이를 대체하기 위해 마이크로 비아를 사용한 빌드업 기술이 적용되고 있으며, 기판의 집적도를 더욱 향상시키기 위한 방법으로 스택 비아(Stack Via) 구조의 빌드업 기판 제조 공법이 등장하였다. 스택 비아 구조의 형성을 위해서는 마이크로 비아홀의 내부가 도체로 충진된 구조를 사용해야만, 스택 구조 상단부와의 오픈 불량을 방지할 수 있다. 비아홀 내부를 충진하기 위해 비아필 도금 공법을 이용하며, 비아필 도금 공정 시에 발생하는 비아홀 상단부에 딤플이 발생하게 된다.

도1은 종래 기술에 따라 비아홀 도금 충진 시에 발생하는 딤플(12)을 나타낸 도면이다. 일반적으로, 비아필 도금 후 딤플(120)이 20 ㎛ 이상일 경우에, 상단부 에 형성되는 마이크로 비아홀(40)과의 전기 접속에 문제가 발생하게 된다.

도2a 및 도2b는 종래 기술에 따라 상단부에 마이크로 비아홀을 형성하는 경우 정상적인 상태와 불량 상태를 각각 나타낸 도면이다. 딤플(20)을 20 ㎛ 이하로 관리되도록 하기 위해서는 비아필 도금라인의 약품 관리 및 제반 조건을 최적의 상태로 항시 유지해야 하나, 현재의 그 기술적 한계와 관리 측면에서의 어려움이 있다. 또한, 비아필 도금 후, 일단 딤플(20)이 20 ㎛ 이상 발생하게 되면 후공정 진행이 거의 불가능하게 된다.

한편, 마이크로 비아홀에 도금 충진 시에 발생하는 딤플을 해소하기 위하여 도3과 같이 화학적 방법으로, 식각 반응을 통하여 기판 표면의 두께를 감소시키는 방법이 도3과 같이 사용될 수 있으나, 이 경우 기판 표면 및 도금 공정에서 발생한 딤플 내부에서도 동시에 화학 반응이 일어나게 되어 표면의 구리 두께를 줄일 수는 있으나, 근본적으로 딤플의 정도를 완화하는 것은 불가능하다.

따라서, 일단 비아필 도금 공정에서 딤플이 일정량(보통 20 ㎛) 이상 발생한 경우에는, 도2b에서와 같이 해당 비아홀 상단부에 스택 형태의 비아홀을 형성하여 기판을 제작하는 것이 어렵게 된다. 딤플이 20 ㎛ 이상일 때에는 상단부 비아홀의 도금 공정 진행 시에, 비아홀의 구조상 깊이가 깊어지는 효과로 인해 종횡비(Aspect Ratio; 비아홀의 깊이를 직경으로 나눈 값)가 커지게 되어 도금 불량을 야기하게 되며, 이는 인쇄 회로 기판의 비아홀 오픈 불량의 원인이 된다.

따라서, 본 발명의 목적은 비아필 도금 공법을 이용한 빌드업 기판의 제작에 있어서, 비아필 도금 후의 딤플의 발생에 관계없이 원하는 수치 이내로 딤플량을 관리하여, 스택 비아 구조의 기판 제조에 있어서의 층간 오픈 불량을 절감하는 빌드업 기판의 제조 공법을 제공하는데 있다.

이를 위해서 본 발명에서는 비아필 도금 공정 후 벨트 샌딩 공법을 적용하여 발생한 딤플의 양을 원하는 만큼 절감하는 방법을 사용한다. 벨트 샌딩 공법을 사용할 경우, 딤플 구조의 바닥면에는 영향을 주지 않고, 벨트 샌딩 회수에 따라 기판의 표면 부분으로부터 일정한 양 만큼씩 연마를 할 수 있어, 효과적으로 딤플을 감소시킬 수 있으며, 원하는 경우, 딤플의 양을 "0 ㎛"까지 관리할 수 있게 된다.

상기 목적을 달성하기 위하여, 본 발명은 스택 비아 구조의 인쇄 회로 기판의 마이크로 비아홀 내부를 충진하는 방법으로서 비아필 도금 공법을 사용하는 경우에 있어서, 도금 공정에서 발생한 딤플의 정도에 관계없이 원하는 만큼으로 관리하기 위해, 벨트 샌딩 공법을 사용한다. 기판 표면의 동 두께를 절감하기 위한 기존의 방법으로 하프 에칭 공법이 있으나, 이 공법을 딤플량 절감을 위해 사용할 경우, 기판 표면과 딤플 바닥면에서 동시에 부식 반응이 일어나게 되어, 결과적으로 딤플 발생량 자체를 줄이는 것이 불가능하다. 따라서, 벨트 샌딩을 이용한 기계적 연마 방법으로써 기판 표면의 동 두께만을 선택적으로 연마하여 딤플의 양을 줄이는 빌드업 인쇄 회로 기판의 제조 공법을 제공한다.

이하에서는 도4를 참조하여 본 발명에 따른 딤플 감소 공법을 상세히 설명한다.

종래의 비아필 도금의 기술적 한계로 인해, 제품 생산에 있어서 딤플의 발생량을 20 ㎛ 이하로 균일하게 관리하는 것은 많은 비용과 노력이 들며, 일단 딤플이 일정량 이상 발생하게 되면 비아필 도금 재처리 방법 이외에는 처리 방법이 존재하지 않는다. 본 발명에서는 비아필 도금 공정에서 발생한 딤플을 효과적으로 원하는 수준까지 관리하기 위한 방법으로써 벨트 샌딩 공법을 이용한다.

도4와 같이, 본 발명에 따른 벨트 샌딩 공법에서는, 고속 회전하는 금속 실린더에 벨트 형태의 샌트 페이퍼가 장착되어, 수평 이동하는 기판에 수직으로 압력을 가하여 기판 표면에서만 동의 연마가 이루어지는 공정을 적용한다. 벨트 샌딩 작업에 따른 기판 표면 동 연마 양은 금속 실린더의 회전 속도, 기판의 이송 속도, 그리고 샌드 페이퍼의 메쉬(mesh)에 따라 조정 가능하며, 본 벨트 샌딩 공정을 수 회 반복함으로써 원하는 만큼까지의 표면 동 연마 및 딤플 감소 효과를 얻을 수 있게 된다.

본 발명에 따른 벨트 샌딩 공법의 양호한 실시예로서, 컨베이어 속도는 1.5 ∼ 3.5 m/분, 센더 메쉬는 #400 ∼ #800, 벨트 샌딩 속도는 200 ∼ 400 m/분으로 할 수 있다.

벨트 샌딩 공법은 기계적 연마 방법을 사용하므로, 샌딩 작업 중에 딤플 바닥면에서는 연마가 이루어지지 않아, 결과적으로 전체적인 딤플 감소 효과를 얻을 수 있다. 본 공정을 사용할 경우, 표면 동 두께에 여유가 있다면 딤플의 양을 "0 ㎛"로 작업하는 것도 가능하게 된다.

본 발명에 제시된 벨트 샌딩 공법을 적용하여 스택 비아 빌드업 인쇄 회로 기판을 제작할 경우, 스택 비아홀 구조의 상단부 비아홀 도금 시에 하부 비아홀에 잔존하는 딤플에 의한 종횡비(Aspect Ratio) 상승 효과를 최대한 억제하여 신뢰성 있는 도금 결과를 얻을 수 있게 된다.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

이상과 같이, 본 발명은 스택 비아 빌드업 구조의 인쇄 회로 기판의 제작에 벨트 샌딩 공법을 적용함으로써, 비아필 도금 공정에서 발생하는 딤플량을 감소시켜 스택 구조의 비아홀에서 발생할 수 있는 오픈 불량의 절감을 기대할 수 있게 된다. 벨트 샌딩 공법을 적용할 경우 기판의 표면 부분만을 선택적으로 연마하여 비 아필 도금시 발생한 딤플의 깊이를 효과적으로 감소시킬 수 있다.

Claims (2)

1. 비아필 도금 공법을 이용한 스택 비아 구조의 빌드업 인쇄 회로 기판의 제조에 있어서, 비아필 도금 후 벨트 샌더로 표면 위를 절삭함으로써 기판 표면 부분만을 선택적으로 연마 가공하는 것을 특징으로 하는 빌드업 인쇄 회로 기판 제조 방법.
2. 제1항에 있어서, 비아필 도금시 발생한 딤플의 양을 감소시키기 위해 벨트 샌더 시공 회수에 따른 딤플 감소량을 정해 두고, 원하는 만큼의 딤플량 관리를 위해 반복적으로 벨트 샌딩 공정을 실시하여 딤플량을 일정량으로 관리하는 스택 비아 빌드업 인쇄 회로 기판 제조 방법.

Images