JP2007304860A

JP2007304860A - Current compensation circuit

Info

Publication number: JP2007304860A
Application number: JP2006132606A
Authority: JP
Inventors: Tomoatsu Kurihara; 智敦栗原
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2006-05-11
Filing date: 2006-05-11
Publication date: 2007-11-22

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem of a conventional current compensation circuit in which a target of current compensation is limited to a current mirror circuit. <P>SOLUTION: This current compensation circuit 1 is provided with a bipolar transistor Q1 (a first bipolar transistor) having a base, to which a bias voltage is given, and a bipolar transistor Q2 (a second bipolar transistor) having a base to which the bias voltage is given via a resistance element R1. The bipolar transistors Q1 and Q2 have mutually different emitter areas. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電流補償回路に関し、特に、バイポーラトランジスタのベース電流のバラツキを補償する回路に関する。 The present invention relates to a current compensation circuit, and more particularly to a circuit that compensates for variations in base current of bipolar transistors.

近年、携帯端末の普及が進み、より長時間使用できるようにするため、携帯端末に使用されるＩＣへの低消費電力化、延いては電源電圧の低電圧化が望まれてきている。低電圧化に伴い、アナログＩＣにおいて、トランジスタの縦積み段数を減らす必要が生じ、カレントミラー回路を用いた定電流源を用いることが出来なくなってきている。そのため、電流のバラツキが増大したり、特に大振幅を扱う回路等ではバイアスのバラツキに対して余裕度が小さくなったりし、プロセス変動によるバラツキ範囲の全てにおいて特性を満足する回路設計が困難になってきている。 In recent years, the spread of portable terminals has progressed, and in order to make it possible to use the portable terminal for a longer time, it is desired to reduce the power consumption of the IC used in the portable terminal and, further, to reduce the power supply voltage. As the voltage decreases, it is necessary to reduce the number of vertically stacked transistors in an analog IC, and a constant current source using a current mirror circuit cannot be used. For this reason, the current variation increases, especially in circuits that handle large amplitudes, etc., the margin for the bias variation decreases, making it difficult to design a circuit that satisfies the characteristics in the entire variation range due to process variations. It is coming.

特にカレントミラー回路に関して、バイポーラトランジスタのβ（電流増幅率）のバラツキ補償回路としては、例えば特許文献１に記載されたものがある。 In particular, with respect to the current mirror circuit, there is, for example, one disclosed in Patent Document 1 as a variation compensation circuit for β (current amplification factor) of a bipolar transistor.

図７は、特許文献１に記載された電流補償回路を示す回路図である。同図において、カレントミラー回路１０１は、バイポーラトランジスタＱＮ１，ＱＮ２，ＱＮ３で構成されている。トランジスタＱＮ１のコレクタには、入力電流ｉ１を供給する電流源Ｉ１が接続されている。トランジスタＱＮ１のベースとトランジスタＱＮ２のベースとは互いに接続されている。トランジスタＱＮ１，ＱＮ２の共通ベースには、トランジスタＱＮ１，ＱＮ２のベース電流補償を行うトランジスタＱＮ３のエミッタが接続されている。トランジスタＱＮ１のコレクタには、トランジスタＱＮ３のベースが接続されている。トランジスタＱＮ２のコレクタがカレントミラー回路１０１の出力となっている。 FIG. 7 is a circuit diagram showing a current compensation circuit described in Patent Document 1. In FIG. In the figure, a current mirror circuit 101 is composed of bipolar transistors QN1, QN2, and QN3. A current source I1 that supplies an input current i1 is connected to the collector of the transistor QN1. The base of the transistor QN1 and the base of the transistor QN2 are connected to each other. The common base of the transistors QN1 and QN2 is connected to the emitter of a transistor QN3 that performs base current compensation of the transistors QN1 and QN2. The base of the transistor QN3 is connected to the collector of the transistor QN1. The collector of the transistor QN2 is the output of the current mirror circuit 101.

また、カレントミラー回路１０１を構成しているトランジスタＱＮ３のコレクタに、電流補償回路１０２を構成するバイポーラトランジスタＱＰ１のコレクタおよびベースが接続されている。さらに、トランジスタＱＮ３のコレクタには、電流補償回路１０２を構成するもう一方のバイポーラトランジスタＱＰ２のベースが接続されている。これらのトランジスタＱＰ１，ＱＰ２によって、カレントミラー回路１０１とは別のカレントミラー回路が構成されている。このカレントミラー回路の出力端に相当するトランジスタＱＰ２のコレクタが、トランジスタＱＮ１，ＱＮ２の共通ベースに接続されている。このカレントミラー回路においては、入力電流に相当するトランジスタＱＰ１のコレクタ電流に比例した電流が、トランジスタＱＰ２のコレクタから出力電流として出力される。ここで、入力電流と出力電流との比はｐであるとする。また、カレントミラー回路１０１のトランジスタＱＮ１，ＱＮ２の各々の飽和電流ｉｓＮ１，ｉｓＮ２の比はｒであるとする。 The collector and base of the bipolar transistor QP1 constituting the current compensation circuit 102 are connected to the collector of the transistor QN3 constituting the current mirror circuit 101. Further, the base of the other bipolar transistor QP2 constituting the current compensation circuit 102 is connected to the collector of the transistor QN3. These transistors QP 1 and QP 2 constitute a current mirror circuit different from the current mirror circuit 101. The collector of the transistor QP2 corresponding to the output terminal of the current mirror circuit is connected to the common base of the transistors QN1 and QN2. In this current mirror circuit, a current proportional to the collector current of the transistor QP1 corresponding to the input current is output as an output current from the collector of the transistor QP2. Here, it is assumed that the ratio between the input current and the output current is p. Further, it is assumed that the ratio of the saturation currents isN1 and isN2 of the transistors QN1 and QN2 of the current mirror circuit 101 is r.

トランジスタのエミッタ接地電流増幅率をβＮＰＮとし、トランジスタＱＮ３のエミッタ電流をｉｅＮ３とし、トランジスタＱＰ２のコレクタ電流をｉｃＰ２とすると、カレントミラー回路１０１の出力電流ｉ０はｉｃＰ２である。したがって、
i0=icP2=r×i1/[1+(1+r)/{(1+p)×(βNPN^２+βNPN)}]
が成り立つ。 Assuming that the grounded emitter current amplification factor of the transistor is βNPN, the emitter current of the transistor QN3 is ieN3, and the collector current of the transistor QP2 is icP2, the output current i0 of the current mirror circuit 101 is icP2. Therefore,
i0 = icP2 = r × i1 / [1+ (1 + r) / {(1 + p) × (βNPN ² + βNPN)}]
Holds.

なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２が挙げられる。同文献には、差動対を構成する２つのバイポーラトランジスタを備える温度補償回路に関する技術が開示されている。この技術は、低電圧でも正常に動作し、発振防止用キャパシタの容量を小さくでき、チップ面積およびチップコストを低減できる温度補償回路の実現を目的としている。通常、差動対を構成するバイポーラトランジスタとしては、互いに等しいエミッタ面積を有するものが用いられる。
特開平９−２３２８８０号公報特開平９−３３１２１４号公報 In addition, as a prior art document relevant to this invention, patent document 2 other than patent document 1 is mentioned. This document discloses a technique related to a temperature compensation circuit including two bipolar transistors constituting a differential pair. The purpose of this technology is to realize a temperature compensation circuit that operates normally even at a low voltage, can reduce the capacitance of the oscillation prevention capacitor, and can reduce the chip area and chip cost. Usually, bipolar transistors constituting the differential pair are those having the same emitter area.
JP-A-9-232880 JP-A-9-33214

上記式からわかるように、ｐを大きくすることで、出力電流ｉ０のβＮＰＮ依存性を小さくすることができるので、図７に示した電流補償回路によれば、βＮＰＮの製造バラツキ等による出力電流変動を抑えることが可能である。 As can be seen from the above equation, by increasing p, the βNPN dependence of the output current i0 can be reduced. Therefore, according to the current compensation circuit shown in FIG. Can be suppressed.

しかしながら、同図の回路は、カレントミラー回路に補償回路を追加した構成となっているため、当然のことながら、カレントミラー回路以外への適用は不可能である。すなわち、補償回路の接続対象、換言すれば電流補償の対象がカレントミラー回路に限定されてしまっている。 However, since the circuit shown in the figure has a configuration in which a compensation circuit is added to the current mirror circuit, it cannot be applied to other than the current mirror circuit. That is, the connection target of the compensation circuit, in other words, the current compensation target is limited to the current mirror circuit.

本発明による電流補償回路は、バイアス電圧が与えられるベースを有する第１のバイポーラトランジスタと、上記第１のバイポーラトランジスタと差動対を構成するとともに、抵抗素子を介して上記バイアス電圧が与えられるベースを有する第２のバイポーラトランジスタと、を備え、上記第１および第２のバイポーラトランジスタは、相異なるエミッタ面積を有することを特徴とする。 The current compensation circuit according to the present invention includes a first bipolar transistor having a base to which a bias voltage is applied, a differential pair with the first bipolar transistor, and a base to which the bias voltage is applied via a resistance element. And the first and second bipolar transistors have different emitter areas.

この電流補償回路においては、ベース電流が流れることで抵抗素子に電圧降下が生じ、それにより当該抵抗素子が接続された側のベース（第２のバイポーラトランジスタのベース）と接続されていない側のベース（第１のバイポーラトランジスタのベース）との間にオフセット電圧が発生する。したがって、差動対を構成するこれらの第１および第２のバイポーラトランジスタのコレクタ電流の差分を取ることで、ベース電流の大きさに応じた電流が出力される。このため、回路定数を適切に設定することで、バイポーラトランジスタのβがばらついたときのベース電流を補償できる。 In this current compensation circuit, a voltage drop occurs in the resistance element due to the flow of the base current, and thereby the base on the side not connected to the base on which the resistance element is connected (the base of the second bipolar transistor). An offset voltage is generated between (the base of the first bipolar transistor). Therefore, a current corresponding to the magnitude of the base current is output by taking the difference between the collector currents of the first and second bipolar transistors constituting the differential pair. For this reason, the base current when β of the bipolar transistor varies can be compensated by appropriately setting the circuit constant.

そのうえ、この電流補償回路は、それ自体がベース電流の検出手段である抵抗素子を持っているため、他の回路から独立した電流補償回路として扱うことができる。このため、この電流補償回路を回路上の任意の点に接続することが可能である。 In addition, since the current compensation circuit itself has a resistance element which is a base current detection means, it can be handled as a current compensation circuit independent of other circuits. For this reason, this current compensation circuit can be connected to an arbitrary point on the circuit.

本発明によれば、種々の回路に対して電流補償を行うことが可能な電流補償回路が実現される。 According to the present invention, a current compensation circuit capable of performing current compensation on various circuits is realized.

以下、図面を参照しつつ、本発明による電流補償回路の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。 Hereinafter, preferred embodiments of a current compensation circuit according to the present invention will be described in detail with reference to the drawings. In the description of the drawings, the same reference numerals are assigned to the same elements, and duplicate descriptions are omitted.

図１は、本発明による電流補償回路の一実施形態を示す回路図である。電流補償回路１は、バイアス電圧が与えられるベースを有するバイポーラトランジスタＱ１（第１のバイポーラトランジスタ）と、バイポーラトランジスタＱ１と差動対を構成するとともに、抵抗素子Ｒ１を介して上記バイアス電圧が与えられるベースを有するバイポーラトランジスタＱ２（第２のバイポーラトランジスタ）と、を備えている。ここで、バイポーラトランジスタＱ１，Ｑ２は、相異なるエミッタ面積を有している。 FIG. 1 is a circuit diagram showing an embodiment of a current compensation circuit according to the present invention. The current compensation circuit 1 forms a differential pair with a bipolar transistor Q1 (first bipolar transistor) having a base to which a bias voltage is applied and the bipolar transistor Q1, and the bias voltage is applied through a resistance element R1. And a bipolar transistor Q2 having a base (second bipolar transistor). Here, the bipolar transistors Q1 and Q2 have different emitter areas.

また、電流補償回路１は、バイポーラトランジスタＱ１のコレクタに接続された入力端と、バイポーラトランジスタＱ２のコレクタに接続された出力端とを有するカレントミラー回路１０（第１のカレントミラー回路）を備えている。このカレントミラー回路１０は、上記入力端に相当するコレクタと、当該コレクタに接続されたベースとを有するバイポーラトランジスタＱ３（第３のバイポーラトランジスタ）と、上記出力端に相当するコレクタと、バイポーラトランジスタＱ３のベースに接続されたベースとを有するバイポーラトランジスタＱ４（第４のバイポーラトランジスタ）と、を含んでいる。 The current compensation circuit 1 includes a current mirror circuit 10 (first current mirror circuit) having an input terminal connected to the collector of the bipolar transistor Q1 and an output terminal connected to the collector of the bipolar transistor Q2. Yes. The current mirror circuit 10 includes a bipolar transistor Q3 (third bipolar transistor) having a collector corresponding to the input terminal and a base connected to the collector, a collector corresponding to the output terminal, and a bipolar transistor Q3. And a bipolar transistor Q4 (fourth bipolar transistor) having a base connected to the base.

電流補償回路１の回路構成をより詳細に説明すると、任意のバイアス電源Ｖ１にバイポーラトランジスタＱ１のベースと抵抗素子Ｒ１の一端とが接続されている。抵抗素子Ｒ１のもう一端は、バイポーラトランジスタＱ２のベースに接続されている。バイポーラトランジスタＱ１，Ｑ２は、エミッタ同士が接続され、差動対を成している。バイポーラトランジスタＱ１，Ｑ２の共通エミッタは、定電流源Ｉ０に接続されている。この定電流源Ｉ０としては、カレントミラー回路による電流源、または抵抗等を用いることができる。バイポーラトランジスタＱ１，Ｑ２のエミッタ面積は、任意の基準面積を１としたとき、それぞれｍおよびｎ（ｍ≠ｎ）である。 The circuit configuration of the current compensation circuit 1 will be described in more detail. The base of the bipolar transistor Q1 and one end of the resistance element R1 are connected to an arbitrary bias power source V1. The other end of the resistance element R1 is connected to the base of the bipolar transistor Q2. Bipolar transistors Q1 and Q2 have emitters connected to each other to form a differential pair. The common emitters of the bipolar transistors Q1 and Q2 are connected to the constant current source I0. As the constant current source I0, a current source using a current mirror circuit, a resistor, or the like can be used. The emitter areas of the bipolar transistors Q1 and Q2 are m and n (m ≠ n), respectively, where an arbitrary reference area is 1.

また、バイポーラトランジスタＱ１のコレクタは、カレントミラー回路１０を構成するバイポーラトランジスタＱ３のコレクタおよびベース、ならびにバイポーラトランジスタＱ４のベースに接続されている。カレントミラー回路１０においては、バイポーラトランジスタＱ３のコレクタに入力された電流が、バイポーラトランジスタＱ４のコレクタに出力される。バイポーラトランジスタＱ３，Ｑ４のエミッタは、電源電圧を供給する電源Ｖ２に接続されている。さらに、バイポーラトランジスタＱ４のコレクタはバイポーラトランジスタＱ２のコレクタに接続されており、その接続点から、当該電流補償回路１の出力電流Ｉ１すなわち補償電流が出力される。 The collector of the bipolar transistor Q1 is connected to the collector and base of the bipolar transistor Q3 constituting the current mirror circuit 10 and the base of the bipolar transistor Q4. In current mirror circuit 10, the current input to the collector of bipolar transistor Q3 is output to the collector of bipolar transistor Q4. The emitters of the bipolar transistors Q3 and Q4 are connected to a power supply V2 that supplies a power supply voltage. Furthermore, the collector of the bipolar transistor Q4 is connected to the collector of the bipolar transistor Q2, and the output current I1 of the current compensation circuit 1, that is, the compensation current is output from the connection point.

次に、電流補償回路１の動作を説明する。バイポーラトランジスタＱ１，Ｑ２で構成された差動対において、バイポーラトランジスタＱ１のベースがバイアス電源Ｖ１に直接接続され、バイポーラトランジスタＱ２のベースは抵抗素子Ｒ１を介してバイアス電源Ｖ１に接続されている。これにより、バイポーラトランジスタＱ２のベース電流が抵抗素子Ｒ１を流れることで電圧降下が生じ、バイポーラトランジスタＱ１，Ｑ２のベース間に、バイポーラトランジスタＱ２のベース電流の大きさに応じたオフセット電圧が発生する。 Next, the operation of the current compensation circuit 1 will be described. In the differential pair composed of the bipolar transistors Q1 and Q2, the base of the bipolar transistor Q1 is directly connected to the bias power source V1, and the base of the bipolar transistor Q2 is connected to the bias power source V1 via the resistor element R1. As a result, a voltage drop occurs due to the base current of the bipolar transistor Q2 flowing through the resistance element R1, and an offset voltage corresponding to the magnitude of the base current of the bipolar transistor Q2 is generated between the bases of the bipolar transistors Q1 and Q2.

バイポーラトランジスタＱ１，Ｑ２で差動対を構成しているので、それぞれのトランジスタのコレクタ電流はそのオフセット電圧に応じてずれが生じる。したがって、コレクタ側に接続されたカレントミラー回路１０により、バイポーラトランジスタＱ１のコレクタ電流がバイポーラトランジスタＱ２のコレクタ側に出力される。よって、電流補償回路１からは、バイポーラトランジスタＱ１，Ｑ２のコレクタ電流の差分が出力される。製造バラツキ等でトランジスタのβが変動するとベース電流が変動するので、その変動分が抵抗素子Ｒ１で検出され、その結果、電流補償回路１からβの変動に応じた電流が出力される。 Since the bipolar transistors Q1 and Q2 form a differential pair, the collector current of each transistor is shifted according to the offset voltage. Therefore, the current mirror circuit 10 connected to the collector side outputs the collector current of the bipolar transistor Q1 to the collector side of the bipolar transistor Q2. Therefore, the current compensation circuit 1 outputs the difference between the collector currents of the bipolar transistors Q1 and Q2. When the β of the transistor fluctuates due to manufacturing variation or the like, the base current fluctuates. Therefore, the fluctuation is detected by the resistance element R1, and as a result, a current corresponding to the fluctuation of β is output from the current compensation circuit 1.

このとき、バイポーラトランジスタＱ１，Ｑ２のエミッタ面積比をｍ：ｎとして適切な値に設定することで、βが標準状態の値のときに電流補償回路１から出力される電流を０に調整することができる。こうすることにより、標準状態のときに、電流補償の対象となる対象回路に影響を与えることなく電流補償回路１を接続することが可能である。 At this time, by setting the emitter area ratio of the bipolar transistors Q1 and Q2 to an appropriate value as m: n, the current output from the current compensation circuit 1 is adjusted to 0 when β is a standard value. Can do. By doing so, it is possible to connect the current compensation circuit 1 without affecting the target circuit to be current compensated in the standard state.

上述のように、バイポーラトランジスタＱ１，Ｑ２のエミッタ面積比、抵抗素子Ｒ１の抵抗値、および定電流源Ｉ０の電流値を適切に設定した電流補償回路１を対象回路に接続することで、βのバラツキを抑えるように対象回路に補償電流を与えることが可能である。 As described above, by connecting the current compensation circuit 1 in which the emitter area ratio of the bipolar transistors Q1 and Q2, the resistance value of the resistance element R1, and the current value of the constant current source I0 are appropriately set to the target circuit, It is possible to give a compensation current to the target circuit so as to suppress the variation.

上述した動作について、以下に数式を用いて説明する。バイポーラトランジスタＱ１，Ｑ２のエミッタ電流をそれぞれＩｅ１，Ｉｅ２とする。また、簡略化のため、バイポーラトランジスタＱ１，Ｑ２のコレクタ電流は、それぞれのエミッタ電流に等しいとする。さらに、カレントミラー回路１０内のバイポーラトランジスタＱ３，Ｑ４のベース電流を無視すれば、バイポーラトランジスタＱ４のコレクタ電流はＩｅ１となる。したがって、出力電流Ｉ１は、
I1=Ie1-Ie2 …（１）
で与えられる。 The operation described above will be described below using mathematical expressions. The emitter currents of the bipolar transistors Q1 and Q2 are assumed to be Ie1 and Ie2, respectively. For simplification, it is assumed that the collector currents of bipolar transistors Q1 and Q2 are equal to the respective emitter currents. Further, if the base currents of the bipolar transistors Q3 and Q4 in the current mirror circuit 10 are ignored, the collector current of the bipolar transistor Q4 becomes Ie1. Therefore, the output current I1 is
I1 = Ie1-Ie2 (1)
Given in.

また、バイポーラトランジスタＱ１，Ｑ２は、エミッタ同士が接続され、その共通エミッタが定電流源Ｉ０に接続されているので、
I0=Ie1+Ie2 …（２）
が成り立つ。ここで、バイポーラトランジスタＱ１，Ｑ２のベース−エミッタ間電圧をそれぞれＶｂｅ１，Ｖｂｅ２とし、バイポーラトランジスタＱ２のベース電流をＩｂ２とする。バイアス電源Ｖ１からバイポーラトランジスタＱ１，Ｑ２の差動対のエミッタ側までの接続の関係から、各部の電圧より、以下の式が成り立つ。
Vbe1=Vbe2+R1×Ib2 …（３） Since the bipolar transistors Q1 and Q2 have emitters connected to each other and a common emitter connected to the constant current source I0.
I0 = Ie1 + Ie2 (2)
Holds. Here, the base-emitter voltages of the bipolar transistors Q1 and Q2 are Vbe1 and Vbe2, respectively, and the base current of the bipolar transistor Q2 is Ib2. From the relationship of connection from the bias power source V1 to the emitter side of the differential pair of the bipolar transistors Q1 and Q2, the following formulas are established from the voltages of the respective parts.
Vbe1 = Vbe2 + R1 × Ib2 (3)

よって、エミッタが任意の基準面積のときの飽和電流をＩｓ、ボルツマン定数をｋ、周囲温度をＴ、電子の単位電荷をｑとして、VT=kT/qとすれば、式（３）から以下のようになる。
R1×Ib2=Vbe1-Vbe2=VT×ln{Ie1/(m×Is)×n×Is/Ie2}=VT×ln{n×Ie1/(m×Ie2)}
VT×ln(n/m)+VT×ln(Ie1/Ie2)=R1×Ib2 …（４） Therefore, assuming that the saturation current when the emitter has an arbitrary reference area is Is, the Boltzmann constant is k, the ambient temperature is T, the electron unit charge is q, and VT = kT / q, It becomes like this.
R1 × Ib2 = Vbe1-Vbe2 = VT × ln {Ie1 / (m × Is) × n × Is / Ie2} = VT × ln {n × Ie1 / (m × Ie2)}
VT × ln (n / m) + VT × ln (Ie1 / Ie2) = R1 × Ib2 (4)

ここで、標準状態時に出力電流I1=0となる場合について考えると、式（１）よりIe1=Ie2となるので、式（２）より、
Ie2=I0/2 …（５）
となる。また、Ie1=Ie2なので式（４）左辺の第２項は０となり、トランジスタのβをβ0とすれば、エミッタ電流≒コレクタ電流としたので、式（４）は以下のようになる。
VT×ln(n/m)=R1×Ie2/β0=R1/β0×I0/2 …（６） Here, considering the case where the output current I1 = 0 in the standard state, since Ie1 = Ie2 from Equation (1), from Equation (2),
Ie2 = I0 / 2 (5)
It becomes. Also, since Ie1 = Ie2, the second term on the left side of Equation (4) is 0, and when β of the transistor is β0, the emitter current is nearly equal to the collector current, so Equation (4) is as follows.
VT × ln (n / m) = R1 × Ie2 / β0 = R1 / β0 × I0 / 2 (6)

トランジスタのβが標準状態のときのβ0からβ1にずれたとすると、バイポーラトランジスタＱ１，Ｑ２のエミッタ電流も変動する。変動後のエミッタ電流をそれぞれＩｅ１'，Ｉｅ２'とし、このときの出力電流をＩ１'とすると、式（４）の関係から、
VT×ln(Ie1'/Ie2')=R1×Ie2'/β1- VT×ln(n/m)
Ie1'/Ie2'=exp{R1/VT×Ie2'/β1- ln(n/m)} …（７）
が得られる。式（７）に式（６）を代入すれば、
Ie1'/Ie2'=exp[R1/VT{Ie2'/β1-I0/(2×β0)}] …（８）
となる。 If the β of the transistor is shifted from β0 in the standard state to β1, the emitter currents of the bipolar transistors Q1 and Q2 also fluctuate. Assuming that the changed emitter currents are Ie1 ′ and Ie2 ′, respectively, and the output current at this time is I1 ′, from the relationship of Equation (4),
VT × ln (Ie1 '/ Ie2') = R1 × Ie2 '/ β1- VT × ln (n / m)
Ie1 '/ Ie2' = exp {R1 / VT × Ie2 '/ β1-ln (n / m)} (7)
Is obtained. Substituting equation (6) into equation (7),
Ie1 '/ Ie2' = exp [R1 / VT {Ie2 '/ β1-I0 / (2 × β0)}] (8)
It becomes.

よって、式（１）、式（２）の関係はトランジスタのβがずれたときも成り立つので、
I1'=Ie1'-Ie2'=Ie2'[exp[(R1/VT)×{Ie2'/β1-I0/(2×β0)}]-1] …（９）
I0=Ie1'+Ie2'=Ie2'[exp[(R1/VT)×{Ie2'/β1-I0/(2×β0)}]+1] …（１０）
が得られる。さらに、式（９）/式（１０）より、
I1'=I0×[exp[(R1/VT)×{Ie2'/β1-I0/(2×β0)}]-1]/[exp[(R1/VT)×{Ie2'/β1-I0/(2×β0)}]+1]
I1'=I0×tanh[R1/(2×VT)×{Ie2'/β1-I0/(2×β0)}] …（１１）
が得られる。 Therefore, the relationship between the formulas (1) and (2) holds even when the β of the transistor shifts.
I1 ′ = Ie1′-Ie2 ′ = Ie2 ′ [exp [(R1 / VT) × {Ie2 ′ / β1-I0 / (2 × β0)}]-1] (9)
I0 = Ie1 ′ + Ie2 ′ = Ie2 ′ [exp [(R1 / VT) × {Ie2 ′ / β1-I0 / (2 × β0)}] + 1] (10)
Is obtained. Furthermore, from equation (9) / equation (10),
I1 '= I0 × [exp [(R1 / VT) × {Ie2' / β1-I0 / (2 × β0)}]-1] / [exp [(R1 / VT) × {Ie2 '/ β1-I0 / (2 × β0)}] + 1]
I1 ′ = I0 × tanh [R1 / (2 × VT) × {Ie2 ′ / β1-I0 / (2 × β0)}] (11)
Is obtained.

ここで、R1/(2×VT)×{Ie2'/β1-I0/(2×β0)}が０に充分近い場合は、tanhx≒xなので式（１１）は以下のようになる。
I1'=I0×R1/(2×VT)×{Ie2'/β1- I0/(2×β0)} …（１２）
式（１）、式（２）の関係より、
Ie2'=(I0-I1')/2 …（１３）
が成り立つ。これを式（１２）に代入してＩ１'について整理すると、次式が得られる。
I1'=I0×(1-β1/β0)/{4×VT×β1/(R1×I0)+1} …（１４）
式（１４）において分母>０であるので、β1>β0なるときI1'<0となり電流Ｉ１'が電流補償回路１に引き込まれ、β1<β0なるときI1'>0となり電流Ｉ１'が電流補償回路１から出力される。 Here, when R1 / (2 × VT) × {Ie2 ′ / β1−I0 / (2 × β0)} is sufficiently close to 0, tanhx≈x, so equation (11) is as follows.
I1 ′ = I0 × R1 / (2 × VT) × {Ie2 ′ / β1-I0 / (2 × β0)} (12)
From the relationship of Formula (1) and Formula (2),
Ie2 '= (I0-I1') / 2 (13)
Holds. Substituting this into equation (12) and rearranging I1 ′ gives the following equation.
I1 ′ = I0 × (1-β1 / β0) / {4 × VT × β1 / (R1 × I0) +1} (14)
In the equation (14), since the denominator> 0, when β1> β0, I1 ′ <0 and the current I1 ′ is drawn into the current compensation circuit 1, and when β1 <β0, I1 ′> 0 and the current I1 ′ is current compensated. Output from circuit 1.

一般に、他の要因でバイポーラトランジスタのエミッタ電流が決まっているとき、βが大きくなるとトランジスタのベース電流は小さくなり、逆にβが小さくなるとベース電流が大きくなる。式（１４）によれば、標準状態よりもβが大きくなってベース電流が小さくなったときには電流補償回路１に電流を引き込み、逆にβが小さくなりベース電流が増えたときには電流補償回路１から電流が出力されることがわかる。すなわち、βが変動したときのベース電流の変動を補償するように電流補償回路１が動作することが式（１４）により示されている。 In general, when the emitter current of the bipolar transistor is determined due to other factors, the base current of the transistor decreases as β increases, and conversely, the base current increases as β decreases. According to the equation (14), when β becomes larger than the standard state and the base current becomes smaller, current is drawn into the current compensation circuit 1, and conversely, when β becomes smaller and the base current increases, the current compensation circuit 1 It can be seen that current is output. That is, the equation (14) shows that the current compensation circuit 1 operates so as to compensate for the variation in the base current when β varies.

図２は、本発明の一実施形態に係る電流補償回路１ａをカレントミラー回路９０に接続した例を示す回路図である。電流補償の対象であるカレントミラー回路９０は、基準電流となる定電流源Ｉ２およびバイポーラトランジスタＱ５，Ｑ６で構成されている。定電流源Ｉ２は、バイポーラトランジスタＱ５のコレクタおよびベース、ならびにバイポーラトランジスタＱ６のベースに接続されている。バイポーラトランジスタＱ６のコレクタがカレントミラー回路９０の出力端となる。 FIG. 2 is a circuit diagram showing an example in which the current compensation circuit 1a according to the embodiment of the present invention is connected to the current mirror circuit 90. The current mirror circuit 90 that is the object of current compensation includes a constant current source I2 that serves as a reference current and bipolar transistors Q5 and Q6. Constant current source I2 is connected to the collector and base of bipolar transistor Q5 and the base of bipolar transistor Q6. The collector of the bipolar transistor Q6 becomes the output terminal of the current mirror circuit 90.

電流補償回路１ａの出力端は、定電流源Ｉ２、バイポーラトランジスタＱ５のコレクタおよびベース、ならびにバイポーラトランジスタＱ６のベースの共通ラインに接続されている。また、この出力端は、バイポーラトランジスタＱ１のベースと抵抗素子Ｒ１の一端とに、接続されている。つまり、図１に示した電流補償回路１においてはバイアス電圧としてバイアス電源Ｖ１から供給される電圧が用いられているのに対して、電流補償回路１ａにおいてはバイアス電圧として上記共通ラインに発生する電圧が用いられている。このため、電流補償回路１ａにおいては、バイポーラトランジスタＱ１のベースが、バイポーラトランジスタＱ２のコレクタとカレントミラー回路１０の出力端との接続部に接続されるとともに、バイポーラトランジスタＱ２のベースが、抵抗素子Ｒ１を介して上記接続部に接続されている。電流補償回路１ａのその他の構成は、電流補償回路１と同様である。 The output terminal of the current compensation circuit 1a is connected to a common line of the constant current source I2, the collector and base of the bipolar transistor Q5, and the base of the bipolar transistor Q6. The output terminal is connected to the base of the bipolar transistor Q1 and one end of the resistance element R1. That is, in the current compensation circuit 1 shown in FIG. 1, the voltage supplied from the bias power supply V1 is used as the bias voltage, whereas in the current compensation circuit 1a, the voltage generated on the common line as the bias voltage. Is used. Therefore, in the current compensation circuit 1a, the base of the bipolar transistor Q1 is connected to the connection portion between the collector of the bipolar transistor Q2 and the output terminal of the current mirror circuit 10, and the base of the bipolar transistor Q2 is connected to the resistance element R1. It is connected to the above-mentioned connection part via. The other configuration of the current compensation circuit 1a is the same as that of the current compensation circuit 1.

バイポーラトランジスタＱ５，Ｑ６のベース電流をそれぞれＩｂ５，Ｉｂ６とし、コレクタ電流をそれぞれＩｃ５，Ｉｃ６とする。また、簡略化のため、Ｉｂ１，Ｉｂ２はＩｂ５，Ｉｂ６に比べて充分に小さいとして無視すると、電流の関係から以下の式が成り立つ。
I2+I1=Ic5+Ib5+Ib6 …（１５）
標準状態でのトランジスタのβをβ0とし、バイポーラトランジスタＱ５，Ｑ６のエミッタ面積比が等しいとすると、
I2+I1=Ic6+Ic6/β0+Ic6/β0=(1+2/β0)×Ic6 …（１６）
となり、出力電流Ｉ３は、
I3=Ic6=(I2+I1)/(1+2/β0) …（１７）
となる。 Bipolar transistors Q5 and Q6 have base currents Ib5 and Ib6, respectively, and collector currents Ic5 and Ic6, respectively. For simplification, if Ib1 and Ib2 are ignored because they are sufficiently smaller than Ib5 and Ib6, the following equation is established from the relationship of current.
I2 + I1 = Ic5 + Ib5 + Ib6 (15)
If β of the transistor in the standard state is β0 and the emitter area ratio of the bipolar transistors Q5 and Q6 is equal,
I2 + I1 = Ic6 + Ic6 / β0 + Ic6 / β0 = (1 + 2 / β0) × Ic6 (16)
The output current I3 is
I3 = Ic6 = (I2 + I1) / (1 + 2 / β0) (17)
It becomes.

標準状態においてI1=0となるように電流補償回路を調整したとして、トランジスタのβがβ1に変動したときのカレントミラー出力電流をＩ３'、電流補償回路の出力電流をＩ１'とし、標準状態時の出力電流Ｉ３との差分をΔＩ３とすると、
ΔI3=I3'-I3=(I2+I1')/(1+2/β1)- I2/(1+2/β0) …（１８）
となる。ΔＩ３が０となるとき、式（１８）の左辺を０としてＩ１'について整理し、以下の式を得る。
I1'=2×I2×(1/β1-1/β0)/(1+2/β0) …（１９） Assuming that the current compensation circuit is adjusted so that I1 = 0 in the standard state, the current mirror output current when the transistor β changes to β1 is I3 ′, and the output current of the current compensation circuit is I1 ′. If the difference from the output current I3 is ΔI3,
ΔI3 = I3′−I3 = (I2 + I1 ′) / (1 + 2 / β1) − I2 / (1 + 2 / β0) (18)
It becomes. When ΔI3 becomes 0, the left side of Expression (18) is set to 0, and I1 ′ is arranged to obtain the following expression.
I1 '= 2 × I2 × (1 / β1-1 / β0) / (1 + 2 / β0) (19)

Ｉ１'は式（１４）で与えられるので、
I0×(1-β1/β0)/{4×VT×β1/(R1×I0)+1}=2×I2×(1/β1-1/β0)/(1+2/β0)
となる。これを整理して以下の式が得られる。
R1×R0=4×VT/[I0×(β0+2)/(2×I2×β0)-1/β1]
β0≫２とすれば、
R1×R0≒4×VT/[I0/(2×I2)-1/β1] …（２０）
となる。式（２０）および式（６）より、
n/m=exp[2/{β0×I0/(2×I2)-β0/β1}] …（２１）
となる。よって、式（２０）および式（２１）を満足するようにＩ０，Ｒ１，ｎ／ｍを調整すれば、カレントミラー回路９０の出力電流Ｉ３が、トランジスタのβ変動に依存しなくなる。 Since I1 ′ is given by equation (14),
I0 × (1-β1 / β0) / {4 × VT × β1 / (R1 × I0) +1} = 2 × I2 × (1 / β1-1 / β0) / (1 + 2 / β0)
It becomes. By organizing this, the following formula is obtained.
R1 × R0 = 4 × VT / [I0 × (β0 + 2) / (2 × I2 × β0) -1 / β1]
If β0 >> 2, then
R1 × R0 ≒ 4 × VT / [I0 / (2 × I2) -1 / β1] (20)
It becomes. From Equation (20) and Equation (6),
n / m = exp [2 / {β0 × I0 / (2 × I2) −β0 / β1}] (21)
It becomes. Therefore, if I0, R1, and n / m are adjusted so as to satisfy the expressions (20) and (21), the output current I3 of the current mirror circuit 90 does not depend on the β variation of the transistor.

図３は、カレントミラー回路の出力電流の、トランジスタのβ変動に対する依存性を示すグラフである。四角形の印Ｍ１、菱形の印Ｍ２、および三角形の印Ｍ３が、それぞれ、電流補償回路１ａを適用した場合、図７に示した従来技術を適用した場合、および電流補償回路が無い場合のデータを表している。 FIG. 3 is a graph showing the dependence of the output current of the current mirror circuit on the β fluctuation of the transistor. The square mark M1, the rhombus mark M2, and the triangle mark M3 represent data when the current compensation circuit 1a is applied, when the conventional technique shown in FIG. 7 is applied, and when there is no current compensation circuit, respectively. Represents.

電流補償回路の無いカレントミラー回路の出力電流の変動幅を１００％とする。従来技術の回路を適用した場合、出力電流の変動幅は７．０％であるのに対し、電流補償回路１ａを適用した場合、出力電流の変動幅は１．８％である。このように、本実施形態に係る電流補償回路によれば、対象回路の出力電流の変動幅を、従来技術よりも更に小さく抑えることができる。 The fluctuation range of the output current of the current mirror circuit without the current compensation circuit is set to 100%. When the circuit of the prior art is applied, the fluctuation range of the output current is 7.0%, whereas when the current compensation circuit 1a is applied, the fluctuation width of the output current is 1.8%. As described above, according to the current compensation circuit according to the present embodiment, the fluctuation range of the output current of the target circuit can be further reduced as compared with the related art.

また、従来技術の回路においては、図７に示したように、カレントミラー回路１０１を構成するトランジスタＱＮ１，ＱＮ２と、電流補償用のトランジスタＱＮ３と、電流補償回路１０２を構成するトランジスタＱＰ１，ＱＰ２が必要である。したがって、縦積みで最低でも３段のトランジスタが必要である。このため、ＰＮ接合の順方向電圧３段分の動作電圧を確保する必要があり、電源電圧として最低でも２．４V程度の電圧が必要である。これに対して、電流補償回路１，１ａは、差動対を構成するトランジスタＱ１，Ｑ２と、カレントミラー回路１０を構成するトランジスタＱ３，Ｑ４とからなる縦積み２段のトランジスタで構成されている。このため、例えば定電流源Ｉ０を抵抗素子等で構成すれば、電源電圧Ｖ２が１．６Ｖ程度でも動作可能である。 In the prior art circuit, as shown in FIG. 7, the transistors QN1 and QN2 constituting the current mirror circuit 101, the current compensating transistor QN3, and the transistors QP1 and QP2 constituting the current compensating circuit 102 are provided. is necessary. Therefore, at least three stages of transistors are required for vertical stacking. For this reason, it is necessary to secure an operating voltage corresponding to three stages of the forward voltage of the PN junction, and a power supply voltage of at least about 2.4 V is required. On the other hand, the current compensation circuits 1 and 1a are constituted by two vertically stacked transistors including transistors Q1 and Q2 constituting a differential pair and transistors Q3 and Q4 constituting a current mirror circuit 10. . For this reason, for example, if the constant current source I0 is constituted by a resistance element or the like, it can operate even when the power supply voltage V2 is about 1.6V.

特に電源電圧が低電圧である場合、トランジスタの縦積み段数を減らすため、図７の回路におけるトランジスタＱＮ３のようなベース補償用トランジスタを削除する場合がある。その場合、カレントミラー回路の出力電流誤差の増大につながってしまう。この点、電流補償回路１，１ａによれば、標準状態時にトランジスタＱ５，Ｑ６（図２参照）のベース電流を補償するような電流が出力されるようにＩ０、Ｒ１、ｎ／ｍを調整しておくことで、カレントミラー回路９０の出力電流の誤差を無くすことも可能である。 In particular, when the power supply voltage is low, the base compensation transistor such as the transistor QN3 in the circuit of FIG. 7 may be deleted to reduce the number of vertically stacked transistors. In this case, the output current error of the current mirror circuit is increased. In this regard, according to the current compensation circuits 1 and 1a, I0, R1, and n / m are adjusted so that a current that compensates the base current of the transistors Q5 and Q6 (see FIG. 2) is output in the standard state. Thus, it is possible to eliminate an error in the output current of the current mirror circuit 90.

また、図７の回路は、上述のとおり、カレントミラー回路以外への適用は不可能である。例えば、後述する図４に示すような、電流源に抵抗が接続されたバイアス回路にバイポーラトランジスタのベースが接続される回路では、バイポーラトランジスタのβつまりはベース電流の変動によってバイアス回路に流れる電流が変化し、バイアス電圧が変動してしまう。図７の回路では、電流源自体の電流の変動は抑えることができるものの、上記の例のようなバイアス回路に接続されたバイポーラトランジスタのベース電流の変動までは補償することができず、バイアス電圧の変動を抑えることが不可能である。 Further, as described above, the circuit of FIG. 7 cannot be applied to other than the current mirror circuit. For example, in a circuit in which the base of a bipolar transistor is connected to a bias circuit in which a resistor is connected to a current source as shown in FIG. 4 to be described later, the current flowing through the bias circuit due to β of the bipolar transistor, that is, the fluctuation of the base current is reduced. And the bias voltage fluctuates. In the circuit of FIG. 7, although the fluctuation of the current of the current source itself can be suppressed, the fluctuation of the base current of the bipolar transistor connected to the bias circuit as in the above example cannot be compensated, and the bias voltage It is impossible to suppress fluctuations.

これに対し、電流補償回路１，１ａは、それ自体がベース電流の検出手段である抵抗素子Ｒ１を持っているため、他の回路から独立した電流補償回路として扱うことができる。このため、この電流補償回路を回路上の任意の点に接続することが可能である。よって、種々の回路に対して電流補償を行うことが可能な電流補償回路１，１ａが実現されている。 On the other hand, since the current compensation circuits 1 and 1a themselves have the resistance element R1 which is a base current detecting means, they can be handled as current compensation circuits independent of other circuits. For this reason, this current compensation circuit can be connected to an arbitrary point on the circuit. Therefore, the current compensation circuits 1 and 1a capable of performing current compensation on various circuits are realized.

図４は、電流補償回路１ａを差動増幅器９４の接続されたバイアス回路９２に接続した例を示す回路図である。バイアス回路９２においては、定電流源Ｉ４が抵抗素子Ｒ２に接続されている。その接続点Ｐ１に差動増幅器９４が接続されている。差動増幅器９４は、バイポーラトランジスタＱ７，Ｑ８、抵抗素子Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７、および端子ｉｎ１，ｉｎ２によって構成されている。バイポーラトランジスタＱ７，Ｑ８は、エミッタ同士が接続されて、差動対を成している。その共通エミッタには抵抗素子Ｒ５の一端が接続され、抵抗素子Ｒ５のもう一端はＧＮＤに接続されている。 FIG. 4 is a circuit diagram showing an example in which the current compensation circuit 1a is connected to the bias circuit 92 to which the differential amplifier 94 is connected. In the bias circuit 92, the constant current source I4 is connected to the resistance element R2. A differential amplifier 94 is connected to the connection point P1. The differential amplifier 94 is composed of bipolar transistors Q7 and Q8, resistance elements R3, R4, R5, R6 and R7, and terminals in1 and in2. Bipolar transistors Q7 and Q8 have emitters connected to each other to form a differential pair. One end of the resistor element R5 is connected to the common emitter, and the other end of the resistor element R5 is connected to GND.

また、バイポーラトランジスタＱ７，Ｑ８のベースが、それぞれ抵抗素子Ｒ３，Ｒ４を介して上記接続点Ｐ１に接続されている。バイポーラトランジスタＱ７，Ｑ８のベースは、それぞれ端子ｉｎ１，ｉｎ２に接続されており、各端子にはＡＣ信号が入力される。バイポーラトランジスタＱ７，Ｑ８のコレクタには、負荷として抵抗素子Ｒ６，Ｒ７が接続されている。電流補償回路１ａの出力端は接続点Ｐ１に接続されている。また、図２と同様に、バイアス電圧として接続点Ｐ１の電圧が与えられている。 The bases of the bipolar transistors Q7 and Q8 are connected to the connection point P1 through resistance elements R3 and R4, respectively. The bases of the bipolar transistors Q7 and Q8 are connected to terminals in1 and in2, respectively, and an AC signal is input to each terminal. Resistive elements R6 and R7 are connected to the collectors of the bipolar transistors Q7 and Q8 as loads. The output terminal of the current compensation circuit 1a is connected to the connection point P1. Similarly to FIG. 2, the voltage at the connection point P1 is given as the bias voltage.

図４の接続点Ｐ１での電圧ＶＰ１は、トランジスタＱ７，Ｑ８のベース電流をそれぞれＩｂ７，Ｉｂ８として、VP1=R2(I4+I1-Ib7-Ib8)となる。また、差動増幅器９４に流れる電流は抵抗素子Ｒ５に流れる電流である。したがって、この電流をＩＲ５とすると、バイポーラトランジスタＱ７のベース−エミッタ間電圧をＶｂｅ７として、以下の式が成り立つ。
IR5=(VP1-R3×Ib7-Vbe7)/R5={ R2×(I4+I1-Ib7-Ib8) -R3×Ib7-Vbe7}/R5
したがって、トランジスタのβが大きくなってベース電流が小さくなると、接続点Ｐ１からトランジスタＱ７，Ｑ８側に引き込まれる電流が小さくなるので、抵抗素子Ｒ２を流れる電流が大きくなり、その結果、ＶＰ１が大きく、つまりは差動増幅器の電流ＩＲ５が大きくなる。逆に、βが小さくなるとベース電流が大きくなるので、ＩＲ５は小さくなる。 The voltage VP1 at the connection point P1 in FIG. 4 is VP1 = R2 (I4 + I1-Ib7-Ib8) where the base currents of the transistors Q7 and Q8 are Ib7 and Ib8, respectively. The current flowing through the differential amplifier 94 is the current flowing through the resistance element R5. Therefore, when this current is IR5, the following equation is established with the base-emitter voltage of the bipolar transistor Q7 being Vbe7.
IR5 = (VP1-R3 × Ib7-Vbe7) / R5 = {R2 × (I4 + I1-Ib7-Ib8) -R3 × Ib7-Vbe7} / R5
Therefore, when β of the transistor increases and the base current decreases, the current drawn from the connection point P1 to the transistors Q7 and Q8 decreases, so that the current flowing through the resistance element R2 increases, and as a result, VP1 increases. That is, the current IR5 of the differential amplifier is increased. Conversely, as β decreases, the base current increases, so IR5 decreases.

電流補償回路１ａを接続点Ｐ１に接続すれば、式（１４）で示したように、トランジスタのβが大きくなったとき、電流補償回路１ａ側に電流を引き込むため抵抗素子Ｒ２に流れる電流が小さくなる。それにより、差動増幅器のトランジスタＱ７，Ｑ８のベース電流が減って、抵抗素子Ｒ２に流れる電流が大きくなった分の電流を補償できる。逆に、βが小さくなったときは、電流補償回路１ａから電流が出力されるので、トランジスタＱ７，Ｑ８のベース電流が大きくなった分を補償できる。 If the current compensation circuit 1a is connected to the connection point P1, as shown in the equation (14), when β of the transistor becomes large, current is drawn to the current compensation circuit 1a side, so that the current flowing through the resistance element R2 is small. Become. As a result, the base current of the transistors Q7 and Q8 of the differential amplifier is reduced, and the current corresponding to the increase in the current flowing through the resistance element R2 can be compensated. On the contrary, when β becomes small, a current is outputted from the current compensation circuit 1a, so that it is possible to compensate for the increase in the base current of the transistors Q7 and Q8.

図５は、差動増幅器の電流および接続点Ｐ１のバイアス電圧の、トランジスタのβ変動に対する依存性を示すグラフである。四角形の印Ｍ４および三角形の印Ｍ５が、それぞれ、電流補償回路１ａを適用した場合および電流補償回路が無い場合の、差動増幅器の電流を表している。また、楕円形の印Ｍ６および円形の印Ｍ７が、それぞれ、電流補償回路１ａを適用した場合および電流補償回路が無い場合の、接続点Ｐ１のバイアス電圧を表している。 FIG. 5 is a graph showing the dependence of the current of the differential amplifier and the bias voltage at the connection point P1 on the β variation of the transistor. A square mark M4 and a triangle mark M5 represent the current of the differential amplifier when the current compensation circuit 1a is applied and when there is no current compensation circuit, respectively. In addition, the oval mark M6 and the circular mark M7 represent the bias voltage at the connection point P1 when the current compensation circuit 1a is applied and when there is no current compensation circuit, respectively.

電流補償回路の無い場合の差動増幅器の電流の変動幅を１００％とすると、電流補償回路１ａを用いることで、同変動幅が２５．１％に改善している。接続点Ｐ１のバイアス電圧も同時にプロットしているが、電流補償回路の無い場合、βが増加するにつれて、差動増幅器のトランジスタＱ７，Ｑ８のベース電流が減少するため、接続点Ｐ１のバイアス電圧は増大する。電流補償回路１ａがある場合はトランジスタＱ７，Ｑ８のベース電流の減少に応じて電流が補償されるので、接続点Ｐ１のバイアス電圧の変動が小さくなっている。なお、差動増幅器の電流のβ依存性が小さくなるように各部の値を調整している。そのため、接続点Ｐ１のバイアス電圧は、βの標準値（β／β０＝１）の近辺で、電流補償回路が無い場合に対して傾きが反転している。 If the fluctuation range of the current of the differential amplifier in the absence of the current compensation circuit is 100%, the fluctuation range is improved to 25.1% by using the current compensation circuit 1a. Although the bias voltage at the connection point P1 is also plotted at the same time, in the absence of the current compensation circuit, the base current of the transistors Q7 and Q8 of the differential amplifier decreases as β increases, so the bias voltage at the connection point P1 is Increase. In the case where there is the current compensation circuit 1a, the current is compensated according to the decrease in the base current of the transistors Q7 and Q8, so that the fluctuation of the bias voltage at the connection point P1 is small. In addition, the value of each part is adjusted so that the β dependence of the current of the differential amplifier becomes small. For this reason, the bias voltage of the connection point P1 is in the vicinity of the standard value of β (β / β0 = 1), and the slope is inverted with respect to the case where there is no current compensation circuit.

本発明による電流補償回路は、上記実施形態に限定されるものではなく、様々な変形が可能である。上述の説明では、カレントミラー回路１０を構成するバイポーラトランジスタＱ３，Ｑ４のベース電流を無視したが、実際にはこのベース電流が誤差分として生じる。本発明による電流補償回路を備えるＩＣの製造プロセスとして、バイポーラトランジスタおよびＭＯＳトランジスタの双方を製造可能なプロセスを使用できるのであれば、バイポーラトランジスタＱ３，Ｑ４の代わりにＰチャネルＭＯＳトランジスタを用いることで、ベース電流の誤差を無くすことができる。 The current compensation circuit according to the present invention is not limited to the above embodiment, and various modifications are possible. In the above description, the base currents of the bipolar transistors Q3 and Q4 constituting the current mirror circuit 10 are ignored, but in reality, this base current is generated as an error. If a process capable of manufacturing both bipolar transistors and MOS transistors can be used as a process for manufacturing an IC having a current compensation circuit according to the present invention, a P-channel MOS transistor can be used instead of the bipolar transistors Q3 and Q4. The error of the base current can be eliminated.

上記実施形態においてはカレントミラー回路１０としてトランジスタＱ３，Ｑ４の２素子で構成される単純なカレントミラー回路を例示した。しかし、無論、一般に良く知られているエミッタおよび電源電圧間に抵抗素子が設けられたカレントミラー回路や、ベース電流補償トランジスタの入ったカレントミラー回路等、各種の誤差補正手段が設けられたカレントミラー回路を用いてもよい。 In the above embodiment, a simple current mirror circuit constituted by two elements of the transistors Q3 and Q4 is illustrated as the current mirror circuit 10. However, of course, a current mirror provided with various error correction means such as a current mirror circuit provided with a resistance element between a well-known emitter and power supply voltage, or a current mirror circuit provided with a base current compensation transistor. A circuit may be used.

上記実施形態においては差動対を構成するトランジスタとしてＮＰＮ型のバイポーラトランジスタＱ１，Ｑ２を用い、カレントミラー回路１０を構成するトランジスタとしてＰＮＰ型のバイポーラトランジスタＱ３，Ｑ４を用いた例を示した。しかし、差動対をＰＮＰ型のバイポーラトランジスタで構成し、カレントミラー回路１０をＮＰＮ型のバイポーラトランジスタで構成してもよい。その場合も、上記実施形態と同様の効果が得られる。また、その場合、ＭＯＳトランジスタが使用可能であれば、カレントミラー回路をＮチャネルＭＯＳトランジスタで構成してもよい。 In the above embodiment, an example in which NPN bipolar transistors Q1 and Q2 are used as transistors constituting the differential pair and PNP bipolar transistors Q3 and Q4 are used as transistors constituting the current mirror circuit 10 has been described. However, the differential pair may be configured by a PNP type bipolar transistor, and the current mirror circuit 10 may be configured by an NPN type bipolar transistor. In that case, the same effect as the above embodiment can be obtained. In that case, if a MOS transistor can be used, the current mirror circuit may be formed of an N-channel MOS transistor.

上述の説明では、カレントミラー回路１０の入出力の電流比を１としたが、これを異なる値にしてもよい。図１の電流補償回路１において、カレントミラー回路１０がトランジスタＱ１のコレクタ電流をａ倍してトランジスタＱ２のコレクタ側に電流を出力する場合、詳細な導出過程は省略するが、以下の式が成り立つ。
VT×ln(n/m)=(R1/β0)×a×I0/(a+1)+VT×ln(a) …（２２）
I1'=[a×I0×(1-β1/β0)+2×VT×β1/R1×{a-1-(a+1)/2×ln(a)}]/{4×VT×β1/(R1×I0)+1} …（２３） In the above description, the input / output current ratio of the current mirror circuit 10 is 1. However, it may be a different value. In the current compensation circuit 1 of FIG. 1, when the current mirror circuit 10 outputs the current to the collector side of the transistor Q2 by multiplying the collector current of the transistor Q1 by a, a detailed derivation process is omitted, but the following equation holds: .
VT × ln (n / m) = (R1 / β0) × a × I0 / (a + 1) + VT × ln (a) (22)
I1 '= [a × I0 × (1-β1 / β0) + 2 × VT × β1 / R1 × {a-1- (a + 1) / 2 × ln (a)}] / {4 × VT × β1 / (R1 × I0) +1} (23)

式（２２）および式（２３）より、カレントミラー回路１０の電流比をａとすることで、補償電流の変動量は小さくなるが、抵抗Ｒ１を小さくすることができる。 From Expression (22) and Expression (23), by setting the current ratio of the current mirror circuit 10 to a, the amount of fluctuation of the compensation current is reduced, but the resistance R1 can be reduced.

上記実施形態においては、カレントミラー回路１０が、トランジスタＱ１のコレクタ電流をトランジスタＱ２のコレクタ側に出力するように構成された例を示した。しかし、逆に、トランジスタＱ２のコレクタ電流をトランジスタＱ１のコレクタ側に出力してもよい。その場合、トランジスタＱ１のコレクタとの接続点を出力端とすることで、β依存性が反転した電流補償回路も作成できる。 In the above embodiment, the example in which the current mirror circuit 10 is configured to output the collector current of the transistor Q1 to the collector side of the transistor Q2 has been described. However, conversely, the collector current of the transistor Q2 may be output to the collector side of the transistor Q1. In that case, a current compensation circuit in which the β dependence is inverted can be created by using the connection point of the transistor Q1 with the collector as the output terminal.

例えば、図６に示すように、複数の出力のあるカレントミラー回路９６において、トランジスタＱ９のコレクタに出力される電流のみ補償を行いたい場合、β依存性を反転した電流補償回路１ｂをトランジスタＱ９のコレクタに接続することで、最終的な出力電流Ｉ５のβ依存性を抑えることができる。この電流補償回路１ｂにおいてはカレントミラー回路１０ａの入出力が、上述した電流補償回路１，１ａにおけるカレントミラー回路１０に対して反転している。 For example, as shown in FIG. 6, in the current mirror circuit 96 having a plurality of outputs, when it is desired to compensate only for the current output to the collector of the transistor Q9, the current compensation circuit 1b with inverted β dependence is used as the transistor Q9. By connecting to the collector, the β dependence of the final output current I5 can be suppressed. In the current compensation circuit 1b, the input / output of the current mirror circuit 10a is inverted with respect to the current mirror circuit 10 in the current compensation circuits 1 and 1a.

カレントミラー回路９６の基準となるトランジスタＱ５のコレクタに電流補償が行われていないため、βが増加するほど、トランジスタＱ５，Ｑ６，Ｑ９，Ｑ１０等のカレントミラー回路を構成するトランジスタのベース電流が減少し、トランジスタＱ５のコレクタ電流が標準状態時から増加する。したがって、トランジスタＱ９のコレクタ電流Ｉｃ９も増加するが、出力電流Ｉ５はI5=Ic9-I1であり、電流補償回路のβ依存性は式（１４）に対して反転している。そのため、βが増加したときに電流補償回路側から電流が出力されI1>0となり、トランジスタＱ９のコレクタ電流が増加した分を補償することができ、出力電流Ｉ５のβ依存性を抑えることが可能である。 Since current compensation is not performed on the collector of the transistor Q5 serving as the reference of the current mirror circuit 96, the base current of the transistors constituting the current mirror circuit such as the transistors Q5, Q6, Q9, and Q10 decreases as β increases. Then, the collector current of the transistor Q5 increases from the standard state. Therefore, the collector current Ic9 of the transistor Q9 also increases, but the output current I5 is I5 = Ic9-I1, and the β dependency of the current compensation circuit is inverted with respect to the equation (14). Therefore, when β increases, a current is output from the current compensation circuit side, and I1> 0, so that the increase in the collector current of the transistor Q9 can be compensated, and the β dependency of the output current I5 can be suppressed. It is.

また、上記実施形態においては差動対を構成するトランジスタＱ１，Ｑ２の共通エミッタに定電流源が接続された例を示したが、この共通エミッタは接地されていてもよい。 In the above embodiment, the constant current source is connected to the common emitter of the transistors Q1 and Q2 constituting the differential pair. However, the common emitter may be grounded.

本発明による電流補償回路の一実施形態を示す回路図である。It is a circuit diagram showing one embodiment of a current compensation circuit by the present invention. 実施形態に係る電流補償回路をカレントミラー回路に接続した例を示す回路図である。It is a circuit diagram which shows the example which connected the current compensation circuit which concerns on embodiment to the current mirror circuit. カレントミラー回路の出力電流の、トランジスタのβ変動に対する依存性を示すグラフである。It is a graph which shows the dependence with respect to (beta) fluctuation | variation of the output current of a current mirror circuit. 実施形態に係る電流補償回路を差動増幅器の接続されたバイアス回路に接続した例を示す回路図である。It is a circuit diagram which shows the example which connected the current compensation circuit which concerns on embodiment to the bias circuit to which the differential amplifier was connected. 差動増幅器の電流および接続点のバイアス電圧の、トランジスタのβ変動に対する依存性を示すグラフである。It is a graph which shows the dependence with respect to (beta) fluctuation | variation of the transistor of the electric current of a differential amplifier, and the bias voltage of a connection point. 実施形態の変形例を説明するための回路図である。It is a circuit diagram for demonstrating the modification of embodiment. 従来技術に係る電流補償回路を示す回路図である。It is a circuit diagram which shows the current compensation circuit based on a prior art.

Explanation of symbols

１電流補償回路
１ａ電流補償回路
１ｂ電流補償回路
１０カレントミラー回路
１０ａカレントミラー回路
９０カレントミラー回路
９２バイアス回路
９４差動増幅器
９６カレントミラー回路
Ｐ１接続点
Ｑ１〜Ｑ１０バイポーラトランジスタ
Ｒ１〜Ｒ７抵抗素子
Ｖ１バイアス電源
Ｖ２電源 DESCRIPTION OF SYMBOLS 1 Current compensation circuit 1a Current compensation circuit 1b Current compensation circuit 10 Current mirror circuit 10a Current mirror circuit 90 Current mirror circuit 92 Bias circuit 94 Differential amplifier 96 Current mirror circuit P1 Connection points Q1-Q10 Bipolar transistors R1-R7 Resistive element V1 Bias Power supply V2 Power supply

Claims

A first bipolar transistor having a base to which a bias voltage is applied;
A second bipolar transistor that forms a differential pair with the first bipolar transistor and has a base to which the bias voltage is applied via a resistance element,
The current compensating circuit according to claim 1, wherein the first and second bipolar transistors have different emitter areas.

The current compensation circuit according to claim 1,
A current compensation circuit comprising a first current mirror circuit having an input terminal connected to one collector of the first and second bipolar transistors and an output terminal connected to the other collector.

The current compensation circuit according to claim 2,
The first current mirror circuit includes:
A third bipolar transistor having a collector corresponding to the input terminal and a base connected to the collector;
And a fourth bipolar transistor having a collector corresponding to the output terminal and a base connected to the base of the third bipolar transistor.

The current compensation circuit according to claim 2 or 3,
The base of the first bipolar transistor is connected to a connection between the other collector and the output end;
The current compensation circuit, wherein the base of the second bipolar transistor is connected to the connection portion via the resistance element.

The current compensation circuit according to any one of claims 1 to 4,
The current compensation circuit is a current compensation circuit connected to a target circuit that is a target of current compensation.

The current compensation circuit according to claim 5,
The target circuit is a current compensation circuit which is a second current mirror circuit.

The current compensation circuit according to claim 5,
The target circuit is a current compensation circuit which is a bias circuit connected to a differential amplifier.