JP4587540B2

JP4587540B2 - Constant current circuit

Info

Publication number: JP4587540B2
Application number: JP2000293261A
Authority: JP
Inventors: 和男長谷川; 大輔高井; 裕久鈴木; 正明西村
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-09-27
Filing date: 2000-09-27
Publication date: 2010-11-24
Anticipated expiration: 2020-09-27
Also published as: JP2002108464A

Description

【０００１】
【発明の属する技術分野】
本発明は負荷に定電流を流す定電流回路に係わり、特に温度変動に対しより精度の高い定電流を供給できるようにした定電流回路に関する。
【０００２】
【従来の技術】
図３は従来の定電流回路を示す構成図（従来例１）、図４は従来の他の定電流回路を示す構成図（従来例２）である。
【０００３】
図３に示す回路１は、２つの特性が揃ったバイポーラ型のトランジスタＱ１，Ｑ２を使用したカレントミラー回路である。前記トランジスタＱ１側が入力側であり、トランジスタＱ２側が出力側である。前記トランジスタＱ１，Ｑ２のベース−エミッタ間電圧をＶ_BE1＝Ｖ_BE2＝Ｖ_B、トランジスタＱ３のベース−エミッタ間電圧をＶ_BE3とすると、トランジスタＱ３のベース電圧Ｖａは、Ｖａ＝Ｖ_B＋Ｖ_BE3となるので、基準電流ＩｒはＩｒ＝（Ｖcc−Ｖａ）／Ｒ１＝（Ｖcc−（Ｖ_B＋Ｖ_BE3））／Ｒ１で決定される定電流となる。そして、負荷抵抗Ｒ_Lに流れる電流Ｉ_Lは、ミラー効果により前記基準電流Ｉｒに等しく（Ｉ_L＝Ｉｒ）、負荷抵抗Ｒ_Lに依存しない定電流となる。
【０００４】
また図４に示す回路２は、ベース−エミッタ間電圧の特性が揃ったトランジスタＱ４とＱ５と、上記図３と同様のカレントミラー回路を２段設けた構成である。
【０００５】
前記回路２では、トランジスタＱ４のベース端子に所定の電圧（図４ではＶcc／２）が与えられている。またトランジスタＱ４のエミッタ端子とトランジスタＱ５のベース端子との接続点の電圧をＶａとし、トランジスタＱ４のベース−エミッタ間電圧をＶ_BEとすると、前記電圧ＶａはＶａ＝Ｖcc／２＋Ｖ_BEである。
【０００６】
一方、抵抗Ｒ３にかかる電圧Ｖ_R3は、前記電圧ＶａからトランジスタＱ５のベース−エミッタ間電圧Ｖ_BEだけ低くなったものであるから、Ｖ_R3＝Ｖａ−Ｖ_BE＝Ｖcc／２となる。よって、抵抗Ｒ３に流れる基準電流Ｉｒは、Ｉｒ＝Ｖ_R3／Ｒ３＝Ｖcc／２・Ｒ３で決定される定電流となる。
【０００７】
この回路２では、トランジスタＱ４のＶ_BEとトランジスタＱ５のＶ_BEとが同じ特性に設定されており、例えトランジスタＱ４のＶ_BEが温度変化して前記電圧Ｖａが変化したとしても、トランジスタＱ５のＶ_BEも同じように変化するため、抵抗Ｒ３にかかる電圧Ｖ_R3は常にトランジスタＱ４のベース電圧（Ｖcc／２）に維持することができるようになっている。すなわち、トランジスタＱ４のＶ_BEの変動をトランジスタＱ５のＶ_BEの変動で相殺することにより、基準電流Ｉｒを定電流化することが可能とされている。
【０００８】
前記基準電流Ｉｒは、トランジスタＱ６，Ｑ７，Ｑ８で構成されるカレントミラー回路、さらにはトランジスタＱ９，Ｑ１０，Ｑ_Lで構成されるカレントミラー回路で受け渡され、負荷抵抗Ｒ_Lに流れる電流Ｉ_LはＩ_L≒Ｉｒとなる。すなわち、回路２では負荷抵抗Ｒ_Lに依存しない定電流源として動作可能とされている。
【０００９】
【発明が解決しようとする課題】
しかし、上記図３に示す従来の回路１では、負荷抵抗Ｒ_Lに流れる電流Ｉ_Lが、Ｉ_L＝Ｉｒ＝（Ｖcc−（Ｖ_B＋Ｖ_BE））／Ｒ１で決定され、各トランジスタのベース−エミッタ間電圧Ｖ_BEに大きく依存するものとなっている。またトランジスタのベース−エミッタ間電圧Ｖ_BEは、一般的に温度変化しやすいという特徴がある。したがって、上記回路１では、基準電流Ｉｒが温度変化により大きく変動するため、負荷抵抗Ｒ_Lに流れる電流Ｉ_Lの変動幅が大きくなるという問題がある。
【００１０】
一方、上記図４に示す回路２が定電流回路として動作するためには、トランジスタＱ４のＶ_BEとトランジスタＱ５のＶ_BEとが同じ特性に設定されていることが前提条件である。
【００１１】
しかし、一般的にＮＰＮ形のトランジスタとＰＮＰ形のトランジスタは構造が異なるため、同じチップであってもＮＰＮ形と相補的なＰＮＰ形のトランジスタを実現しにくいという事情がある。このため、ＰＮＰ形のトランジスタＱ４のＶ_BEとＮＰＮ形のトランジスタＱ５のＶ_BEの特性が一致せず、前記前提条件が満たされない場合が多い。よって、トランジスタＱ４のＶ_BEの変動をトランジスタＱ５のＶ_BEでの変動で相殺することができなくなるため、温度変化により電流Ｉ_Lが変動しやすくなり、厳密な定電流回路を構成することができないという問題がある。
【００１２】
本発明は上記従来の課題を解決するためのものであり、温度変化に対して常に安定した定電流を供給することを可能とした定電流回路を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本発明は、バッファ手段および第１のカレントミラー回路（３０）と第２のカレントミラー回路（４０）とが設けられ、
前記バッファ手段は、
一方の入力部（２３）を介して固定電圧（Ｖｓ）がベース電圧として与えられる第１の電流制御素子（Ｑ１３）および他方の入力部（２４）を介して基準電圧（Ｖｒ）がベース電圧として与えられる第２の電流制御素子（Ｑ１４）を有して、前記固定電圧（Ｖｓ）と前記基準電圧（Ｖｒ）との電位差に基づく第１の制御電流（Ｉｂ１）を出力する演算回路（２０）と、
前記基準電圧（Ｖｒ）を設定する抵抗（Ｒ１１）と、
前記第１の制御電流（Ｉｂ１）を増幅し、前記他方の入力部（２４）を介して前記第２の電流制御素子（Ｑ１４）のベースに第２の制御電流（Ｉｂ２）を与えるとともに前記抵抗（Ｒ１１）に基準電流（Ｉｒ）を与えるバッファ用の電流制御素子（Ｑ２０）とが設けられ、
前記第１のカレントミラー回路（３０）は、前記バッファ用の電流制御素子（Ｑ２０）に入力電流（Ｉ３）をコレクタ電流として与える入力側の電流制御素子（Ｑ１７）と、前記入力電流（Ｉ３）をミラー反転して出力電流（Ｉ４）を流す出力側の電流制御素子（Ｑ１８）とを有し、
前記第２のカレントミラー回路（４０）は、前記第１のカレントミラー回路（３０）から出力される前記出力電流（Ｉ４）がコレクタとして与えられる第３の電流制御素子（Ｑ２１）と、前記出力電流（Ｉ４）がベース電流として与えられる第４の電流制御素子（Ｑ２３）および、前記出力電流（Ｉ４）をミラー反転して負荷抵抗（Ｒ_L）に流す第５の電流制御素子（Ｑ２２）とを有し、
前記演算回路（２０）には、前記第１の電流制御素子（Ｑ１３）からコレクタ電流が与えられる第６の電流制御素子（Ｑ１５）と前記第２の電流制御素子（Ｑ１４）からコレクタ電流が与えられる第７の電流制御素子（Ｑ１６）が設けられ、第４の電流制御素子（Ｑ２３）から、前記第３電流制御素子（Ｑ２１）と前記第５の電流制御素子（Ｑ２２）と第６の電流制御素子（Ｑ１５）および第７の電流制御素子（Ｑ１６）のそれぞれに共通のベース電流が与えられて、第６の電流制御素子（Ｑ１５）と第７の電流制御素子（Ｑ１６）および前記第３電流制御素子（Ｑ２１）と前記第５の電流制御素子（Ｑ２２）に流れる電流が等しくなり、
前記第１の制御電流（Ｉｂ１）と前記第２の制御電流（Ｉｂ２）とが互いに相殺し合うことにより、前記基準電圧（Ｖｒ）が前記固定電圧（Ｖｓ）と等しくなるように調整されて、前記抵抗（Ｒ１１）に流れる基準電流（Ｉｒ）と負荷抵抗（Ｒ _L ）に流れる電流（Ｉ _L ）とが等しくなることを特徴とするものである。
【００１４】
本発明では、電流制御素子Ｑ２０と電流制御素子Ｑ１４の温度特性を一致又は近似させておくことにより、電流制御素子Ｑ２０のｈ_FEと電流制御素子Ｑ１４のｈ_FEとを同様の温度特性とすることができる。よって、常に前記第１の制御電流Ｉｂ１を第２の制御電流Ｉｂ２で相殺することが可能となり、基準電流Ｉｒの変動を低減できる。さらに第１の制御電流Ｉｂ１と第２の制御電流Ｉｂ２とが相殺し合うことにより、第１のカレントミラー回路の入力部に流れる電流Ｉ３を抵抗Ｒ１１に流れる基準電流Ｉｒに一致させることができる。よって、第１のカレントミラー回路および第２のカレントミラー回路を介することにより、温度変動の小さな負荷電流（定電流）とすることができる。
【００１５】
上記において、前記第３の電流制御素子（Ｑ２１）と前記第６の電流制御素子（Ｑ１５）および前記第４の電流制御素子（Ｑ２３）とで第３のカレントミラー回路が構成され、前記第３の電流制御素子（Ｑ２１）と前記第７の電流制御素子（Ｑ１６）および前記第４の電流制御素子（Ｑ２３）とで第４のカレントミラー回路が構成されているものが好ましい。
【００１６】
さらには、前記電流制御素子（Ｑ１５）に流れる電流をＩ１、前記電流制御素子（Ｑ１６）に流れる電流をＩ２、前記抵抗（Ｒ１１）に流れる基準電流をＩｒとしたときに、２・Ｉｒ＝Ｉ１＋Ｉ２の関係式が成り立つものが好ましい。
【００１７】
上記構成では、差動増幅回路（２２）の入力部と出力部に流れる電流Ｉ１，Ｉ２、基準電流Ｉｒ，第２のカレントミラー回路の入力部および出力部に流れる電流Ｉ５，Ｉ_Lがすべて等しくなる（Ｉ１＝Ｉ２＝Ｉｒ＝Ｉ５＝Ｉ_L）。よって、電流制御素子Ｑ１３のベース電流Ｉｓと第１の制御電流Ｉｂ１が等しく、かつ第２の制御電流Ｉｂ２も等しくなるように動作し、第１の制御電流Ｉｂ１と第２の制御電流Ｉｂ２との間の相殺が確実に行われ、負荷電流Ｉ_Lの安定度を高めることができる。
【００１８】
また、前記電流制御素子（Ｑ２０）と前記他方の入力部を構成する電流制御素子（Ｑ１４）とが、ともに同一構造（ＮＰＮ形又はＰＮＰ形）トランジスタで形成されているものが好ましい。
【００１９】
さらに好ましくは、前記電流制御素子（Ｑ２０）と前記電流制御素子（Ｑ１４）とが、同一のチップ上に形成されているものである。
【００２０】
本構成では、温度特性の揃ったトランジスタＱ１４とＱ２０を同一のチップ上に形成することができる。よって、各トランジスタのｈ_FEが温度変化したとしても、第１の制御電流Ｉｂ１と第２の制御電流Ｉｂ２とが確実に相殺し合うようになる。
【００２１】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
【００２２】
図１は、本発明の実施の形態を示す定電流回路の構成図である。
図１に示す回路１０は、演算回路２０、第１のカレントミラー回路３０および第２のカレントミラー回路４０とから構成されている。
【００２３】
前記演算回路２０は、トランジスタ（電流制御素子）Ｑ１１，Ｑ１２とからなり、互いのベース端子が接続され且つ前記ベース端子と入力側のトランジスタＱ１１のコレクタ端子とが接続されたカレントミラー回路２１と、トランジスタ（電流制御素子）Ｑ１３とＱ１４およびこれらのエミッタ端子にそれぞれ設けられ、互いのベース端子どうしを接続し合うトランジスタ（電流制御素子）Ｑ１５，Ｑ１６とからなる差動増幅回路２２とから構成されている。
【００２４】
前記トランジスタＱ１３およびＱ１４のベース端子の入力端子は、それぞれ入力部２３，２４とされている。そして、前記一方の入力部２３には所定の固定電圧Ｖｓが、前記他方の入力部２４には基準電圧Ｖｒがそれぞれ印加されている。なお、前記固定電圧Ｖｓは、温度変化等による電圧変動が生じにくい定電圧源が好ましい。
【００２５】
またトランジスタＱ１３およびＱ１４は、一対のＮＰＮ形のトランジスタ（電流制御素子）から構成され、そのコレクタ端子はそれぞれ出力部２５および出力部２６とされている。前記出力部２５および出力部２６は、カレントミラー回路２１の入力側トランジスタＱ１１のコレクタ端子および出力側トランジスタＱ１２のコレクタ端子に接続されている。また前記出力部２５と出力部２６との間は、位相補償用のコンデンサＣ１で接続され、トランジスタＱ１３およびＱ１４のエミッタ端子どうしも互いに接続されている。
【００２６】
図１に示すように、前記出力部２６はトランジスタ（電流制御素子）Ｑ２０のベース端子に接続されている。トランジスタＱ２０のエミッタ端子は、前記差動増幅回路２２の他方の入力部を構成するトランジスタＱ１４のベース端子に接続されている。また前記エミッタ端子には、基準電圧Ｖｒの設定用の抵抗Ｒ１１が接続されている。なお、前記抵抗Ｒ１１は固定抵抗であり、特に温度変化に伴う抵抗変動率の小さな抵抗が好ましい。
【００２７】
また前記トランジスタＱ１４とトランジスタＱ２０は、モノシリックＩＣ内の同一チップ上に共にＮＰＮ形のトランジスタで形成されている。よって、両トランジスタＱ１４，Ｑ２０の温度特性、特にｈ_FEの温度変化特性を一致または近似させることが可能である。
【００２８】
なお、前記演算回路２０に前記トランジスタＱ２０および抵抗Ｒ１１が設けられることにより、全体としてバッファ手段が構成されている。
【００２９】
前記第１のカレントミラー回路３０は、３つのＰＮＰ形のトランジスタ（電流制御素子）Ｑ１７，Ｑ１８およびＱ１９から構成されている。前記トランジスタＱ１７，Ｑ１８のエミッタ端子はともに電源電圧Ｖccに接続されている。また前記トランジスタＱ１７，Ｑ１８のベース端子と前記トランジスタＱ１９のエミッタ端子とが互いに接続されている。さらに前記トランジスタＱ１７のコレクタ端子とトランジスタＱ１９のベース端子とは、ともに前記トランジスタＱ２０のコレクタ端子に接続されている。そして、トランジスタＱ１９のコレクタ端子は接地されている。この第１のカレントミラー回路３０では、入力側に電流Ｉ３が流れると出力側に電流Ｉ４が流れ、このときミラー効果によりＩ３＝Ｉ４が成立する。
【００３０】
第２のカレントミラー回路４０は、３つのＮＰＮ形のトランジスタ（電流制御素子）Ｑ２１，Ｑ２２およびＱ２３とから構成されている。トランジスタＱ２１が入力側、トランジスタＱ２２が出力側であり、トランジスタＱ２１のコレクタ端子とトランジスタＱ２３のベース端子の接続部に前記第１のカレントミラー回路３０の出力側のトランジスタＱ１８のコレクタ端子が接続されている。そして、出力側のトランジスタＱ２２のコレクタ端子と電源電圧Ｖccとの間に負荷抵抗Ｒ_Lが接続されている。トランジスタＱ２１とＱ２２とは、互いのベース端子どうしが接続され、この接続部Ｐ１にトランジスタＱ２３のエミッタ端子が接続されている。そして、トランジスタＱ２３のコレクタ端子が電源電圧Ｖccに接続されている。
【００３１】
前記接続部Ｐ１が、上記差動増幅回路２２を構成するトランジスタＱ１５のベース端子とトランジスタＱ１６のベース端子との接続部Ｐ２に接続されている。この接続より、第３のカレントミラー回路がトランジスタＱ２１，Ｑ１５およびＱ２３によって構成され、第４のカレントミラー回路がトランジスタＱ２１，Ｑ１６およびＱ２３によって構成されている。
【００３２】
以下、上記定電流回路の動作について説明する。
前記バッファ手段は、一方の入力部２３の固定電圧Ｖｓと他方の入力部２４の基準電圧Ｖｒとが等しくなるように動作する。また演算回路２０の前記出力部２６からは、前記基準電圧Ｖｒと固定電圧Ｖｓとの間の電位差に伴う第１の制御電流（トランジスタＱ２０のベース電流）Ｉｂ１がトランジスタＱ２０のベース端子に流れ込む。これにより、トランジスタＱ２０のエミッタ端子には、前記第１の制御電流Ｉｂ１をトランジスタＱ２０のｈ_FE倍したエミッタ電流ｈ_FE・Ｉｂ１が流れる。ただし、エミッタ電流ｈ_FE・Ｉｂ１は、ｈ_FE・Ｉｂ１＝Ｉｂ１＋Ｉ３である。そして、前記エミッタ電流ｈ_FE・Ｉｂ１は、抵抗Ｒ１１に流れる基準電流Ｉｒと第２の制御電流Ｉｂ２とに分かれ、前記第２の制御電流Ｉｂ２はトランジスタＱ１４のベース端子に帰還される。すなわち、基準電流Ｉｒは、Ｉｒ＝ｈ_FE・Ｉｂ１−Ｉｂ２＝（Ｉｂ１＋Ｉ３）−Ｉｂ２＝Ｉ３+（Ｉｂ１−Ｉｂ２）で表わされる。
【００３３】
ここで、バッファ手段のトランジスタＱ２０のエミッタ電流ｈ_FE・Ｉｂ１と差動増幅回路２２のトランジスタＱ１４のエミッタ電流ｈ_FE・Ｉｂ２とは一致又は近似するように設定されている。しかも相殺し合う前記トランジスタＱ１４とトランジスタＱ２０は、同一のチップ上に同一の構造（ＮＰＮ形）で形成されているため、トランジスタＱ１４のｈ_FEとトランジスタＱ２０のｈ_FEは同じ温度特性を示し、常に両トランジスタのｈ_FEを一致又は近似させることができる。よって、温度状態にかかわらず常に第１の制御電流Ｉｂ１と第２の制御電流Ｉｂ２とはほぼ等しくなる（Ｉｂ１≒Ｉｂ２）。
【００３４】
よって、第１の制御電流Ｉｂ１と第２の制御電流Ｉｂ２どうしが相殺し合うため（Ｉｂ１−Ｉｂ２＝０）、第１のカレントミラー回路３０の入力側を流れる電流Ｉ３が基準電流Ｉｒに等しくなる（Ｉ３＝Ｉｒ）。そして、前記電流Ｉ３は、第１のカレントミラー回路３０および第２のカレントミラー回路４０でのミラー効果により、Ｉ３＝Ｉ４＝Ｉ５＝Ｉ_Lとなるため、負荷電流Ｉ_Lを基準電流Ｉｒに等しい定電流とすることができる（Ｉ_L＝Ｉｒ）。
【００３５】
なお、前記バッファ手段は、第２の入力部２４に印加される基準電圧Ｖｒが第１の入力部２３の固定電圧Ｖｓに等しくなるように調整されているため、Ｖｓ＝Ｖｒ＝Ｉｒ・Ｒ１１が成立する。よって、基準電流Ｉｒの電流値を抵抗Ｒ１１により決定することができる（Ｉｒ＝Ｖｓ／Ｒ１１）。すなわち、抵抗Ｒ１１を任意に設定することにより基準電流Ｉｒを定めることができ、さらには負荷電流Ｉ_Lの値を設定することができる。
【００３６】
またトランジスタＱ２３は、第２のカレントミラー回路のみならず第３および第４のカレントミラー回路の一部を構成している。すなわち、トランジスタＱ２３のエミッタ電流は、接続点Ｐ１ないしＰ２を介して第２ないし第４のカレントミラー回路の各トランジスタＱ２１，Ｑ２２，Ｑ１５，Ｑ１６の各ベース端子にベース電流として流れ込む。よって、第２のカレントミラー回路４０ではＩ５＝Ｉ_L、第３のカレントミラー回路ではＩ５＝Ｉ１、第４のカレントミラー回路ではＩ５＝Ｉ２となる。またＩ_L＝Ｉｒが成立しているので、Ｉｒ＝Ｉ５＝Ｉ_L＝Ｉ１＝Ｉ２となり、しかもトランジスタＱ１５，Ｑ１６を流れる電流Ｉ１，Ｉ２を加算した電流は、基準電流Ｉｒを２倍した電流と等しくなる（２・Ｉｒ＝Ｉ１＋Ｉ２）。これは前記Ｉ１，Ｉ２が、差動増幅回路２２を構成する入力用のトランジスタＱ１３，Ｑ１４のエミッタ電流にそれぞれ等しく、且つ前記各エミッタ電流は互いに等しくなるように動作することを意味する。よって、バッファ手段は、トランジスタＱ１３のベース電流ＩｓとトランジスタＱ１４の第２の制御電流（ベース電流）Ｉｂ２とが等しくなるように動作し、しかも第１の制御電流Ｉｂ１とも等しくなる（Ｉｓ＝Ｉｂ２＝Ｉｂ１）。すなわち、トランジスタＱ２３が、第２、第３および第４のカレントミラー回路の一部を構成することにより、上記一連の動作が担保されている。
【００３７】
【実施例】
上記従来の定電流回路と本発明における定電流回路の比較を行ったので、以下にその結果を示す。なお、従来例１は図３に示す定電流回路、従来例２は図４に示す定電流回路についてのものである。
【００３８】
図２は、従来例１、従来例２および本発明の各定電流回路における温度特性を示すグラフである。なお、横軸は温度変化（−５０℃〜＋１００℃）を、縦軸は負荷電流Ｉ_Lの値をそれぞれ示している。また表１は図２に示すグラフにおける−５０℃、＋２５℃および＋１００℃における実側値を示すものである。
【００３９】
【表１】

【００４０】
図２では、従来例１の定電流回路に比べ、従来例２および本発明の定電流回路は温度勾配が緩やかであり、温度が変化しても負荷電流Ｉ_Lの変動幅を小さくできることが判る。
【００４１】
また表１に示すように、−５０℃と＋１００℃の場合における負荷電流の実側値の差は、従来例１の場合が１６．０７６μＡ、従来例２の場合が３．４４４μＡ、本発明の場合が３．０２６μＡである。この結果より、最も負荷電流Ｉ_Lの変動幅を小さくすることができるのは本発明に示す定電流回路であることが判る。
【００４２】
さらに、表２はトランジスタのｈ_FEにばらつき（最小ｈ_FE＝５０、最大ｈ_FE＝２００）が生じた場合の負荷電流Ｉ_Lの値を示すものである。なお、このときの温度は常温である。
【００４３】
【表２】

【００４４】
表２に示すように、従来例１では負荷電流Ｉ_Lの変動幅が０．９４６μＡ、従来例２の変動幅は０．６６３μＡであるのに対し、本発明の変動幅は０．１７μＡである。この結果より、本発明における定電流回路では、定電流の安定度が従来例１に比べ５倍、従来例２に比べ３倍を有している。
【００４５】
【発明の効果】
以上詳述した本発明によれば、互いに相殺し合うトランジスタ（Ｑ１４とＱ２０）を同一構造で形成することが可能となるため、常に両トランジスタのｈ_FEのばらつきを最小に抑えることができる。よって、温度変化に対し安定性に優れた定電流回路を実現することができる。すなわち、精度の高い定電流回路を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す定電流回路の構成図、
【図２】従来例１、従来例２および本発明の各定電流回路における温度特性を示すグラフ、
【図３】従来の定電流回路を示す構成図（従来例１）、
【図４】従来の他の定電流回路を示す構成図（従来例２）、
【符号の説明】
１０定電流回路
２０差動増幅回路
３０第１のカレントミラー回路
４０第２のカレントミラー回路
Ｑ１１〜Ｑ２２トランジスタ（電流制御素子）
Ｒ１１抵抗
Ｖｓ固定電圧
Ｖｒ基準電圧
Ｉｂ１第１の制御電流
Ｉｂ２第２の制御電流
Ｒ_L 負荷抵抗
Ｉ_L 負荷抵抗に流れる電流[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a constant current circuit that supplies a constant current to a load, and more particularly to a constant current circuit that can supply a constant current with higher accuracy against temperature fluctuations.
[0002]
[Prior art]
FIG. 3 is a block diagram showing a conventional constant current circuit (conventional example 1), and FIG. 4 is a block diagram showing another conventional constant current circuit (conventional example 2).
[0003]
A circuit 1 shown in FIG. 3 is a current mirror circuit using bipolar transistors Q1 and Q2 having two characteristics. The transistor Q1 side is an input side, and the transistor Q2 side is an output side. When the base-emitter voltage of the transistors Q1 and Q2 is V _BE1 = V _BE2 = V _B , and the base-emitter voltage of the transistor Q3 is V _BE3 , the base voltage Va of the transistor Q3 is Va = V _B + V _BE3 since the reference current Ir is a constant current which is determined by Ir = (Vcc-Va) / R1 = (Vcc- (V B + V BE3)) / R1. The current I _L flowing through the load resistance R _L is equal to the reference current Ir (I _L = Ir) due to the Miller effect, and becomes a constant current independent of the load resistance R _L.
[0004]
The circuit 2 shown in FIG. 4 has a configuration in which transistors Q4 and Q5 having the same base-emitter voltage characteristics and two current mirror circuits similar to those in FIG. 3 are provided.
[0005]
In the circuit 2, a predetermined voltage to the base terminal of the transistor Q4 (the transistor 4 in Vcc / 2) is given. The voltage at the connection point between the base terminal of the emitter terminal of transistor Q5 of transistor Q4 and Va, the base of the transistor Q4 - to-emitter voltage and V _BE, the voltage Va is _{Va = Vcc / 2 + V BE} .
[0006]
On the other hand, since the voltage V _R3 applied to the resistor R3 is lower than the voltage Va by the base-emitter voltage V _{BE of the} transistor Q5, V _R3 = Va−V _BE = Vcc / 2. Therefore, the reference current Ir flowing through the resistor R3 is a constant current determined by Ir = V _R3 / R3 = Vcc / 2 · R3.
[0007]
In the circuit 2, even have a V _BE of V _BE of the transistor Q5 of the transistor Q4 is set to the same characteristics, the voltage Va V _BE is to temperature change even transistor Q4 varies, V of the transistor Q5 _{Since BE} changes in the same manner, the voltage V _R3 applied to the resistor R3 can always be maintained at the base voltage (Vcc / 2) of the transistor Q4. That is, it is possible to make the reference current Ir constant by canceling the V _BE variation of the transistor Q4 with the V _BE variation of the transistor Q5.
[0008]
The reference current Ir is a current mirror circuit composed of the transistors Q6, Q7, Q8, further passed by the current mirror circuit constituted by the transistors Q9, Q10, Q _L, a current flows through the load resistor R _L I _L Becomes I _L ≈Ir. In other words, the circuit 2 can operate as a constant current source that does not depend on the load resistance R _L.
[0009]
[Problems to be solved by the invention]
However, in the conventional circuit 1 shown in FIG. 3, the current I _L flowing through the load resistance R _L is determined by I _L = Ir = (Vcc− (V _B + V _BE )) / R1, and the base− This greatly depends on the emitter-to-emitter voltage V _BE . Further, the base-emitter voltage V _BE of the transistor is generally characterized in that it easily changes in temperature. Therefore, the circuit 1 has a problem that the fluctuation range of the current I _L flowing through the load resistance R _L becomes large because the reference current Ir fluctuates greatly due to a temperature change.
[0010]
On the other hand, since the circuit 2 shown in FIG. 4 operates as a constant current circuit, it is prerequisite that the V _BE of V _BE of the transistor Q5 of the transistor Q4 is set to the same characteristics.
[0011]
However, since the NPN transistor and the PNP transistor are generally different in structure, there is a situation that it is difficult to realize a PNP transistor complementary to the NPN transistor even in the same chip. For this reason, the characteristics of the V _BE of the PNP transistor Q4 and the V _BE of the NPN transistor Q5 do not match, and the precondition is often not satisfied. Therefore, the change in V _BE of the transistor Q4 cannot be canceled out by the change in V _BE of the transistor Q5. Therefore, the current I _L easily changes due to a temperature change, and a strict constant current circuit cannot be configured. There is a problem.
[0012]
The present invention has been made to solve the above-described conventional problems, and an object thereof is to provide a constant current circuit capable of supplying a constant current that is always stable against temperature changes.
[0013]
[Means for Solving the Problems]
The present invention is provided with buffer means and a first current mirror circuit (30) and a second current mirror circuit (40),
The buffer means includes
A first current control element (Q13 ) to which a fixed voltage (Vs) is applied as a base voltage via one input section (23) and a reference voltage (Vr) as a base voltage via the other input section (24) a given second current control element (Q14), said fixed voltage (Vs) and said reference voltage (Vr) based on the potential difference between the Ku first control current (Ib1) arithmetic circuit for outputting a ( and 20),
A resistor (R11) for setting the reference voltage (Vr) ;
Amplifying the first control current (Ib1), based on a second control current (Ib2) to give Rutotomoni the said other input the via (24) a second current control element (Q14) A buffer current control element (Q20) for providing a reference current (Ir) to the resistor (R11) ;
The first current mirror circuit (30) includes an input-side current control element (Q17) for supplying an input current (I3) as a collector current to the buffer current control element (Q20), and the input current (I3). And an output-side current control element (Q18) that causes the output current (I4) to flow through mirror inversion ,
The second current mirror circuit (40) includes a third current control element (Q21) to which the output current (I4) output from the first current mirror circuit (30) is applied as a collector, and the output A fourth current control element (Q23) to which a current (I4) is applied as a base current, and a fifth current control element (Q22) that causes the output current (I4) to be mirror-inverted and flow to the load resistance (R _L ). Have
The arithmetic circuit (20) is supplied with collector current from the sixth current control element (Q15) to which collector current is applied from the first current control element (Q13) and from the second current control element (Q14). A fourth current control element (Q23), the third current control element (Q21), the fifth current control element (Q22), and a sixth current control element (Q16). A common base current is applied to each of the control element (Q15) and the seventh current control element (Q16), and the sixth current control element (Q15), the seventh current control element (Q16), and the third current control element (Q16). The currents flowing in the current control element (Q21) and the fifth current control element (Q22) become equal,
By the first control current (Ib1) and said second control current (Ib2) and cancel each other out, the reference voltage (Vr) is adjusted to be equal to the fixed voltage (Vs), the one in which a resistor current flowing through the reference current flowing through the (R11) (Ir) and the load resistor (R _{_L)} (I _L) is characterized equally Do Rukoto.
[0014]
In the present invention, by previously matched or to approximate the temperature characteristics of the current control element Q20 and the current control element Q14, be the same temperature characteristics and h _FE of h _FE and the current control element Q14 of the current control element Q20 Can do. Therefore, the first control current Ib1 can always be canceled by the second control current Ib2, and the fluctuation of the reference current Ir can be reduced. Furthermore, the first control current Ib1 and the second control current Ib2 cancel each other, so that the current I3 flowing through the input portion of the first current mirror circuit can be matched with the reference current Ir flowing through the resistor R11. Therefore, a load current (constant current) with small temperature fluctuation can be obtained through the first current mirror circuit and the second current mirror circuit.
[0015]
In the above, the third current control element (Q21) and the sixth third current mirror circuit de a current control element (Q15) and said fourth current control element (Q23) of the arrangement, the third preferred current control element (Q21) and said seventh current control element (Q16) and the fourth fourth current mirror circuit de a current control element (Q23) of what is configured.
[0016]
Further, when the current flowing through the current control element (Q15) is I1, the current flowing through the current control element (Q16) is I2, and the reference current flowing through the resistor (R11) is Ir, 2 · Ir = I1 + I2 Those satisfying the following relational expression are preferable.
[0017]
In the above configuration, currents I1, I2 flowing through the output portion and the input portion of the differential amplifier circuit (22), the reference current Ir, the current I5 flowing in the inputs and outputs of the second current mirror circuit, I _L is equal to all (I1 = I2 = Ir = I5 = I _L ) Therefore, the base current Is of the current control element Q13 and the first control current Ib1 are equal, and the second control current Ib2 is also equal, and the first control current Ib1 and the second control current Ib2 are equal. cancellation between is reliably performed, it is possible to increase the stability of the load current I _L.
[0018]
Further, it is preferable that the current control element (Q20) and the current control element (Q14) constituting the other input unit are both formed of the same structure (NPN type or PNP type) transistor.
[0019]
More preferably, the current control element (Q20) and the current control element (Q14) are formed on the same chip.
[0020]
In this configuration, the transistors Q14 and Q20 having uniform temperature characteristics can be formed on the same chip. Therefore, even if h _{FE of} each transistor changes in temperature, the first control current Ib1 and the second control current Ib2 are surely offset.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to the drawings.
[0022]
FIG. 1 is a configuration diagram of a constant current circuit showing an embodiment of the present invention.
The circuit 10 shown in FIG. 1 includes an arithmetic circuit 20, a first current mirror circuit 30, and a second current mirror circuit 40.
[0023]
The arithmetic circuit 20 includes transistors (current control elements) Q11 and Q12, a current mirror circuit 21 having a base terminal connected to each other and a base terminal connected to the collector terminal of the input-side transistor Q11, Transistors (current control elements) Q13 and Q14 and a differential amplifier circuit 22 comprising transistors (current control elements) Q15 and Q16 provided at their emitter terminals and connecting the base terminals to each other. Yes.
[0024]
The input terminals of the base terminals of the transistors Q13 and Q14 are

input parts

23 and 24, respectively. A predetermined fixed voltage Vs is applied to the one input section 23, and a reference voltage Vr is applied to the other input section 24, respectively. The fixed voltage Vs is preferably a constant voltage source that is less susceptible to voltage fluctuations due to temperature changes or the like.
[0025]
The transistors Q13 and Q14 are composed of a pair of NPN transistors (current control elements), and collector terminals thereof are an output unit 25 and an output unit 26, respectively. The output unit 25 and the output unit 26 are connected to the collector terminal of the input side transistor Q11 of the current mirror circuit 21 and the collector terminal of the output side transistor Q12. The output unit 25 and the output unit 26 are connected by a phase compensation capacitor C1, and the emitter terminals of the transistors Q13 and Q14 are also connected to each other.
[0026]
As shown in FIG. 1, the output unit 26 is connected to the base terminal of a transistor (current control element) Q20. The emitter terminal of the transistor Q20 is connected to the base terminal of the transistor Q14 constituting the other input section of the differential amplifier circuit 22. Further, a resistor R11 for setting a reference voltage Vr is connected to the emitter terminal. The resistor R11 is a fixed resistor, and a resistor having a small resistance fluctuation rate accompanying a temperature change is particularly preferable.
[0027]
The transistors Q14 and Q20 are both formed of NPN transistors on the same chip in the monolithic IC. Therefore, the temperature characteristics of the transistors Q14, Q20, it is possible to especially equal or close temperature change characteristics of h _FE.
[0028]
The arithmetic circuit 20 is provided with the transistor Q20 and the resistor R11, thereby constituting a buffer means as a whole.
[0029]
The first current mirror circuit 30 includes three PNP transistors (current control elements) Q17, Q18, and Q19. The emitter terminals of the transistors Q17 and Q18 are both connected to the power supply voltage Vcc. The base terminals of the transistors Q17 and Q18 and the emitter terminal of the transistor Q19 are connected to each other. Further, the collector terminal of the transistor Q17 and the base terminal of the transistor Q19 are both connected to the collector terminal of the transistor Q20. The collector terminal of the transistor Q19 is grounded. In the first current mirror circuit 30, when the current I3 flows on the input side, the current I4 flows on the output side, and at this time, I3 = I4 is established by the mirror effect.
[0030]
The second current mirror circuit 40 includes three NPN transistors (current control elements) Q21, Q22, and Q23. The transistor Q21 is the input side, the transistor Q22 is the output side, and the collector terminal of the transistor Q18 on the output side of the first current mirror circuit 30 is connected to the connecting portion of the collector terminal of the transistor Q21 and the base terminal of the transistor Q23. Yes. A load resistor R _L is connected between the collector terminal of the output-side transistor Q22 and the power supply voltage Vcc. The base terminals of the transistors Q21 and Q22 are connected to each other, and the emitter terminal of the transistor Q23 is connected to the connection portion P1. The collector terminal of the transistor Q23 is connected to the power supply voltage Vcc.
[0031]
The connection portion P1 is connected to a connection portion P2 between the base terminal of the transistor Q15 and the base terminal of the transistor Q16 constituting the differential amplifier circuit 22. With this connection, the third current mirror circuit is constituted by transistors Q21, Q15 and Q23, and the fourth current mirror circuit is constituted by transistors Q21, Q16 and Q23.
[0032]
Hereinafter, the operation of the constant current circuit will be described.
The buffer means operates so that the fixed voltage Vs of one input unit 23 is equal to the reference voltage Vr of the other input unit 24. A first control current (base current of the transistor Q20) Ib1 associated with the potential difference between the reference voltage Vr and the fixed voltage Vs flows from the output unit 26 of the arithmetic circuit 20 into the base terminal of the transistor Q20. Thus, an emitter current h _FE · Ib1 obtained by multiplying the first control current Ib1 by h _FE of the transistor Q20 flows through the emitter terminal of the transistor Q20. However, the emitter current h _FE · Ib1 is h _FE · Ib1 = Ib1 + I3. The emitter current h _FE · Ib1 is divided into a reference current Ir flowing through the resistor R11 and a second control current Ib2, and the second control current Ib2 is fed back to the base terminal of the transistor Q14. That is, the reference current Ir is expressed as Ir = h _FE · Ib1−Ib2 = (Ib1 + I3) −Ib2 = I3 + (Ib1−Ib2).
[0033]
Here, are set as the emitter current h _FE · Ib2 of emitter current h _FE · Ib1 and transistor Q14 of the differential amplifier circuit 22 of the transistor Q20 of the buffer means to match or approximate. The transistor Q14 and the transistor Q20 to cancel Moreover, because they are formed on the same chip with the same structure (NPN type), h _FE of h _FE of the transistor Q20 of transistors Q14 have the same temperature characteristics, always The h _FE of both transistors can be matched or approximated. Therefore, the first control current Ib1 and the second control current Ib2 are always almost equal regardless of the temperature state (Ib1≈Ib2).
[0034]
Therefore, since the first control current Ib1 and the second control current Ib2 cancel each other (Ib1-Ib2 = 0), the current I3 flowing on the input side of the first current mirror circuit 30 becomes equal to the reference current Ir. (I3 = Ir). Then, the current I3 is a mirror effect in the first current mirror circuit 30 and the second current mirror circuit 40, since the I3 = I4 = I5 = I _L, equal to the reference current Ir a load current I _L It can be a constant current (I _L = Ir).
[0035]
Since the buffer means is adjusted so that the reference voltage Vr applied to the second input unit 24 is equal to the fixed voltage Vs of the first input unit 23, Vs = Vr = Ir · R11 is To establish. Therefore, the current value of the reference current Ir can be determined by the resistor R11 (Ir = Vs / R11). That is, the resistor R11 can be defined the reference current Ir by setting arbitrarily, yet can set the value of the load current I _L.
[0036]
The transistor Q23 constitutes a part of the third and fourth current mirror circuits as well as the second current mirror circuit. That is, the emitter current of the transistor Q23 flows as a base current into the base terminals of the transistors Q21, Q22, Q15, and Q16 of the second to fourth current mirror circuits via the connection points P1 and P2. Therefore, the second current mirror circuit 40 I5 = I _L, third I5 = I1 is a current mirror circuit, the fourth current mirror circuit becomes I5 = I2. Since I _L = Ir holds, Ir = I5 = I _L = I1 = I2, and the current obtained by adding the currents I1 and I2 flowing through the transistors Q15 and Q16 is a current obtained by doubling the reference current Ir. (2 · Ir = I1 + I2). This means that the I1 and I2 operate so as to be equal to the emitter currents of the input transistors Q13 and Q14 constituting the differential amplifier circuit 22, respectively, and the emitter currents are equal to each other. Therefore, the buffer means operates so that the base current Is of the transistor Q13 is equal to the second control current (base current) Ib2 of the transistor Q14, and also becomes equal to the first control current Ib1 (Is = Ib2 = Ib1). That is, the transistor Q23 forms part of the second, third, and fourth current mirror circuits, thereby ensuring the above series of operations.
[0037]
【Example】
The comparison between the conventional constant current circuit and the constant current circuit according to the present invention was made, and the results are shown below. Conventional Example 1 is for the constant current circuit shown in FIG. 3, and Conventional Example 2 is for the constant current circuit shown in FIG.
[0038]
FIG. 2 is a graph showing temperature characteristics in Conventional Example 1, Conventional Example 2, and each constant current circuit of the present invention. The horizontal axis represents temperature change (-50 ℃ ~ + 100 ℃) , the vertical axis represents the value of the load current I _L, respectively. Table 1 shows actual values at −50 ° C., + 25 ° C. and + 100 ° C. in the graph shown in FIG.
[0039]
[Table 1]

[0040]
In Figure 2, compared to the constant current circuit of the conventional example 1, a constant current circuit of the conventional example 2 and the present invention is gentle temperature gradient, it can be seen that even if the temperature changes can be reduced fluctuation range of the load current I _L .
[0041]
Further, as shown in Table 1, the difference between the actual values of the load current at −50 ° C. and + 100 ° C. is 16.076 μA in the case of the conventional example 1 and 3.444 μA in the case of the conventional example 2, The case is 3.026 μA. From this result, it can be seen that it is the constant current circuit shown in the present invention that can _minimize the fluctuation range of the load current IL.
[0042]
Furthermore, Table 2 shows the value of the load current I _L when variation (minimum h _FE = 50, maximum h _FE = 200) occurs in the h _FE of the transistor. The temperature at this time is room temperature.
[0043]
[Table 2]

[0044]
As shown in Table 2, the fluctuation range of the load current I _L is 0.946 μA in the conventional example 1 and the fluctuation range of the conventional example 2 is 0.663 μA, whereas the fluctuation range of the present invention is 0.17 μA. . As a result, in the constant current circuit according to the present invention, the stability of the constant current is 5 times that of Conventional Example 1 and 3 times that of Conventional Example 2.
[0045]
【The invention's effect】
According to the present invention described in detail above, the transistors (Q14 and Q20) that cancel each other can be formed with the same structure, so that the variation in _hFE of both transistors can always be minimized. Therefore, it is possible to realize a constant current circuit having excellent stability against temperature changes. That is, a highly accurate constant current circuit can be provided.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a constant current circuit showing an embodiment of the present invention;
FIG. 2 is a graph showing temperature characteristics in Conventional Example 1, Conventional Example 2, and each constant current circuit of the present invention;
FIG. 3 is a configuration diagram showing a conventional constant current circuit (conventional example 1);
FIG. 4 is a configuration diagram showing another conventional constant current circuit (conventional example 2);
[Explanation of symbols]
10 constant current circuit 20 differential amplifier circuit 30 first current mirror circuit 40 second current mirror circuit Q11 to Q22 transistor (current control element)
R11 resistance Vs fixed voltage Vr reference voltage Ib1 first control current Ib2 second control current R _L load resistance I _L current flowing through the load resistance

Claims

Buffer means and a first current mirror circuit (30) and a second current mirror circuit (40) are provided,
The buffer means includes
A first current control element (Q13 ) to which a fixed voltage (Vs) is applied as a base voltage via one input section (23) and a reference voltage (Vr) as a base voltage via the other input section (24) a given second current control element (Q14), said fixed voltage (Vs) and said reference voltage (Vr) based on the potential difference between the Ku first control current (Ib1) arithmetic circuit for outputting a ( and 20),
A resistor (R11) for setting the reference voltage (Vr) ;
Amplifying the first control current (Ib1), based on a second control current (Ib2) to give Rutotomoni the said other input the via (24) a second current control element (Q14) A buffer current control element (Q20) for providing a reference current (Ir) to the resistor (R11) ;
The first current mirror circuit (30) includes an input-side current control element (Q17) for supplying an input current (I3) as a collector current to the buffer current control element (Q20), and the input current (I3). And an output-side current control element (Q18) that causes the output current (I4) to flow through mirror inversion ,
The second current mirror circuit (40) includes a third current control element (Q21) to which the output current (I4) output from the first current mirror circuit (30) is applied as a collector, and the output A fourth current control element (Q23) to which a current (I4) is applied as a base current, and a fifth current control element (Q22) that causes the output current (I4) to be mirror-inverted and flow to the load resistance (R _L ). Have
The arithmetic circuit (20) is supplied with collector current from the sixth current control element (Q15) to which collector current is applied from the first current control element (Q13) and from the second current control element (Q14). A fourth current control element (Q23), the third current control element (Q21), the fifth current control element (Q22), and a sixth current control element (Q16). A common base current is applied to each of the control element (Q15) and the seventh current control element (Q16), and the sixth current control element (Q15), the seventh current control element (Q16), and the third current control element (Q16). The currents flowing in the current control element (Q21) and the fifth current control element (Q22) become equal,
By the first control current (Ib1) and said second control current (Ib2) and cancel each other out, the reference voltage (Vr) is adjusted to be equal to the fixed voltage (Vs), the resistor current flowing through the reference current flowing through the (R11) (Ir) and the load resistor (R _{_L)} (I _L) and a constant current circuit according to claim equal Do Rukoto.

Said third current control element (Q21) and the sixth third current mirror circuit de a current control element (Q15) and said fourth current control element (Q23) of the arrangement, the third current control element (Q21) and said seventh current control element (Q16) and said fourth current control element (Q23) and the de fourth constant current circuit according to claim 1, wherein the current mirror circuit is constituted of.

The reference current Ir, the current I1 flowing through the sixth current control element (Q15), and the current I2 flowing through the seventh current control element (Q16) are 2 · Ir = I1 + I2. The constant current circuit according to claim 1, wherein the relational expression is established.

4. The buffer current control element (Q20) and the second current control element (Q14) are both formed of transistors having the same structure (NPN type or PNP type). The constant current circuit described.

The constant current circuit according to claim 4, wherein the buffer current control element (Q20) and the second current control element (Q14) are formed on the same chip.