JP3114927B2 - Current supply circuit and filter circuit using the same - Google Patents
Current supply circuit and filter circuit using the sameInfo
- Publication number
- JP3114927B2 JP3114927B2 JP09219437A JP21943797A JP3114927B2 JP 3114927 B2 JP3114927 B2 JP 3114927B2 JP 09219437 A JP09219437 A JP 09219437A JP 21943797 A JP21943797 A JP 21943797A JP 3114927 B2 JP3114927 B2 JP 3114927B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- resistor
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電流供給回路に関
し、特に定電流回路に負帰還を設けて定電流の一定供給
を可能とした電流供給回路及びこれを用いたフィルター
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current supply circuit, and more particularly to a current supply circuit having a constant current circuit provided with negative feedback to enable constant supply of a constant current, and a filter circuit using the same.
【０００２】[0002]
【従来の技術】電流供給回路としては、基本的には、温
湿度等の環境に左右されず、電源電圧の変動にも一定の
電流を供給することが望まれている。特に、アナログ回
路の高集積化やデジタル回路の高密度集積回路において
も、一定の電流を供給する電流供給回路が複数個適用さ
れており、この電流供給回路の安定化が望まれている。2. Description of the Related Art It is desired that a current supply circuit basically supplies a constant current irrespective of environment such as temperature and humidity and fluctuations in power supply voltage. In particular, even in highly integrated analog circuits and high-density integrated circuits of digital circuits, a plurality of current supply circuits for supplying a constant current are applied, and stabilization of the current supply circuits is desired.
【０００３】［従来の技術１］電流供給回路の従来例を
図７のような回路を用いて説明する。図７の回路は、第
１の電流制御端子ａ及びｂがトランジスタ１，２のベー
スに接続され、かつ供給電流源５及びトランジスタ１，
２とトランジスタ１，２のエミッタに接続された抵抗
３，４とを有する差動増幅回路ｃと、トランジスタ２の
コレクタが負荷として接続され、ベースが共通に接続さ
れて該ベースと一方のコレクタとを接続されたトランジ
スタ６，７と及び一端を電源に、他方をトランジスタ
６，７のエミッタに接続された抵抗８，９とを有する第
１カレントミラー回路ｄと、前記トランジスタ７のコレ
クタが接続され、各ベースと一方のコレクタとを接続し
たトランジスタ１０，１１を有する第２カレントミラー
回路ｅと、前記トランジスタ１０のエミッタにコレクタ
とベースを直結しエミッタに他端を基準電位点に接続し
た抵抗１３を接続するトランジスタ１２と、前記トラン
ジスタ１１のエミッタに共通に接続するベースを有する
トランジスタ１５，１６及びトランジスタ１５，１６の
各エミッタに接続された抵抗１７，１８を有する定電流
源ｆ及び定電流源ｇと、前記トランジスタ１５，１６の
ベースに接続する他端を基準電位点を接続した抵抗１４
と、前記トランジスタ１５，１６のコレクタに接続する
出力端子ｌ，ｍとを備えている。[Prior Art 1] A conventional example of a current supply circuit will be described using a circuit as shown in FIG. In the circuit of FIG. 7, the first current control terminals a and b are connected to the bases of the transistors 1 and 2, and the supply current source 5 and the transistors 1 and
2 and a differential amplifier circuit c having resistors 3 and 4 connected to the emitters of the transistors 1 and 2, a collector of the transistor 2 is connected as a load, and a base is commonly connected to the base and one of the collectors. And a collector connected to the first current mirror circuit d having one end connected to a power supply and one end connected to a power supply and the other end connected to the emitters of the transistors 6 and 7 and resistors 8 and 9. A second current mirror circuit e having transistors 10 and 11 connected to each base and one collector, and a resistor 13 having a collector and base directly connected to the emitter of the transistor 10 and the other end connected to the reference potential point at the emitter. And transistors 15 and 1 having a base commonly connected to the emitter of the transistor 11. And a resistor connected each constant current source f and the constant current source g having a resistor connected 17 to the emitter, the reference potential point and the other end to be connected to the base of the transistor 15 and 16 of the transistors 15 and 16 14
And output terminals l and m connected to the collectors of the transistors 15 and 16, respectively.
【０００４】今、前記供給電流源５に流れる電流をＩｘ
とし、前記電流制御端子ａ及びｂに任意の入力が加わっ
ている時、前記トランジスタ２のコレクタにＩｏの電流
が流れたとすると、前記カレントミラー回路ｄ及びｅま
た定電流源ｆ及びｇにはＩｏの供給電流が流れる。しか
し、実際は、カレントミラー回路でベース電流による電
流誤差が生じるため、定電流源ｆ及びｇに流れる出力電
流は、供給電流よりも減少してしまう。The current flowing through the supply current source 5 is represented by Ix
When an arbitrary input is applied to the current control terminals a and b, if a current of Io flows through the collector of the transistor 2, Io is supplied to the current mirror circuits d and e and the constant current sources f and g. Supply current flows. However, in reality, a current error occurs due to the base current in the current mirror circuit, so that the output current flowing through the constant current sources f and g becomes smaller than the supply current.
【０００５】例えば、前記の状態において、カレントミ
ラー回路ｄのベース電流Ｉｂを考慮すると、トランジス
タ６のコレクタには［Ｉｏ−２Ｉｂ］の電流が流れ、カ
レントミラーｅ及び定電流源ｆ，ｇには［Ｉｏ−２Ｉ
ｂ］の電流が供給される。For example, in the above state, considering the base current Ib of the current mirror circuit d, a current of [Io-2Ib] flows through the collector of the transistor 6, and flows through the current mirror e and the constant current sources f and g. [Io-2I
b] is supplied.
【０００６】ここで、定電流源ｆ及びｇが、図８のよう
なフィルター回路の電流源として使用された場合を考え
る。図８において、この２次のローパスフィルターは、
信号源３１が非反転入力端子に、出力端子３８の出力信
号が反転入力端子に接続された相互コンダクタンスｇｍ
１のオペアンプ３２と、該オペアンプ３２の出力に他端
を基準電位点に接続されたキャパシタＣ１（３３）と、
該オペアンプ３２の出力に接続されたゲイン１のバッフ
ァ３４と、バッファ３４の出力が非反転入力端子に、出
力端子３８の出力信号が反転入力端子に接続された相互
コンダクタンスｇｍ２のオペアンプ３５と、オペアンプ
３５の出力に他端を基準電位点に接続されたキャパシタ
Ｃ１（３６）と、該オペアンプ３５の出力に接続された
ゲイン１のバッファ３７とで構成されている。この２次
ローパスフィルター回路のカットオフ周波数ｆｃは、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π となり、相互コンダクタンスｇｍ１及びｇｍ２が電流に
よって変化するため、カットオフ周波数ｆｃは可変でき
る。すなわち、上記オペアンプ３２，３５に図７の電流
供給回路を適用すれば、第１の電流制御端子ａ及びｂの
差電圧によって、フィルター回路の電流を可変し、カッ
トオフ周波数を制御することが可能である。Here, consider the case where the constant current sources f and g are used as current sources in a filter circuit as shown in FIG. In FIG. 8, this second-order low-pass filter is
A mutual conductance gm in which the signal source 31 is connected to the non-inverting input terminal and the output signal of the output terminal 38 is connected to the inverting input terminal.
1, an operational amplifier 32, a capacitor C1 (33) having the other end connected to the output of the operational amplifier 32 and a reference potential point,
A buffer 34 having a gain of 1 connected to the output of the operational amplifier 32, an operational amplifier 35 having a mutual conductance gm2 having an output of the buffer 34 connected to a non-inverting input terminal, and an output signal of an output terminal 38 connected to an inverting input terminal; It comprises a capacitor C1 (36) whose other end is connected to the output of the operational amplifier 35 at a reference potential point, and a buffer 37 of unity gain connected to the output of the operational amplifier 35. The cutoff frequency fc of this secondary low-pass filter circuit is fc = {(gm1 · gm2) / (c1 · c2)} 1/2 /
2π, and the transconductances gm1 and gm2 change with the current, so that the cutoff frequency fc can be varied. That is, if the current supply circuit of FIG. 7 is applied to the operational amplifiers 32 and 35, the cut-off frequency can be controlled by varying the current of the filter circuit by the difference voltage between the first current control terminals a and b. It is.
【０００７】しかし、上記Ｉｏの絶対値によって、カッ
トオフ周波数の制御可能範囲が決定されるため、図７の
電流供給回路では、ＰＮＰトランジスタのｈFEの値によ
ってフィルター回路に供給する電流が減少し（または、
ｈFEのバラツキにより電流値が変動し）、カットオフ周
波数の制御範囲が狭くなるという問題を有している。特
に、ＰＮＰトランジスタのｈFEは、ＮＰＮトランジスタ
のｈFEよりも低く、また、コレクタ電流を多く流すと、
更にｈFEが低くなるという問題もあり、カットオフ周波
数の制御範囲に影響を及ぼしている。However, since the controllable range of the cut-off frequency is determined by the absolute value of Io, the current supplied to the filter circuit is reduced by the value of hFE of the PNP transistor in the current supply circuit of FIG. Or
The current value fluctuates due to variations in hFE), and the control range of the cutoff frequency becomes narrow. In particular, the hFE of the PNP transistor is lower than the hFE of the NPN transistor, and when a large collector current flows,
Further, there is a problem that hFE becomes low, which affects the control range of the cutoff frequency.
【０００８】［従来の技術２］図９は、図７の電流供給
回路におけるカレントミラー回路による電流誤差を軽減
するために対処された電流供給回路である。カレントミ
ラー回路ｄをベース電流補正を施した回路（以下、ウィ
ルソンタイプと記述する）に変更しており、この部分以
外の動作は従来の技術１と同様である。ウィルソンタイ
プのカレントミラー回路は、上下縦続してカレントミラ
ー回路を接続し、上段の共通ベースに直接接続するコレ
クタを有するトランジスタとクロスしたトランジスタの
コレクタを共通接続のベースを接続したものである。従
って、一方のコレクタ電流と他方のコレクタ電流が同一
となり、同一電流を伝達できる。この電流供給回路で
は、第１の電流制御端子ａ及びｂの差電圧に対応して、
定電流源ｆ及びｇに流れる出力電流を変化させることが
できる。[Prior Art 2] FIG. 9 shows a current supply circuit adapted to reduce a current error caused by a current mirror circuit in the current supply circuit of FIG. The current mirror circuit d is changed to a circuit that has been subjected to base current correction (hereinafter, referred to as a Wilson type), and the operation other than this part is the same as that of the conventional technology 1. The current mirror circuit of the Wilson type has a current mirror circuit connected in cascade up and down, and a transistor having a collector directly connected to the upper common base and a collector of a crossed transistor connected to a common connection base. Therefore, one collector current is equal to the other collector current, and the same current can be transmitted. In this current supply circuit, corresponding to the difference voltage between the first current control terminals a and b,
The output current flowing through the constant current sources f and g can be changed.
【０００９】ここで、トランジスタ１９及び２０に流れ
るベース電流をそれぞれＩｂ１及びＩｂ２、トランジス
タ６及び７に流れるベース電流をＩｂ３とすると、前記
トランジスタ１９及び６のコレクタには、それぞれ［Ｉ
ｏ−Ｉｂ１−Ｉｂ２］及び［Ｉｏ−Ｉｂ２］の電流が流
れ、前記トランジスタ７及び２０のコレクタには、それ
ぞれ［Ｉｏ−Ｉｂ２＋２Ｉｂ３］及び［Ｉｏ−２Ｉｂ２
＋２Ｉｂ３］の電流が流れる。ここで、Ｉｂ３＝（Ｉｏ
−Ｉｂ２）／ｈFE及びＩｂ２＝（Ｉｏ−２Ｉｂ２＋２Ｉ
ｂ３）／ｈFEより、Ｉｂ３＝Ｉｂ２＝Ｉｉｎ／ｈFEとな
り（Ｉｉｎは定数）、前記トランジスタ２０のコレクタ
にはＩｏの電流が折り返され、カレントミラー回路ｅ及
び定電流源ｆ，ｇにはＩｏの電流が供給される。Here, assuming that the base currents flowing through the transistors 19 and 20 are Ib1 and Ib2, respectively, and that the base currents flowing through the transistors 6 and 7 are Ib3, the collectors of the transistors 19 and 6 have [I
o-Ib1-Ib2] and [Io-Ib2] flow, and [Io-Ib2 + 2Ib3] and [Io-2Ib2] flow through the collectors of the transistors 7 and 20, respectively.
+ 2Ib3] flows. Here, Ib3 = (Io
-Ib2) / hFE and Ib2 = (Io-2Ib2 + 2I)
b3) / hFE, Ib3 = Ib2 = Iin / hFE (Iin is a constant), the current of Io is turned back on the collector of the transistor 20, and the current of Io is supplied to the current mirror circuit e and the constant current sources f and g. Is supplied.
【００１０】従って、従来の技術１に比べて、電流のロ
ス無く出力電流を取り出すことができる。Therefore, an output current can be taken out without a loss of current as compared with the prior art 1.
【００１１】［従来の技術３］図１０は、図９の電流供
給回路に、トランジスタ２１及び２２と第２の電流制御
端子ｊ及びｋを追加した回路で、前記第１の電流制御回
路ａ及びｂによって制御された電流を、更に第２の電流
制御端子ｊ及びｋで制御し、その制御された電流を従来
の技術２と同様の動作によって出力電流として取り出す
ことができる。即ち、第１の電流制御回路ａ及びｂの差
電圧でトランジスタ２の電流を制御し、さらに、この電
流を第２の電流制御端子ｊ及びｋの差電圧で、トランジ
スタ２２のコレクタ電流を制御して、このトランジスタ
２２のコレクタ電流が出力部の定電流源ｆ及びｇに伝達
される。[Prior Art 3] FIG. 10 shows a circuit in which transistors 21 and 22 and second current control terminals j and k are added to the current supply circuit of FIG. The current controlled by b is further controlled by the second current control terminals j and k, and the controlled current can be taken out as an output current by the same operation as in the prior art 2. That is, the current of the transistor 2 is controlled by the difference voltage between the first current control circuits a and b, and the collector current of the transistor 22 is controlled by the difference voltage between the second current control terminals j and k. Thus, the collector current of the transistor 22 is transmitted to the constant current sources f and g of the output section.
【００１２】[0012]
【発明が解決しようとする課題】上述した図７におい
て、カレントミラー回路ｄを構成するＰＮＰトランジス
タのｈFEが小さい場合、ベース電流がコレクタ電流の
（１／ｈFE）倍であるため、トランジスタ７のコレクタ
を流れる電流Ｉｏ−２Ｉｂは、ベース電流Ｉｂの影響を
受けやすくなり、カレントミラー回路ｅ及び定電流源
ｆ，ｇに供給する電流に生じる誤差が大きくなり、フィ
ルター回路に電流を供給する場合は、カットオフ周波数
を減少させるという問題が生じる。In FIG. 7 described above, if the hFE of the PNP transistor constituting the current mirror circuit d is small, the base current is (1 / hFE) times the collector current. Current Io-2Ib flowing through the filter circuit becomes susceptible to the base current Ib, an error occurring in the current supplied to the current mirror circuit e and the constant current sources f and g increases, and when the current is supplied to the filter circuit, The problem of reducing the cutoff frequency arises.
【００１３】例えば、図７の電流供給回路において、Ｐ
ＮＰトランジスタのｈFEを１０とし、ＰＮＰトランジス
タのベース電流をＩｂとすると、Ｉｂ≒Ｉｏ／ｈFEより
Ｉｂ＝Ｉｏ／１０となり、上述したコレクタ電流Ｉｏ−
２Ｉｂは、Ｉｏ−２Ｉｂ＝Ｉｏ−２Ｉｏ／１０＝４Ｉｏ
／５で表され、このｈFEの影響によりコレクタ電流が入
力された電流より２０％減少してしまう。このコレクタ
電流が図８に示すフィルター回路に供給されると、上述
したｇｍ１及びｇｍ２がコレクタ電流に比例するため、
それぞれ２０％減少し、前記カットオフ周波数ｆｃは、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π より例えば、図７の電流供給回路において、ＰＮＰトラ
ンジスタのｈFEを１０とし、ＰＮＰトランジスタのベー
ス電流をＩｂとすると、Ｉｂ＝Ｉｏ／ｈFEよりＩｂ＝Ｉ
ｏ／１０となり、上述したコレクタ電流Ｉｏ−２Ｉｂ
は、Ｉｏ−２Ｉｂ＝Ｉｏ−２Ｉｏ／１０＝４Ｉｏ／５で
表され、このｈFEの影響によりコレクタ電流が入力され
た電流より２０％減少してしまう。このコレクタ電流
が、図８に示すフィルター回路に供給されると、上述し
たｇｍ１及びｇｍ２が前記コレクタ電流に比例するた
め、それぞれ２０％減少し、前記カットオフ周波数ｆｃ
は、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π より２０％減少し、カットオフ周波数の範囲が狭くな
る。For example, in the current supply circuit of FIG.
If hFE of the NP transistor is 10 and base current of the PNP transistor is Ib, Ib = Io / 10 from Ib ≒ Io / hFE, and the collector current Io−
2Ib is Io-2Ib = Io-2Io / 10 = 4Io
The collector current is reduced by 20% from the input current due to the effect of hFE. When this collector current is supplied to the filter circuit shown in FIG. 8, gm1 and gm2 described above are proportional to the collector current.
The cutoff frequency fc is reduced by 20%, and fc = {(gm1 · gm2) / (c1 · c2)} 1/2 /
For example, if hFE of the PNP transistor is 10 and the base current of the PNP transistor is Ib in the current supply circuit of FIG. 7, for example, Ib = Io / hFE and Ib = I
o / 10, and the above-described collector current Io-2Ib
Is expressed by Io-2Ib = Io-2Io / 10 = 4Io / 5, and the collector current is reduced by 20% from the input current due to the influence of hFE. When this collector current is supplied to the filter circuit shown in FIG. 8, since the above-mentioned gm1 and gm2 are proportional to the collector current, they are respectively reduced by 20%, and the cutoff frequency fc is reduced.
Fc = {(gm1 · gm2) / (c1 · c2)} 1/2 /
20% less than 2π, and the range of the cutoff frequency becomes narrower.
【００１４】上記の現象は、図９及び図１０の回路にお
いては、カレントミラー回路ｄのベース電流による電流
誤差が補正されるため軽減される。しかし、当回路はト
ランジスタの積み重ね数が多くなるため、低電源で使用
すると、トランジスタのコレクタ−エミッタ間の電圧が
小さくなり、飽和領域で動作させる可能性があるため、
低電源回路では使用できない。特に図１０においては積
み重ね数が多くなるため、より条件が厳しくなる。The above phenomenon is reduced in the circuits of FIGS. 9 and 10 because the current error due to the base current of the current mirror circuit d is corrected. However, since this circuit has a large number of stacked transistors, when used with a low power supply, the voltage between the collector and the emitter of the transistor becomes small, and it may be operated in a saturation region.
Cannot be used in low power circuits. In particular, in FIG. 10, the number of stacks increases, and the conditions become more severe.
【００１５】例えば、図１０の回路において、ベース−
エミッタ間の電圧を全て０．８ｖ、前記抵抗８及び９に
よる電圧降下を０．３ｖ、コレクタ−エミッタ間電圧を
０．３ｖ以上必要と仮定し、前記供給電流源を構成する
トランジスタが飽和しない最低電位を考慮して、前記第
１の電流制御端子ａ及びｂのバイアスを２ｖとすると、
トランジスタ２１及び２２のエミッタ電位は最低でも
１．５ｖは必要となる。ここで第２の電流制御端子ｊ及
びｋのバイアスを２．７ｖとすると、トランジスタ２１
及び２２のエミッタ電位は１．９ｖとなり、トランジス
タ２２のコレクタ電位は２．２ｖ以上が要求される。こ
の状態において電源電圧が５ｖの時、前記トランジスタ
２１及び２２のコレクタ電位は５−０．３−０．８−
０．８＝３．１ｖとなり、トランジスタ２２のコレクタ
−エミッタ間電圧は０．９ｖでトランジスタは飽和する
ことなく動作するが、電流電圧が４．３ｖになると、前
記コレクタ−エミッタ間電圧が０．２ｖとなり、温度や
素子のバラツキ等を考慮すると、トランジスタが飽和す
る場合があり、回路が正常に動作しなくなる可能性があ
る。従って、カレントミラー回路をウィルソンタイプに
すると、上記のような電圧が４．３ｖ程度の低電源では
使用できなくなる回路が発生するという問題点が生じ
る。For example, in the circuit of FIG.
Assuming that the voltage between the emitters is all 0.8 V, the voltage drop by the resistors 8 and 9 is 0.3 V, and the voltage between the collector and the emitter is 0.3 V or more, the minimum voltage at which the transistor constituting the supply current source is not saturated is required. Considering the potential, if the bias of the first current control terminals a and b is 2v,
The emitter potential of the transistors 21 and 22 must be at least 1.5 V. Here, assuming that the bias of the second current control terminals j and k is 2.7 V, the transistor 21
And 22 have an emitter potential of 1.9 V, and the collector potential of the transistor 22 is required to be 2.2 V or more. In this state, when the power supply voltage is 5 V, the collector potentials of the transistors 21 and 22 become 5-0.3-0.8-
0.8 = 3.1 V, the collector-emitter voltage of the transistor 22 is 0.9 V, and the transistor operates without being saturated. However, when the current voltage becomes 4.3 V, the collector-emitter voltage becomes 0.3 V. When the temperature and the variation of elements are considered, the transistor may be saturated, and the circuit may not operate normally. Therefore, when the current mirror circuit is of a Wilson type, there is a problem that a circuit which cannot be used with a low power supply having a voltage of about 4.3 V as described above occurs.
【００１６】また、図７及び図９の回路にＰＮＰトラン
ジスタで構成されるカレントミラー回路を使用する場
合、ＰＮＰトランジスタが素子の構造上、単一素子では
流せる電流が制限されるため、フィルター回路に大電流
供給の必要性がある場合、ＰＮＰトランジスタのエミッ
タ面積を大きくしたり、単一素子を並列に接続する必要
があり、いずれも素子数の増加につながり経済的に不利
である。When a current mirror circuit composed of a PNP transistor is used in the circuits shown in FIGS. 7 and 9, the current that can be passed by a single element is limited due to the structure of the PNP transistor. When there is a need to supply a large current, it is necessary to increase the emitter area of the PNP transistor or connect a single element in parallel, which increases the number of elements and is economically disadvantageous.
【００１７】本発明は、上述の低電源の電流供給回路で
あっても、大電流の定電流を供給できることを目的とす
る。An object of the present invention is to supply a large constant current even with the above-described low power supply current supply circuit.
【００１８】[0018]
【課題を解決するための手段】本発明は、上記目的を解
決するもので、第１の電流制御端子ａ及びｂに接続され
た差動回路と、該差動回路と電源間に接続した第１の抵
抗の出力電圧をベースとし、第３のｎｐｎトランジスタ
のコレクタをエミッタに接続した第１のｎｐｎ型トラン
ジスタと、該第１のｎｐｎ型トランジスタの前記エミッ
タに接続したゲイン１のバッファと、該バッファの出力
を第２の抵抗を介して反転端子に、前記電源と基準電位
点間に直列に前記第２の抵抗と同抵抗値の２個の第３の
抵抗の接続点を非反転端子に接続して出力と前記反転端
子間に前記第２の抵抗と同抵抗値の第４の抵抗とを具備
する演算増幅回路と、該演算増幅回路の出力をベースと
するエミッタに前記第１の抵抗と同抵抗値の第５の抵抗
を具備する第２のｎｐｎトランジスタと、前記演算増幅
回路の出力をベースとするエミッタに前記第１の抵抗と
同抵抗値の第６の抵抗を具備する前記第３のｎｐｎトラ
ンジスタとを備えた電流供給回路であって、前記第２の
ｎｐｎトランジスタのコレクタに負荷を備えたことを特
徴とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned object, and has a differential circuit connected to first current control terminals a and b, and a differential circuit connected between the differential circuit and a power supply. the output voltage of the first resistor to the base, gain 1 connected to the collector of the third npn transistor and a first npn type transistor connected to the emitter, the emitter <br/> data of the first npn-type transistor and buffers, to the inverting terminal via a second resistor output of the buffer, two third resistor connection point of said second resistor and the resistance value in series between the power supply and the reference potential point the unconnected to the inverting terminal to the output and the second resistor between the inverting terminal and the operational amplifier circuit comprising a fourth resistor having the same resistance value, the emitter based on the output of the operational amplifier circuit the comprises a fifth resistor of the first resistor and the resistance value And npn transistors of said operational amplifier
A current supply circuit comprising: an emitter whose base is an output of a circuit ; and a third npn transistor having a sixth resistor having the same resistance as the first resistor, wherein the third npn transistor has the same resistance value. The collector is provided with a load.
【００１９】また、本発明は、第１及び第２のトランジ
スタのそれぞれのベースを入力とし、前記第１のトラン
ジスタのコレクタを電源に接続し、前記第２のトランジ
スタのコレクタが第１の負荷抵抗を介して前記電源に接
続し、前記第１及び前記第２のトランジスタのエミッタ
が直接または各々抵抗を介して、第１の電流源に共通接
続した第１の差動回路と、前記第２のトランジスタのコ
レクタにベースを接続し、コレクタを直接または第１の
抵抗を介して前記電源に接続した第３のトランジスタ及
び、前記第３のトランジスタのエミッタにコレクタを接
続し、エミッタを前記第１の負荷抵抗と同抵抗値である
第２の抵抗を介してグランドに接続した第４のトランジ
スタによって構成し、前記第３のトランジスタのエミッ
タを出力とした第１のエミッタホロワ回路と、前記エミ
ッタホロワ回路の出力を入力とする第１のバッファ回路
と、前記第１のバッファ回路の出力が第３抵抗を介して
反転入力端子に接続する第１の演算増幅回路と、前記第
１の演算増幅回路出力をベースに接続し、各々のエミッ
タが前記第１の負荷抵抗と同値である抵抗を介してグラ
ンドに接続する１つまたは複数個のトランジスタとを備
え、前記第１の演算増幅回路の反転入力端子は、前記第
３の抵抗と同抵抗値の第４の抵抗により前記第１の演算
増幅回路の出力から帰還し、前記第１の演算増幅回路の
非反転入力端子は電源電圧と前記グランド間の中点電位
でバイアスし、前記第１の演算増幅回路の出力は前記第
１のエミッタホロワ回路の定電流源を構成する第４のト
ランジスタのベースに接続し、前記第１の差動増幅回路
を構成する前記第１、前記第２のトランジスタのそれぞ
れのベースを電流制御端子とし、前記第１の演算増幅回
路の出力にベースを接続する前記１つまたは複数個のト
ランジスタのコレクタを出力端子としたことを特徴とす
る。Further, according to the present invention, the base of each of the first and second transistors is used as an input, and the first transistor is connected to the first transistor.
A collector connected to register to the power supply, the collector of the second transistor via a first load resistor connected to the power supply, the emitter of said first and said second transistor is directly or via a respective resistor a first differential circuit are commonly connected to a first current source, said second base connected to the collector of the transistor, a third connected to the power supply directly or via a first resistor collector A transistor and a fourth transistor having a collector connected to the emitter of the third transistor, and an emitter connected to ground via a second resistor having the same resistance value as the first load resistor, A first emitter follower circuit having an output of an emitter of a third transistor as an output, a first buffer circuit having an input of an output of the emitter follower circuit as an input, and A first operational amplifier circuit whose output is connected to an inverting input terminal via a third resistor; an output of the first operational amplifier circuit which is connected to a base; each emitter is connected to the first load resistor; One or more transistors connected to ground via a resistor having the same value, and an inverting input terminal of the first operational amplifier circuit is connected to a fourth resistor having the same resistance value as the third resistor. The output of the first operational amplifier circuit is fed back, the non-inverting input terminal of the first operational amplifier circuit is biased at a midpoint potential between the power supply voltage and the ground , and the output of the first operational amplifier circuit is the first connected to the base of the fourth transistor constituting the constant current source of the emitter follower circuit, the first constituting the first differential amplifier circuit, each of the base current control of the second transistor Terminal and front Characterized in that the collector output terminal of said one or plurality of transistors for connecting the base to the output of the first operational amplifier circuit.
【００２０】さらに、本発明は、上記の電流供給回路を
用い、非反転回路に信号源を接続し、反転端子に出力端
子を接続した電流供給回路を用いた第１の電流供給回路
と、一方をグランドの基準電位点に接続し、他方を前記
第１の電流供給回路の出力に接続した第１の容量と、前
記第１の電流供給回路の出力を入力とするゲイン１の第
１のバッファと、非反転端子に前記第１のバッファの出
力を接続し、反転端子に前記出力端子を接続した請求項
１乃至６に記載の電流供給回路を用いた第２の電流供給
回路と、一方を前記グランドの基準電位点に接続し、他
方を前記第２の電流供給回路の出力に接続した第２の容
量と、前記第２の電流供給回路の出力を入力とし、出力
を前記出力端子に接続したゲイン１の第２のバッファ
と、を含むことを特徴とする。Further, according to the present invention , a signal source is connected to a non-inverting circuit using the above-described current supply circuit, and an output terminal is connected to an inverting terminal.
CURRENT SUPPLY CIRCUIT USING CURRENT SUPPLY CIRCUIT CONNECTED
And one is connected to the ground reference potential point, and the other is
A first capacitor connected to the output of the first current supply circuit;
The output of the first current supply circuit has a gain of 1 as an input.
1 buffer and the output of the first buffer to the non-inverting terminal.
And an output terminal connected to an inversion terminal.
Second current supply using the current supply circuit according to any one of 1 to 6.
Circuit and one to the ground reference potential point, the other
Is connected to the output of the second current supply circuit.
And the output of the second current supply circuit as input, and the output
Is connected to the output terminal.
And characterized in that:
【００２１】[0021]
［第１の実施形態］図１は、本発明の第１の実施形態を
示す回路図である。図１において、図７及び図９と同一
の回路素子については同一の符号を付し、重複する説明
を省略する。差動回路ｃを構成する供給電流源５とトラ
ンジスタ１，２の内、トランジスタ２のコレクタは、抵
抗６とトランジスタ７のベースに接続され、前記トラン
ジスタ７は、トランジスタ９と抵抗１０が構成する定電
流源ｈを有するエミッタホロワ回路を形成している。ト
ランジスタ７のエミッタは、バッファ１１にも接続さ
れ、その出力は抵抗１２を介して演算増幅回路１５の反
転入力端子に接続される。演算増幅回路１５は帰還抵抗
１６を有し、非反転入力端子は電源Ｖｃｃと基準電位間
を抵抗１３及び１４で分割され、電源電圧の中点電位に
なるように接続されている。演算増幅回路１５の出力端
子は、フィルター回路の定電流源ｆ，ｇを構成するトラ
ンジスタ１７，１８及び、定電流源ｈを構成するトラン
ジスタ９のベースにそれぞれ接続され、トランジスタ１
７，１８のコレクタは出力端子ｌ，ｍに接続される。[First Embodiment] FIG. 1 is a circuit diagram showing a first embodiment of the present invention. In FIG. 1, the same circuit elements as those in FIGS. 7 and 9 are denoted by the same reference numerals, and redundant description will be omitted. Among the supply current source 5 and the transistors 1 and 2 that constitute the differential circuit c, the collector of the transistor 2 is connected to the resistor 6 and the base of the transistor 7, and the transistor 7 is formed by the transistor 9 and the resistor 10. An emitter follower circuit having a current source h is formed. The emitter of the transistor 7 is also connected to the buffer 11, and its output is connected to the inverting input terminal of the operational amplifier 15 via the resistor 12. The operational amplifier circuit 15 has a feedback resistor 16, and the non-inverting input terminal is divided between the power supply Vcc and the reference potential by the resistors 13 and 14, and is connected to be at the midpoint potential of the power supply voltage. The output terminal of the operational amplifier circuit 15 is connected to the bases of the transistors 17 and 18 constituting the constant current sources f and g of the filter circuit and the base of the transistor 9 constituting the constant current source h, respectively.
Collectors 7 and 18 are connected to output terminals l and m.
【００２２】ここで、抵抗６，１０，１９，２０は同値
Ｒ２とし、前記抵抗１２，１３，１４，１６は同値Ｒ１
とする。また、前記トランジスタ７，９，１７，１８は
同種、同サイズエミッタとし、図上ｎｐｎトランジスタ
としている。また、それぞれのベース−エミッタ間電圧
をＶＢＥ１，ＶＢＥ２，ＶＢＥ３，ＶＢＥ４と表し、同
条件で常に等しいとする。Here, the resistors 6, 10, 19, and 20 have the same value R2, and the resistors 12, 13, 14, and 16 have the same value R1.
And The transistors 7, 9, 17, 18 are of the same type and the same size, and are npn transistors in the figure. The respective base-emitter voltages are represented as VBE1, VBE2, VBE3, and VBE4, and are assumed to be always equal under the same conditions.
【００２３】今、供給電流源５に流れる電流をＩｘと
し、第１の電流制御端子ａ及びｂに任意の入力が加わっ
ているとし、抵抗６にはＩｏの電流が流れたとすると、
電圧降下Ｒ２・Ｉｏが生じる。従って、電源電圧をＶｃ
ｃとすると、前記トランジスタ７のベース電位Ｖｍは、 Ｖｍ＝Ｖｃｃ−Ｒ２・Ｉｏ ・・・ となる。前記バッファ１１の出力電圧Ｖ２は、 Ｖ２＝Ｖｍ−ＶＢＥ１ ・・・ と表され、前記より、 Ｖ２＝Ｖｃｃ−Ｒ２・Ｉｏ−ＶＢＥ１ ・・・ となる。今、Ｖｃｃ＝Ｖ１とし、演算増幅回路１５の出
力端子電圧をＶｏとすると、 Ｖｏ＝（Ｖ１−Ｖ２）Ｒ１／Ｒ１ ・・・ という式が得られ、前記式より、 Ｖｏ＝Ｖ１−Ｖｃｃ＋Ｒ２・Ｉｏ＋ＶＢＥ１ となり、これにＶ１＝Ｖｃｃという条件を当てはめれ
ば、 Ｖｏ＝Ｒ２・Ｉｏ＋ＶＢＥ１ ・・・ という式が得られる。この時、定電流源ｆ，ｇ，ｈを構
成する抵抗の値がすべて等しいため、ＶＢＥ１＝ＶＢＥ
２＝ＶＢＥ３＝ＶＢＥ４という条件が成立し、定電流源
ｆ，ｇ，ｈには、それぞれＩｏの電流が流れる。Now, suppose that a current flowing through the supply current source 5 is Ix, an arbitrary input is applied to the first current control terminals a and b, and a current Io flows through the resistor 6.
A voltage drop R2 · Io occurs. Therefore, when the power supply voltage is Vc
Assuming that c, the base potential Vm of the transistor 7 is as follows: Vm = Vcc−R2 · Io. The output voltage V2 of the buffer 11 is expressed as V2 = Vm−VBE1..., And from the above, V2 = Vcc−R2 · Io−VBE1. Now, assuming that Vcc = V1 and Vo is the output terminal voltage of the operational amplifier circuit 15, the following expression is obtained: Vo = (V1-V2) R1 / R1... From the above expression, Vo = V1-Vcc + R2 · Io + VBE1 If the condition of V1 = Vcc is applied to this, the following expression is obtained: Vo = R2 · Io + VBE1. At this time, since the resistance values of the constant current sources f, g, and h are all equal, VBE1 = VBE
The condition 2 = VBE3 = VBE4 is satisfied, and a current of Io flows through the constant current sources f, g, and h, respectively.
【００２４】従って、第１の電流制御端子ａ及びｂによ
って制御された電流をロス無くフィルター回路に供給で
きる。よって、第１の電流制御端子ａ及びｂによって、
差動回路ｃの出力電流Ｉｏは出力電流端子ｌ，ｍに同一
の電流を供給することができ、図８に示したローパスフ
ィルター回路において、各演算増幅器３２，３５に定電
流源として作用し、電源電圧に影響されず、低電源であ
っても、ローパスフィルター回路のカットオフ周波数の
変動のない正確な特性が得られる。Therefore, the current controlled by the first current control terminals a and b can be supplied to the filter circuit without loss. Therefore, by the first current control terminals a and b,
The output current Io of the differential circuit c can supply the same current to the output current terminals l and m. In the low-pass filter circuit shown in FIG. 8, the output current Io acts on each of the operational amplifiers 32 and 35 as a constant current source. It is not affected by the power supply voltage, and an accurate characteristic without variation in the cutoff frequency of the low-pass filter circuit can be obtained even with a low power supply.
【００２５】上記図１の回路図中、バッファ１１の一例
として、図２を参照しつつ説明する。図２（ａ）におい
て、差動トランジスタ４３，４４に全帰還をかけたもの
で、カレントミラー回路４１，４２の各負荷として入力
ＩＮを入力として差動トランジスタ４３，４４が増幅回
路を構成して、その出力をトランジスタ４５で受けて、
エミッタフオロワ出力としている。この等価回路は図２
（ｂ）に示すように、入力インピーダンスが極大のゲイ
ン１のバッファ１１を構成している。尚、４８，４９は
定電流源である。An example of the buffer 11 in the circuit diagram of FIG. 1 will be described with reference to FIG. In FIG. 2 (a), the differential transistors 43 and 44 are fully fed back, and the differential transistors 43 and 44 constitute an amplifier circuit with the input IN as the load of each of the current mirror circuits 41 and 42. , The output of which is received by transistor 45,
Emitter follower output. This equivalent circuit is shown in FIG.
As shown in (b), the input impedance constitutes the buffer 11 having a maximum gain of 1. Incidentally, 48 and 49 are constant current sources.
【００２６】次に、図３は、図１の演算増幅回路１５の
一例で、図１と同一機能のものは同一符号で示してい
る。基本構成は図２で示したバッファと同様で、差動増
幅トランジスタ５３，５４で電源電圧を抵抗１３，１４
で分圧した電圧をトランジスタ５３で受け、バッファ１
１の出力Ｖ２を抵抗１２（Ｒ１）を介して他方のトラン
ジスタ５４で受け、その差動増幅器の出力をカレントミ
ラー回路５１，５２を介して出力トランジスタ５５のエ
ミッタから出力Ｖ０を取り出している。Next, FIG. 3 shows an example of the operational amplifier circuit 15 of FIG. 1, and those having the same functions as those of FIG. The basic configuration is the same as that of the buffer shown in FIG.
The transistor 53 receives the voltage divided by
The output V2 of 1 is received by the other transistor 54 via the resistor 12 (R1), and the output of the differential amplifier is taken out from the emitter of the output transistor 55 via the current mirror circuits 51 and 52.
【００２７】また、図１の電流供給回路である定電流源
回路を用いたローパスフィルター回路について、図４を
参照して説明する。図８の場合には、２次ＬＰＦの例で
あるが、図４（ａ）に示すように１次ＬＰＦであり、差
動増幅器５７とコンデンサ５８とバッファ５９から構成
される。図４（ｂ）は図４（ａ）の具体的ＬＰＦの回路
図であり、電流供給出力Ｖ０がトランジスタ６５のベー
スに印加され、定電流を供給する。この電流供給出力Ｖ
０は図１に示すように帰還系トランジスタ９のベースに
接続されている。入力電圧ＩＮは差動増幅回路６２，６
３で増幅され、カレントミラー回路６７，６９を介して
差動増幅回路６２，６３に帰還されると共に、コンデン
サ５８とバッファトランジスタ６８のエミッタから出力
ＯＵＴされる。このＬＰＦは高周波用であり、２段に縦
続することで２次ＬＰＦを構成でき、複数段重ねること
で計算通りのローパスフィルターを設計できる。また、
本電流供給回路を用いるので、環境変化に対しても耐環
境性を有するものである。A low-pass filter circuit using a constant current source circuit as the current supply circuit in FIG. 1 will be described with reference to FIG. FIG. 8 shows an example of a secondary LPF, which is a primary LPF as shown in FIG. 4A and includes a differential amplifier 57, a capacitor 58, and a buffer 59. FIG. 4B is a circuit diagram of the specific LPF of FIG. 4A, and the current supply output V0 is applied to the base of the transistor 65 to supply a constant current. This current supply output V
0 is connected to the base of the feedback transistor 9 as shown in FIG. The input voltage IN is applied to the differential amplifier circuits 62 and 6
3 and is fed back to the differential amplifier circuits 62 and 63 via the current mirror circuits 67 and 69, and is output OUT from the capacitor 58 and the emitter of the buffer transistor 68. This LPF is for high frequency, and can be configured as a second-order LPF by cascading two stages, and a low-pass filter can be designed as calculated by stacking a plurality of stages. Also,
Since this current supply circuit is used, the current supply circuit has environmental resistance to environmental changes.
【００２８】なお、上記実施形態では、ローパスフィル
ター回路の例を示したが、ローパスフィルターに限ら
ず、ハイパスフィルター回路、バンドパスフィルター回
路やバンドイジェクトフィルターなどにも、本電流供給
回路を適用してよいことは勿論である。In the above-described embodiment, an example of the low-pass filter circuit has been described. However, the present current supply circuit is applied not only to the low-pass filter but also to a high-pass filter circuit, a band-pass filter circuit, a band-eject filter, and the like. Of course it is good.
【００２９】［第２の実施形態］本発明による第２の実
施形態について、図５を参照して説明する。図１に示し
た電流供給回路のうち、差動回路ｃを構成する第１及び
第２トランジスタ１，２のエミッタに、それぞれ抵抗３
及び４を挿入したものである。他の回路は図１と同様で
あるので、その構成上の重複する説明は省略する。ま
た、図５に示した電流供給回路の動作原理は基本的には
図１の回路と同様である。[Second Embodiment] A second embodiment according to the present invention will be described with reference to FIG. In the current supply circuit shown in FIG. 1, the resistor 3 is connected to the emitters of the first and second transistors 1 and 2 that constitute the differential circuit c.
And 4 are inserted. The other circuits are the same as those in FIG. 1, and a duplicate description of the configuration will be omitted. The operation principle of the current supply circuit shown in FIG. 5 is basically the same as that of the circuit of FIG.
【００３０】図５の回路は、各差動増幅トランジスタ
１，２のエミッタに抵抗３，４を挿入しているので、第
１の電流制御端子ａ及びｂの入力インピーダンスに影響
されず、電源電圧のＣＭＲＲ（Common Mode Rejection
Ratio）を高めることができ、電流制御回路ｃの線形動
作範囲が拡張され、電流制御端子ａ及びｂ間の差電圧に
対して出力電流の変化が少なくなる。In the circuit shown in FIG. 5, since the resistors 3 and 4 are inserted into the emitters of the differential amplifying transistors 1 and 2, the power supply voltage is not affected by the input impedance of the first current control terminals a and b. CMRR (Common Mode Rejection)
Ratio) can be increased, the linear operation range of the current control circuit c is extended, and the change in the output current with respect to the difference voltage between the current control terminals a and b is reduced.
【００３１】従って、第１の実施形態に比べて、第１の
電流制御端子ａ及びｂの微小な差異によって、出力電流
である電流源端子ｌ，ｍへの微調がやりやすくなる。Therefore, as compared with the first embodiment, fine adjustment to the current source terminals l and m, which is the output current, becomes easier due to the small difference between the first current control terminals a and b.
【００３２】［第３の実施形態］図６の電流供給回路
は、図１の回路にトランジスタ２１及び２２と第２の電
流制御端子ｊ及びｋを追加した回路であり、第１の電流
制御端子ａ及びｂによって制御された電流を、更に第２
の電流制御端子ｊ及びｋで制御し、その制御された電流
を実施形態１と同様の動作によって出力電流として取り
出すことができる。[Third Embodiment] The current supply circuit of FIG. 6 is a circuit in which transistors 21 and 22 and second current control terminals j and k are added to the circuit of FIG. The current controlled by a and b is
And the controlled current can be taken out as an output current by the same operation as in the first embodiment.
【００３３】図６によれば、今、供給電流源５に流れる
電流をＩｘとし、第１の電流制御端子ａ及びｂに任意の
入力が加わっているとし、さらに、第２の電流制御端子
ｊ及びｋの入力電圧差によって、抵抗６にはＩｏの電流
が流れたとすると、電圧降下Ｒ２・Ｉｏが生じる。これ
以降の動作は、図１と同様であるが、電源電圧をＶｃｃ
とすると、前記トランジスタ７のベース電位Ｖｍは、 Ｖｍ＝Ｖｃｃ−Ｒ２・Ｉｏ ・・・ となる。ゲイン１のバッファ１１の出力電圧Ｖ２は、 Ｖ２＝Ｖｍ−ＶＢＥ１ ・・・ と表される。According to FIG. 6, it is assumed that the current flowing through the supply current source 5 is Ix, that an arbitrary input is applied to the first current control terminals a and b, and that the second current control terminal j Assuming that a current of Io flows through the resistor 6 due to the input voltage difference of k and k, a voltage drop R2 · Io occurs. The subsequent operation is the same as that of FIG.
Then, the base potential Vm of the transistor 7 is as follows: Vm = Vcc−R2 · Io. The output voltage V2 of the buffer 11 having a gain of 1 is expressed as follows: V2 = Vm-VBE1.
【００３４】従って、第１の電流制御端子ａ及びｂによ
って制御された電流を、更に第２の電流制御端子ｊ，ｋ
によって微調される電流を、ロス無く電流源端子ｌ，ｍ
に接続された演算増幅器を用いたフィルター回路に供給
できる。よって、第１の電流制御端子ａ及びｂによって
差動回路ｃの出力電流を、更に、第２の電流制御端子
ｊ，ｋによって制御された電流Ｉｏは、出力電流端子
ｌ，ｍに同一の電流を供給することができ、図８に示し
たローパスフィルター回路において、各演算増幅器３
２，３５に定電流源として作用し、電源電圧に影響され
ず、低電源であっても、ローパスフィルター回路のカッ
トオフ周波数の変動のない正確な特性が得られる。Therefore, the current controlled by the first current control terminals a and b is further converted to the second current control terminals j and k.
The current finely adjusted by the current source terminals l and m
Can be supplied to a filter circuit using an operational amplifier connected to. Therefore, the output current of the differential circuit c is controlled by the first current control terminals a and b, and the current Io controlled by the second current control terminals j and k is equal to the output current terminals l and m. Can be supplied. In the low-pass filter circuit shown in FIG.
The low-pass filter operates as a constant current source, and is not affected by the power supply voltage. Even if the power supply is low, accurate characteristics without variation in the cutoff frequency of the low-pass filter circuit can be obtained.
【００３５】上記実施形態では、いずれもバイポーラト
ランジスタのディスクリート構成としたが、これらは、
例えばフィルター回路の演算増幅器内に集積回路の一部
として内蔵することが好ましく、この場合には、差動回
路ｃの両トランジスタ１，２の特性はほぼ一致し、抵抗
値Ｒ２である抵抗６，１０，１９，２０の製造工程、抵
抗値Ｒ１である抵抗１２，１３，１４，１６の製造工程
とを一致させて、特性上の変動を一致させることで、温
度、湿度の環境変化に対しても、更に定電流源としての
機能を高めることができる。In each of the above embodiments, a bipolar transistor has a discrete structure.
For example, it is preferable that the two transistors 1 and 2 of the differential circuit c have almost the same characteristics, and that the resistors 6 and 7 have a resistance value R2. The manufacturing processes of 10, 19, and 20 and the manufacturing processes of resistors 12, 13, 14, and 16 having the resistance value R1 are made to coincide with each other so that the characteristic variation is made identical, so that environmental changes in temperature and humidity can be prevented. Can further enhance the function as a constant current source.
【００３６】[0036]
【発明の効果】以上述べたように、本発明の電流供給回
路は、カレントミラー回路で生じる電流誤差を軽減する
ために、電流供給に関して直接カレントミラー回路を使
用しないような構成になっている。これにより、ｈFE等
の素子パラメーターのバラツキによって生じる電流誤差
が軽減され、かつ電流供給に直接ＰＮＰトランジスタを
使用していないため、大電流の供給も可能になる。ま
た、ウィルソンタイプにする必要も無いため、低電源で
も使用できる。As described above, the current supply circuit of the present invention has a configuration in which a current mirror circuit is not directly used for current supply in order to reduce a current error generated in the current mirror circuit. As a result, a current error caused by variations in element parameters such as hFE is reduced, and a large current can be supplied because a PNP transistor is not directly used for supplying a current. Also, since there is no need to use a Wilson type, it can be used even with a low power supply.
【００３７】例えば、従来の技術３と同等の機能を有す
る第３の実施形態の電流供給回路において、従来の技術
３で生じた低電源化に対応できないという問題点が解決
される。図６の回路において、Ｖｃｃ−Ｖｍの電圧を
０．３ｖとすると、電源電圧が３ｖくらいになるまで動
作可能となり、低電源回路にも対応できる。For example, the problem that the current supply circuit of the third embodiment having the same function as that of the conventional technology 3 cannot cope with the reduction in power supply caused by the conventional technology 3 is solved. In the circuit of FIG. 6, when the voltage of Vcc-Vm is set to 0.3 V, the circuit can operate until the power supply voltage becomes about 3 V, so that a low power supply circuit can be supported.
【００３８】上述より、本発明では、素子パラメータの
バラツキに依存せず、低電源回路でも大電流を安定して
供給できる回路の実現が可能であるという効果を有す
る。As described above, the present invention has an effect that it is possible to realize a circuit capable of stably supplying a large current even with a low power supply circuit without depending on variations in element parameters.
【図１】本発明の一実施形態を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
【図２】本発明の一実施形態を示す回路図である。FIG. 2 is a circuit diagram showing one embodiment of the present invention.
【図３】本発明の一実施形態を示す回路図である。FIG. 3 is a circuit diagram showing one embodiment of the present invention.
【図４】本発明の一実施形態を用いたＬＰＦを示す回路
図である。FIG. 4 is a circuit diagram showing an LPF using one embodiment of the present invention.
【図５】本発明の一実施形態を示す回路図である。FIG. 5 is a circuit diagram showing one embodiment of the present invention.
【図６】本発明の一実施形態を示す回路図である。FIG. 6 is a circuit diagram showing one embodiment of the present invention.
【図７】従来例の回路図である。FIG. 7 is a circuit diagram of a conventional example.
【図８】本発明に用いることのできるフィルター回路の
例である。FIG. 8 is an example of a filter circuit that can be used in the present invention.
【図９】従来例の回路図である。FIG. 9 is a circuit diagram of a conventional example.
【図１０】従来例の回路図である。FIG. 10 is a circuit diagram of a conventional example.
１，２ ｎｐｎトランジスタ ３，４ エミッタ抵抗 ５ 供給電流源 ６，１０，１９，２０ 抵抗 ７，９，１７，１８ ｎｐｎトランジスタ １２，１３，１４，１６ 抵抗 １１ バッファ １５ 演算増幅回路 ２１，２２ ｎｐｎトランジスタ ４３，４４ 差動増幅トランジスタ ５３，５４ 差動増幅トランジスタ ６２，６３ 差動増幅トランジスタ ａ，ｂ 第１電流制御端子 ｃ 差動回路 ｄ，ｅ 第１，第２カレントミラー回路 ｆ，ｇ，ｈ 定電流源 ｊ，ｋ 第２電流制御端子 ｌ，ｍ 出力端子 1, 2 npn transistor 3, 4 emitter resistance 5 supply current source 6, 10, 19, 20 resistance 7, 9, 17, 18 npn transistor 12, 13, 14, 16 resistance 11 buffer 15 operational amplifier circuit 21, 22 npn transistor 43, 44 Differential amplification transistor 53, 54 Differential amplification transistor 62, 63 Differential amplification transistor a, b First current control terminal c Differential circuit d, e First and second current mirror circuit f, g, h Constant Current source j, k second current control terminal l, m output terminal
Claims (8)
た差動回路と、該差動回路と電源間に接続した第１の抵
抗の出力電圧をベースとし、第３のｎｐｎトランジスタ
のコレクタをエミッタに接続した第１のｎｐｎ型トラン
ジスタと、該第１のｎｐｎ型トランジスタの前記エミッ
タに接続したゲイン１のバッファと、該バッファの出力
を第２の抵抗を介して反転端子に、前記電源と基準電位
点間に直列に前記第２の抵抗と同抵抗値の２個の第３の
抵抗の接続点を非反転端子に接続して出力と前記反転端
子間に前記第２の抵抗と同抵抗値の第４の抵抗とを具備
する演算増幅回路と、該演算増幅回路の出力をベースと
するエミッタに前記第１の抵抗と同抵抗値の第５の抵抗
を具備する第２のｎｐｎトランジスタと、前記演算増幅
回路の出力をベースとするエミッタに前記第１の抵抗と
同抵抗値の第６の抵抗を具備する前記第３のｎｐｎトラ
ンジスタとを備えた電流供給回路であって、前記第２の
ｎｐｎトランジスタのコレクタに負荷を備えたことを特
徴とする電流供給回路。1. A differential circuit connected to first current control terminals a and b, and an output voltage of a first resistor connected between the differential circuit and a power supply, and a third npn transistor through a first npn type transistor having a collector connected to the emitter, and a buffer of gain 1 connected to the emitter <br/> data of the first npn type transistor, a second resistor output of the buffer the inverting terminal, the between the output by connecting two third resistor connection point of the series second resistor and the resistance value to the non-inverting terminal the inverting terminal between the power supply and the reference potential point An operational amplifier circuit having a second resistor and a fourth resistor having the same resistance value, and an emitter having a base based on an output of the operational amplifier circuit having a fifth resistor having the same resistance value as the first resistor. A second npn transistor, and the operational amplifier
A current supply circuit comprising: an emitter whose base is an output of a circuit ; and a third npn transistor having a sixth resistor having the same resistance as the first resistor, wherein the third npn transistor has the same resistance value. A current supply circuit comprising a load on a collector.
て、更に前記演算増幅回路の出力をベースとするエミッ
タに前記第１の抵抗と同抵抗値の第７の抵抗を具備する
第４のｎｐｎトランジスタとを備えたことを特徴とする
電流供給回路。2. The current supply circuit according to claim 1, further comprising a seventh resistor having the same resistance value as said first resistor in an emitter whose base is an output of said operational amplifier circuit. A current supply circuit, comprising: a transistor.
おいて、前記差動回路は、前記第１の電流制御端子ａ及
びｂをそれぞれベースに接続され、エミッタを共通接続
として前記基準電位を基にする定電流源に接続され、一
方のコレクタは前記電源に、他方のコレクタは前記第１
の抵抗に接続された２個のトランジスタからなることを
特徴とする電流供給回路。3. The current supply circuit according to claim 1, wherein the differential circuit has the first current control terminals a and b connected to a base respectively, and has an emitter commonly connected to set the reference potential. One collector is connected to the power supply and the other collector is connected to the first
A current supply circuit comprising two transistors connected to the resistors of (1) and (2).
て、前記２個のトランジスタのエミッタは抵抗を介して
共通接続されていることを特徴とする電流供給回路。4. The current supply circuit according to claim 3, wherein the emitters of said two transistors are commonly connected via a resistor.
て、前記２個のトランジスタの内前記第１の抵抗に接続
されたトランジスタのコレクタと前記第１の抵抗間に第
２の電流制御端子ａ及びｂを有する第２の差動回路を設
け、該第２の差動回路の一方の出力を前記第１の抵抗に
接続したことを特徴とする電流供給回路。5. The current supply circuit according to claim 3, wherein a second current control terminal a is provided between a collector of the transistor connected to the first resistor of the two transistors and the first resistor. And a second differential circuit having a second differential circuit, and one output of the second differential circuit is connected to the first resistor.
のベースを入力とし、前記第１のトランジスタのコレク
タを電源に接続し、前記第２のトランジスタのコレクタ
が第１の負荷抵抗を介して前記電源に接続し、前記第１
及び前記第２のトランジスタのエミッタが直接または各
々抵抗を介して、第１の電流源に共通接続した第１の差
動回路と、前記第２のトランジスタのコレクタにベース
を接続し、コレクタを直接または第１の抵抗を介して前
記電源に接続した第３のトランジスタ及び、前記第３の
トランジスタのエミッタにコレクタを接続し、エミッタ
を前記第１の負荷抵抗と同抵抗値である第２の抵抗を介
してグランドに接続した第４のトランジスタによって構
成し、前記第３のトランジスタのエミッタを出力とした
第１のエミッタホロワ回路と、前記エミッタホロワ回路
の出力を入力とする第１のバッファ回路と、前記第１の
バッファ回路の出力が第３抵抗を介して反転入力端子に
接続する第１の演算増幅回路と、前記第１の演算増幅回
路出力をベースに接続し、各々のエミッタが前記第１の
負荷抵抗と同値である抵抗を介してグランドに接続する
１つまたは複数個のトランジスタとを備え、前記第１の
演算増幅回路の反転入力端子は、前記第３の抵抗と同抵
抗値の第４の抵抗により前記第１の演算増幅回路の出力
から帰還し、前記第１の演算増幅回路の非反転入力端子
は電源電圧と前記グランド間の中点電位でバイアスし、
前記第１の演算増幅回路の出力は前記第１のエミッタホ
ロワ回路の定電流源を構成する第４のトランジスタのベ
ースに接続し、前記第１の差動増幅回路を構成する前記
第１、前記第２のトランジスタのそれぞれのベースを電
流制御端子とし、前記第１の演算増幅回路の出力にベー
スを接続する前記１つまたは複数個のトランジスタのコ
レクタを出力端子としたことを特徴とする電流供給回
路。6. as input respective bases of the first and second transistors, collector of the first transistor
Connect the motor to the power supply, the collector of the second transistor via a first load resistor connected to said power source, said first
And a first differential circuit in which the emitter of the second transistor is connected to the first current source directly or through a respective resistor, and a base connected to the collector of the second transistor, and the collector is directly connected to the first transistor. Or before through the first resistor
A third transistor connected to the power supply; and a third transistor having a collector connected to the emitter of the third transistor, and an emitter connected to ground via a second resistor having the same resistance value as the first load resistor. A first emitter-follower circuit having an output of the emitter of the third transistor, a first buffer circuit having an input of an output of the emitter-follower circuit, and an output of the first buffer circuit. A first operational amplifier circuit connected to an inverting input terminal via a third resistor; and an output connected to the base of the first operational amplifier circuit, wherein each emitter has a resistor having the same value as the first load resistor. One or a plurality of transistors connected to the ground via the first operational amplifier circuit, and an inverting input terminal of the first operational amplifier circuit has the same resistance as the third resistor.
Returned by the fourth resistor anti values from the output of said first operational amplifier circuit, a non-inverting input terminal of said first operational amplifier circuit is biased at the midpoint potential between the power supply voltage ground,
The <br/> first output of said first operational amplifier circuit is connected to the base of the fourth transistor constituting a constant current source of said first emitter-follower circuit, constituting the first differential amplifier circuit 1, and wherein each of the base of the second transistor and a current control terminal and the collector of said one or plurality of transistors for connecting the base to the output of said first operational amplifier circuit and the output terminal Current supply circuit.
用いた演算増幅器と、前記演算増幅器の出力と前記グラ
ンド間の容量と、前記演算増幅器の出力に接続したバッ
ファとを用いてローパスフィルター構成としたことを特
徴とするフィルター回路。7. An operational amplifier using the current supply circuit according to claim 1 , and an output of said operational amplifier and said graph.
And the capacitance connected to the output of the operational amplifier.
A filter circuit having a low-pass filter configuration using a filter and a filter.
に出力端子を接続した請求項１乃至６に記載の電流供給
回路を用いた第１の電流供給回路と、 一方をグランドの
基準電位点に接続し、他方を前記第１の電流供給回路の
出力に接続した第１の容量と、 前記第１の電流供給回路の出力を入力とするゲイン１の
第１のバッファと、 非反転端子に前記第１のバッファの出力を接続し、反転
端子に前記出力端子を接続した請求項１乃至６に記載の
電流供給回路を用いた第２の電流供給回路と、 一方を前記グランドの基準電位点に接続し、他方を前記
第２の電流供給回路の出力に接続した第２の容量と、 前記第２の電流供給回路の出力を入力とし、出力を前記
出力端子に接続したゲイン１の第２のバッファと、 を含むこと を特徴とするフィルター回路。8. A non-inverting circuit for connecting a signal source to an inverting terminal.
7. The current supply according to claim 1, wherein an output terminal is connected to the power supply.
A first current supply circuit using a circuit, ground one
Connected to a reference potential point, and the other is connected to the first current supply circuit.
A first capacitor connected to the output, and a gain of 1 with the output of the first current supply circuit as an input.
Connecting the output of the first buffer to a first buffer and a non-inverting terminal,
The output terminal according to claim 1, wherein the output terminal is connected to a terminal.
A second current supply circuit using a current supply circuit, one of which is connected to a reference potential point of the ground, and the other is
A second capacitor connected to an output of a second current supply circuit, and an output of the second current supply circuit as inputs;
Filter circuit, characterized in that it comprises a second buffer gain 1 connected to the output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09219437A JP3114927B2 (en) | 1997-08-14 | 1997-08-14 | Current supply circuit and filter circuit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09219437A JP3114927B2 (en) | 1997-08-14 | 1997-08-14 | Current supply circuit and filter circuit using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168478A JPH1168478A (en) | 1999-03-09 |
| JP3114927B2 true JP3114927B2 (en) | 2000-12-04 |
Family
ID=16735398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09219437A Expired - Fee Related JP3114927B2 (en) | 1997-08-14 | 1997-08-14 | Current supply circuit and filter circuit using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114927B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4167201B2 (en) * | 2004-04-21 | 2008-10-15 | 株式会社日立製作所 | Frequency output circuit |
-
1997
- 1997-08-14 JP JP09219437A patent/JP3114927B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1168478A (en) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008536B1 (en) | Logarithmic transformation circuitry | |
| US7532072B1 (en) | Method to control the output common mode in a differential OPAMP with rail-to-rail input stage | |
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| JP2724978B2 (en) | Amplifier with differential input and output | |
| JP2002510888A (en) | Wide dynamic range variable gain amplifier | |
| US5736899A (en) | Fully differential voltage controlled operational transconductance amplifier | |
| US5266852A (en) | Filter circuit for integrated circuit | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| JPH0621756A (en) | Temperature of mutual conductance at mutual conductor stage and circuit for restraint of production-process variable | |
| US3983502A (en) | Bridge-output amplifier with direct-coupled differential-mode feedback | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| JPH0666604B2 (en) | Programmable gain measurement amplifier | |
| JPS6155288B2 (en) | ||
| US4872209A (en) | Integratable amplifier circuit having frequency responsive negative feedback | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JP2733962B2 (en) | Gain control amplifier | |
| JPH04227106A (en) | High-frequency cross-junction folded cascode circuit | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| KR940005375B1 (en) | Amp circuit | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP3114927B2 (en) | Current supply circuit and filter circuit using the same | |
| JPH05299949A (en) | Feedback type differential amplifier circuit | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| Van de Plassche | A wide-band operational amplifier with a new output stage and a simple frequency compensation | |
| KR20010074941A (en) | Electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |