JP2007294483A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2007294483A
JP2007294483A JP2006116975A JP2006116975A JP2007294483A JP 2007294483 A JP2007294483 A JP 2007294483A JP 2006116975 A JP2006116975 A JP 2006116975A JP 2006116975 A JP2006116975 A JP 2006116975A JP 2007294483 A JP2007294483 A JP 2007294483A
Authority
JP
Japan
Prior art keywords
layer
ground connection
insulating layer
conductor pattern
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006116975A
Other languages
English (en)
Other versions
JP4178166B2 (ja
Inventor
Kyoya Oyabu
恭也 大薮
Atsushi Ishii
淳 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006116975A priority Critical patent/JP4178166B2/ja
Priority to DE200760004373 priority patent/DE602007004373D1/de
Priority to EP20070106016 priority patent/EP1848253B1/en
Priority to CN2007101013579A priority patent/CN101060756B/zh
Priority to US11/785,873 priority patent/US7465884B2/en
Publication of JP2007294483A publication Critical patent/JP2007294483A/ja
Application granted granted Critical
Publication of JP4178166B2 publication Critical patent/JP4178166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Elimination Of Static Electricity (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】静電気の帯電を効率的に除去することができ、しかも、高温高湿雰囲気下において、金属支持基板の腐食を防止することのできる、配線回路基板を提供すること。
【解決手段】金属支持基板2の上に、ベース開口部11が形成されるベース絶縁層3を形成し、ベース絶縁層3の上に導体パターン4と、ベース開口部11から露出する金属支持基板2の上に、ベース開口部11内に充填されるグランド接続部7とを同時に形成し、ベース絶縁層3、導体パターン4およびグランド接続部7の上に半導電性層5を形成し、半導電性層5の上にカバー絶縁層6を形成する。この回路付サスペンション基板1では、導体パターン4に帯電する静電気を、半導電性層5およびグランド接続部7を介して効率的に除去でき、しかも半導電性層5は、金属支持基板2と直接接触せず、グランド接続部7を介して金属支持基板2と接続されるので、金属支持基板2の腐食を有効に防止できる。
【選択図】図2

Description

本発明は、配線回路基板、詳しくは、電子部品が実装される回路付サスペンション基板などの配線回路基板に関する。
回路付サスペンション基板などの配線回路基板では、例えば、ステンレス箔などからなる金属支持基板と、金属支持基板の上に形成され、ポリイミド樹脂などからなるベース絶縁層と、そのベース絶縁層上に形成され、銅箔などからなる導体パターンと、ベース絶縁層の上に、その導体パターンを被覆するポリイミド樹脂などからなるカバー絶縁層とを備えている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、カバー層の上に、導電ポリマー層を形成して、その導電ポリマー層によって、静電気の帯電を除去することが提案されている(例えば、特許文献1参照。)。
特開2004−158480号公報
しかし、特許文献1に記載されるカバー層の上に形成される導電ポリマー層のみでは、静電気の帯電の除去が不十分であり、実装される電子部品の静電破壊を確実に防止することができない場合がある。
そのため、例えば、回路付サスペンション基板において、半導電性層を、導体パターン、ベース絶縁層および金属支持基板の各表面に連続するように形成して、その半導電性層により、導体パターンに帯電する静電気を除去することが試案される。
しかし、半導電性層と金属支持基板とを直接接触させると、高温高湿雰囲気下において、この回路付サスペンション基板を使用する場合には、金属支持基板において結露などが生じ、金属支持基板が腐食することがある。
本発明の目的は、静電気の帯電を効率的に除去することができ、しかも、高温高湿雰囲気下において、金属支持基板の腐食を防止することのできる、配線回路基板を提供することにある。
上記目的を達成するために、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体パターンと、前記ベース絶縁層の上に、前記導体パターンを被覆するように形成される半導電性層と、前記金属支持基板の上に、前記金属支持基板および前記半導電性層と接触するように形成されるグランド接続部とを備えていることを特徴としている。
また、本発明の配線回路基板では、前記ベース絶縁層には、厚み方向を貫通するベース開口部が形成されており、前記グランド接続部は、前記ベース開口部内に設けられていることが好適である。
本発明の配線回路基板では、導体パターンを被覆するように形成される半導電性層と、金属支持基板および半導電性層と接触するように形成されるグランド接続部とを備えている。
そのため、導体パターンは、半導電性層とグランド接続部とを介して、金属支持基板と電気的に接続されるので、導体パターンに帯電する静電気を効率的に除去することができる。しかも、半導電性層は、金属支持基板と直接接触せず、グランド接続部を介して、金属支持基板と電気的に接続されるので、金属支持基板の腐食を有効に防止することができる。
その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、高温高湿雰囲気下における金属支持基板の腐食を有効に防止することができる。
図1は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図2は、図1に示す回路付サスペンション基板のA−A線における断面図である。なお、図1では、金属支持基板2に対する導体パターン4の相対配置を明確に示すために、後述するベース絶縁層3、半導電性層5およびカバー絶縁層6は省略されている。
図1において、この回路付サスペンション基板1は、ハードディスクドライブに搭載され、磁気ヘッド(図示せず)を実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持基板2に、磁気ヘッドとリード・ライト基板(外部)とを接続するための導体パターン4が一体的に形成されている。
導体パターン4は、磁気ヘッド側接続端子部8Aと、外部側接続端子部8Bと、これら磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bを接続するための配線9とを、一体的に連続して備えている。
配線9は、金属支持基板2の長手方向に沿って複数設けられ、金属支持基板2の幅方向(金属支持基板2の長手方向に直交する方向。以下、単に幅方向という場合がある。)において互いに間隔を隔てて並列配置されている。
磁気ヘッド側接続端子部8Aは、金属支持基板2の先端部に配置され、各配線9の先端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この磁気ヘッド側接続端子部8Aには、磁気ヘッドの端子部(図示せず)が接続される。
外部側接続端子部8Bは、金属支持基板2の後端部に配置され、各配線9の後端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この外部側接続端子部8Bには、リード・ライト基板の端子部(図示せず)が接続される。
また、金属支持基板2の先端部には、磁気ヘッドを実装するためのジンバル10が設けられている。ジンバル10は、磁気ヘッド側接続端子部8Aを長手方向において挟むように、金属支持基板2を切り抜くことによって形成されている。
そして、この回路付サスペンション基板1は、図2に示すように、金属支持基板2と、金属支持基板2の上に形成されるベース絶縁層3と、ベース絶縁層3の上に形成される導体パターン4と、金属支持基板2の上に形成されるグランド接続部7と、ベース絶縁層3の上に、導体パターン4およびグランド接続部7を被覆するように形成される半導電性層5と、半導電性層5の上に形成されるカバー絶縁層6とを備えている。
金属支持基板2は、上記した回路付サスペンション基板1の外形形状に対応する長手方向に延びる平板状の薄板から形成されている。
金属支持基板2の長さ(長手方向長さ)および幅(幅方向長さ)は、目的および用途により、適宜選択される。
ベース絶縁層3は、金属支持基板2の上に、導体パターン4が形成される部分に対応して、グランド接続部7が形成される部分と、金属支持基板2の周端部とが露出するパターンとして形成されている。
より具体的には、ベース絶縁層3には、グランド接続部7を形成するために、その幅方向一方側において、導体パターン4の幅方向一方最外側の配線9と、幅方向外側に間隔を隔てて、厚み方向を貫通するように開口されるベース開口部11が形成されている。
ベース開口部11は、長手方向に延びる、平面視略矩形状に開口されており、後述するグランド接続部7の下部12の形状に対応するように形成されている。
また、ベース絶縁層3の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
導体パターン4は、ベース絶縁層3の上で、上記したように互いに間隔を隔てて並列配置される複数の配線9と、各配線9の先端部および後端部にそれぞれ接続される磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bとを一体的に備える配線回路パターンとして形成されている。なお、以下、磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bは、特に区別が必要でない場合は、単に端子部8として説明する。
なお、導体パターン4は、ベース絶縁層3の上において、ベース開口部11が形成される領域が確保されるように、配置されている。
各配線9の幅は、例えば、10〜400μm、好ましくは、20〜100μm、各配線9間の間隔は、例えば、10〜400μm、好ましくは、20〜100μmである。
また、各端子部8の幅は、例えば、40〜200μm、好ましくは、50〜120μm、各端子部8間の間隔は、例えば、20〜200μm、好ましくは、40〜120μmである。
グランド接続部7は、上記したベース絶縁層3のベース開口部11内に充填されるように形成される下部12と、下部12の上端から、厚み方向上側と、長手方向両側および幅方向両側とに、膨出するように形成される上部13とを、一体的に連続して備えている。
このグランド接続部7では、その下部12の下面が、金属支持基板2と接触している。
グランド接続部7の下部12の幅は、例えば、40〜2000μm、好ましくは、60〜500μm、グランド接続部7の上部13の幅は、例えば、70〜2060μm、好ましくは、90〜560μmである。また、グランド接続部7の下部12および上部13の長さは、目的、用途および製品のデザインに応じて、適宜選択される。
半導電性層5は、カバー絶縁層6に被覆されるベース絶縁層3の上に、導体パターン4およびグランド接続部7を被覆するように形成されている。すなわち、半導電性層5は、ベース絶縁層3、導体パターン4およびグランド接続部7と、カバー絶縁層6との間に介在されるように、形成されている。
また、半導電性層5は、ベース絶縁層3の周端部が露出するように、形成されている。より具体的には、半導電性層5は、導体パターン4の上面および側面と、グランド接続部7の上部13の上面および側面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の上面とに、長手方向および幅方向に沿って連続するように形成されている。
これにより、半導電性層5は、その厚み方向下側において、導体パターン4、グランド接続部7の上部13およびベース絶縁層3と接触し、その厚み方向上側において、カバー絶縁層6と接触している。
カバー絶縁層6は、半導電性層5の上に形成され、より具体的には、平面視において半導電性層5と同一位置に設けられている。
すなわち、カバー絶縁層6は、導体パターン4の上面および側面に形成される半導電性層5の上面および側面と、グランド接続部7の上部13の上面および側面に形成される半導電性層5の上面および側面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の上面に形成される半導電性層5の上面とに、長手方向および幅方向に沿って連続するように形成されている。
また、カバー絶縁層6には、図示しないが、導体パターン4の端子部8が露出するように、端子部8に対応する部分が開口されている。
カバー絶縁層6の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
なお、この回路付サスペンション基板1において、端子部8の上面には、図示しない金属めっき層が形成されている。
図3は、図2に示す回路付サスペンション基板の製造工程を示す断面図である。
次に、この回路付サスペンション基板1の製造方法について、図3を参照して、説明する。
まず、この方法では、図3(a)に示すように、金属支持基板2を用意する。
金属支持基板2としては、例えば、ステンレス、42アロイ、アルミニウム、銅、銅−ベリリウム、りん青銅などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。金属支持基板2の厚みは、例えば、10〜51μm、好ましくは、18〜25μmである。
次いで、この方法では、図3(b)に示すように、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応し、かつ、ベース開口部11が形成されるパターンとして形成する。
ベース絶縁層3は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。
ベース絶縁層3を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるベース絶縁層3の厚みは、例えば、1〜35μm、好ましくは、5〜12μmである。
次いで、この方法では、図3(c)に示すように、導体パターン4を、ベース絶縁層3の上に、上記した配線回路パターンとして形成すると同時に、グランド接続部7を、ベース絶縁層3のベース開口部11から露出する金属支持基板2の上に、その下部12がベース絶縁層3のベース開口部11内に充填されるように、かつ、その上部13がベース開口部11の端縁を被覆するように形成する。
導体パターン4およびグランド接続部7は、ともに同一の導体から形成され、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体からなり、好ましくは、銅からなる。また、導体パターン4およびグランド接続部7は、ベース絶縁層3および金属支持基板2(ベース絶縁層3のベース開口部11から露出する部分を含む。)の上面に、例えば、アディティブ法、サブトラクティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、導体パターン4およびグランド接続部7を、上記したパターンとして形成する。
アディティブ法では、まず、ベース絶縁層3および金属支持基板2の表面に、導体薄膜を形成する。導体薄膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを積層する。
次いで、この導体薄膜の上面に、導体パターン4およびグランド接続部7のパターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上面に、電解めっきにより、導体パターン4およびグランド接続部7を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。
また、サブトラクティブ法では、まず、ベース絶縁層3および金属支持基板2の上面に、必要により接着剤層を介して導体層を積層し、次いで、この導体層の上に、導体パターン4およびグランド接続部7のパターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去する。
このようにして形成される導体パターン4では、その厚みが、例えば、3〜20μm、好ましくは、3〜17μmである。また、グランド接続部7の上部13の厚みは、例えば、3〜20μm、好ましくは、3〜17μmである。なお、グランド接続部7の下部12の厚みは、ベース絶縁層3の厚みと同一である。
次いで、この方法では、図3(d)に示すように、半導電性層5を、導体パターン4の表面と、グランド接続部7の上部13の表面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、連続するように形成する。
半導電性層5を形成する半導電性材料としては、金属または樹脂が用いられる。
金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層5の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、例えば、クロムなどの金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入するスパッタリング法によりスパッタリングした後、必要に応じて、加熱炉などを用いて、大気中で、50〜400℃、1分〜12時間、加熱により酸化することにより、酸化金属からなる半導電性層5を形成する。
反応性スパッタリングする方法では、例えば、スパッタリング装置において、クロムなどの金属をターゲットとして、酸素を含む反応性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層5を形成する。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層5を形成する。
また、このような半導電性層5は、例えば、特開2004−335700号公報の記載に準拠して形成することができる。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂としては、公知のイミド樹脂を用いることができ、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが用いられる。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
導電性ポリマー粒子としては、例えば、ポリアニリン、ポリピロール、ポリチオフェンなどの粒子、またはこれらの誘導体の粒子が用いられる。好ましくは、ポリアニリン粒子が用いられる。なお、導電性ポリマー粒子は、ドーピング剤によるドーピングによって、導電性が付与される。
ドーピング剤としては、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
ドーピングは、予め導電性ポリマー粒子を分散(溶解)する溶媒中に配合させておいてもよく、また、半導電性層5を形成した後、半導電性層5が形成された製造途中の回路付サスペンション基板1をドーピング剤の溶液に浸漬してもよい。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
金属粒子としては、例えば、クロム、ニッケル、銅、チタン、ジルコニウム、インジウム、アルミニウム、亜鉛などの粒子が用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
これら導電性粒子は、単独使用または2種以上併用することができる。好ましくは、ITO粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
溶媒は、イミド樹脂またはイミド樹脂前駆体、および、導電性粒子を分散(溶解)できれば、特に制限されないが、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が用いられる。また、これら溶媒は、単独使用または2種以上併用することができる。
そして、半導電性樹脂組成物は、上記したイミド樹脂またはイミド樹脂前駆体、導電性粒子、および、溶媒を配合することによって、調製することができる。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
また、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、および、導電性粒子の総量が、半導電性樹脂組成物に対して、例えば、1〜40重量%(固形分濃度)、好ましくは、5〜30重量%(固形分濃度)となるように、配合する。固形分濃度がこれより少なくても多くても、目的の膜厚に制御することが困難となる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン4の表面と、グランド接続部7の上部13の表面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
また、半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
これにより、半導電性層5を、導体パターン4の表面と、グランド接続部7の上部13の表面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、連続するように形成することができる。
このようにして形成された半導電性層5の厚みは、例えば、40μm以下、好ましくは、1μm以下、通常、3nm以上である。
また、この半導電性層5の表面抵抗値は、例えば、105〜1013Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜109Ω/□の範囲に設定される。半導電性層5の表面抵抗値がこれより小さいと、実装される電子部品の誤作動を生じる場合がある。また、半導電性層5の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
次いで、この方法では、図3(e)に示すように、カバー絶縁層6を、上記したパターンで、半導電性層5の上に、形成する。
カバー絶縁層6は、ベース絶縁層3と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
カバー絶縁層6を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層5の表面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるカバー絶縁層6の厚みは、例えば、1〜40μm、好ましくは、1〜7μmである。
次いで、この方法では、図3(f)に示すように、カバー絶縁層6から露出する半導電性層5をエッチングにより除去する。エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、カバー絶縁層6をエッチングレジストとして、ウエットエッチングする。
これにより、半導電性層5を、平面視においてカバー絶縁層6と同一位置に、形成することができる。
その後、この方法では、端子部8の上面に、必要に応じて、図示しない金属めっき層を形成した後、図1に示すように、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル10を形成するとともに、外形加工することにより、回路付サスペンション基板1を得る。
そして、この回路付サスペンション基板1では、導体パターン4を被覆するように形成される半導電性層5と、金属支持基板2および半導電性層5と接触するように形成されるグランド接続部7とを備えている。
そのため、導体パターン4は、半導電性層5とグランド接続部7とを介して、金属支持基板2と電気的に接続されるので、導体パターン4に帯電する静電気を効率的に除去することができる。しかも、半導電性層4は、金属支持基板2と直接接触せず、グランド接続部7を介して、金属支持基板2と電気的に接続されるので、金属支持基板2の腐食を有効に防止することができる。
その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、高温高湿雰囲気下における金属支持基板2の腐食を有効に防止することができる。
さらに、この回路付サスペンション基板1では、ベース絶縁層3のベース開口部11内に、グランド接続部7を、導体パターン4と同時に設けることができるので、効率的に、かつ、確実にグランド接続部7を設けることができる。
なお、上記した説明において、グランド接続部7を、配線9の幅方向一方側に1個設けたが、その配置および数はこれに限定されず、目的および用途に応じて、適宜選択することができる。
また、上記した説明において、グランド接続部7を、平面視略矩形状に形成したが、その形状はこれに限定されず、例えば、平面視略円形状など、適宜の形状に形成することもできる。
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
実施例1
厚み20μmのステンレス箔からなる金属支持基板を用意した(図3(a)参照)。
次いで、その金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、190℃で10分加熱した後、アルカリ現像液を用いて現像した。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、感光性ポリイミドからなるベース絶縁層を、金属支持基板の上に、導体パターンが形成される部分に対応し、かつ、ベース開口部が形成されるように形成した(図3(b)参照)。このベース絶縁層の厚みは、10μmであった。また、ベース開口部は、平面視矩形状で、幅が80μm、長さが300μmであった。
次いで、アディティブ法により、銅箔からなる厚み10μmの導体パターンを、ベース絶縁層の上面に、配線回路パターンとして形成すると同時に、銅箔からなるグランド接続部を、ベース絶縁層のベース開口部から露出する金属支持基板の上に、その下部がベース絶縁層のベース開口部内に充填されるように、かつ、その上部がベース開口部の端縁を被覆するように形成した(図3(c)参照)。グランド接続部は、その上部および下部ともに、平面視矩形状であり、下部は、幅が80μm、長さが300μm、上部は、幅が140μm、長さが360μm、厚さが10μmであった。
次いで、導体パターン、グランド接続部、ベース絶縁層および金属支持基板の各表面に、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
なお、スパッタリングは、特開2004−335700号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット:Cr
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-33/h
動作圧:0.16Pa
アース電極温度:20℃
スパッタリング時間:3秒
スパッタリング皮膜の厚み:100nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した(図3(d)参照)。酸化クロム層の厚みは、100nmであった。
なお、酸化クロム層からなる半導電性層が形成されていることはESCAにて確認した。また、この半導電性層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1×107Ω/□であった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み7μmのカバー皮膜を形成した。その後、そのカバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、感光性ポリイミドからなるカバー絶縁層を、上記したパターンで、半導電性層の上に、形成した(図3(e)参照)。カバー絶縁層の厚みは、5μmであった。
次いで、カバー絶縁層から露出する半導電性層を、カバー絶縁層をエッチングレジストとして、水酸化カリウム水溶液を用いたウエットエッチングにより、除去した(図3(f)参照)。
その後、端子部の表面に、金属めっき層を形成した後、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た(図1参照)。
比較例1
実施例1の回路付サスペンション基板の製造において、グランド接続部を設けず、半導電性層を、直接金属支持基板と接触するように設けた以外は、実施例1と同様にして、回路付サスペンション基板を製造した(図4参照)。
すなわち、半導電性層は、幅方向において、導体パターンの上面および側面と、導体パターンから露出するベース絶縁層の上面および側面と、カバー絶縁層に被覆される金属支持基板の上面とに、形成した。
(評価)
耐腐食性
実施例1および比較例1により得られた回路付サスペンション基板の導体パターンに、85℃、85%RHの雰囲気下で、3Vの電圧を、500時間印加した。その後、断面EDX(Energy Dispersive X−ray;エネルギー分散X線分光)により、金属支持基板の腐食状態を観察した。
その結果、比較例1では、鉄、ニッケル、クロムなどの金属支持基板由来の元素が検出された。一方、実施例1では、金属支持基板由来の元素が検出されなかった。
比較例1の回路付サスペンション基板では、半導電性層が金属支持基板と直接接触しており、高温高湿雰囲気下において、半導電性層と金属支持基板との接続部分で金属支持基板に電流が流れる。そのため、金属支持基板において生じる結露と、上記した接触部分に流れる電流とにより、電流腐食が進行することにより、上記した元素が析出したものと推測される。
しかし、実施例1の回路付サスペンション基板では、半導電性層が金属支持基板と直接接触せず、半導電性層はグランド接続部を介して金属支持基板と電気的に接続されるのみである。そのため、たとえ金属支持基板に結露が生じても、その結露がグランド接続部には至らず、グランド接続部に流れる電流のみによっては、上記した電流腐食が生じず、上記した元素が析出しなかったものと推測される。
本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図である。 図1に示す回路付サスペンション基板のA−A線における断面図である。 図2に示す回路付サスペンション基板の製造工程を示す断面図であって、(a)は、金属支持基板を用意する工程、(b)は、ベース絶縁層を、金属支持基板の上に形成する工程、(c)は、導体パターンおよびグランド接続部を、同時に形成する工程、(d)は、半導電性層を、導体パターンと、グランド接続部の上部と、ベース絶縁層と、金属支持基板との表面に、連続するように形成する工程、(e)は、カバー絶縁層を、半導電性層の上に、形成する工程、(f)は、カバー絶縁層から露出する半導電性層をエッチングにより除去する工程を示す。 半導電性層が金属支持基板と直接接触する、比較例1の回路付サスペンション基板の断面図である。
符号の説明
1 回路付サスペンション基板
2 金属支持基板
3 ベース絶縁層
4 導体パターン
5 半導電性層
7 グランド接続部
11 ベース開口部

Claims (2)

  1. 金属支持基板と、
    前記金属支持基板の上に形成されるベース絶縁層と、
    前記ベース絶縁層の上に形成される導体パターンと、
    前記ベース絶縁層の上に、前記導体パターンを被覆するように形成される半導電性層と、
    前記金属支持基板の上に、前記金属支持基板および前記半導電性層と接触するように形成されるグランド接続部と
    を備えていることを特徴とする、配線回路基板。
  2. 前記ベース絶縁層には、厚み方向を貫通するベース開口部が形成されており、
    前記グランド接続部は、前記ベース開口部内に設けられていることを特徴とする、請求項1に記載の配線回路基板。

JP2006116975A 2006-04-20 2006-04-20 配線回路基板 Expired - Fee Related JP4178166B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006116975A JP4178166B2 (ja) 2006-04-20 2006-04-20 配線回路基板
DE200760004373 DE602007004373D1 (de) 2006-04-20 2007-04-12 Leiterplatte
EP20070106016 EP1848253B1 (en) 2006-04-20 2007-04-12 Wired circuit board
CN2007101013579A CN101060756B (zh) 2006-04-20 2007-04-19 布线电路基板
US11/785,873 US7465884B2 (en) 2006-04-20 2007-04-20 Wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006116975A JP4178166B2 (ja) 2006-04-20 2006-04-20 配線回路基板

Publications (2)

Publication Number Publication Date
JP2007294483A true JP2007294483A (ja) 2007-11-08
JP4178166B2 JP4178166B2 (ja) 2008-11-12

Family

ID=38001889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006116975A Expired - Fee Related JP4178166B2 (ja) 2006-04-20 2006-04-20 配線回路基板

Country Status (4)

Country Link
EP (1) EP1848253B1 (ja)
JP (1) JP4178166B2 (ja)
CN (1) CN101060756B (ja)
DE (1) DE602007004373D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198964A (ja) * 2007-01-19 2008-08-28 Sumitomo Electric Ind Ltd プリント配線板およびその製造方法
KR101103296B1 (ko) * 2010-07-20 2012-01-11 엘지이노텍 주식회사 Esd 보호용 스위칭 도체층이 형성된 인쇄회로기판
US11943862B2 (en) 2021-07-23 2024-03-26 Samsung Electronics Co., Ltd. Board having conductive layer for shielding electronic component and electronic device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6808266B2 (ja) * 2016-05-18 2021-01-06 日東電工株式会社 配線回路基板およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459043B1 (en) * 2001-03-29 2002-10-01 3M Innovative Properties Company Flexible circuit with electrostatic damage limiting feature and method of manufacture
JP3964822B2 (ja) * 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法
US7489493B2 (en) * 2003-12-01 2009-02-10 Magnecomp Corporation Method to form electrostatic discharge protection on flexible circuits using a diamond-like carbon material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198964A (ja) * 2007-01-19 2008-08-28 Sumitomo Electric Ind Ltd プリント配線板およびその製造方法
US8866027B2 (en) 2007-01-19 2014-10-21 Sumitomo Electric Industries, Ltd. Printed wiring board and method for manufacturing the same
KR101103296B1 (ko) * 2010-07-20 2012-01-11 엘지이노텍 주식회사 Esd 보호용 스위칭 도체층이 형성된 인쇄회로기판
US11943862B2 (en) 2021-07-23 2024-03-26 Samsung Electronics Co., Ltd. Board having conductive layer for shielding electronic component and electronic device including the same

Also Published As

Publication number Publication date
EP1848253A1 (en) 2007-10-24
CN101060756B (zh) 2011-04-13
DE602007004373D1 (de) 2010-03-11
EP1848253B1 (en) 2010-01-20
JP4178166B2 (ja) 2008-11-12
CN101060756A (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
JP4749221B2 (ja) 配線回路基板
JP4187757B2 (ja) 配線回路基板
JP4916235B2 (ja) 配線回路基板
JP4919727B2 (ja) 配線回路基板
US7465884B2 (en) Wired circuit board
JP4178166B2 (ja) 配線回路基板
JP4668688B2 (ja) 配線回路基板およびその製造方法
JP4749166B2 (ja) 配線回路基板
JP4767284B2 (ja) 配線回路基板
JP4865573B2 (ja) 配線回路基板およびその製造方法
US7782571B2 (en) Wired circuit board and production method thereof
JP4295312B2 (ja) 配線回路基板およびその製造方法
JP4295311B2 (ja) 配線回路基板およびその製造方法
JP2007188978A (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140829

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees