JP2007291485A - 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置 - Google Patents

成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置 Download PDF

Info

Publication number
JP2007291485A
JP2007291485A JP2006123702A JP2006123702A JP2007291485A JP 2007291485 A JP2007291485 A JP 2007291485A JP 2006123702 A JP2006123702 A JP 2006123702A JP 2006123702 A JP2006123702 A JP 2006123702A JP 2007291485 A JP2007291485 A JP 2007291485A
Authority
JP
Japan
Prior art keywords
process space
sputtering
metal film
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006123702A
Other languages
English (en)
Other versions
JP4983087B2 (ja
Inventor
Tatsuo Muraoka
達雄 村岡
Kazunori Kobayashi
和範 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006123702A priority Critical patent/JP4983087B2/ja
Priority to US11/466,511 priority patent/US7816254B2/en
Publication of JP2007291485A publication Critical patent/JP2007291485A/ja
Application granted granted Critical
Publication of JP4983087B2 publication Critical patent/JP4983087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3471Introduction of auxiliary energy into the plasma
    • C23C14/3478Introduction of auxiliary energy into the plasma using electrons, e.g. triode sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】金属膜のスパッタを、低いスパッタ電圧で実行する。
【解決手段】スパッタ処理装置の処理容器内に、イオンゲージから二次電子を導入し、前記処理容器内におけるプラズマの着火を促進する。
【選択図】図3

Description

本発明は一般に半導体装置の製造に係り、特に金属膜の成膜方法および成膜装置、かかる金属膜の成膜工程を含む半導体装置の製造方法、およびコンピュータ可読記録媒体に関する。
一般に半導体装置では、ソース/ドレイン拡散領域の金属コンタクトプラグ、例えばWプラグに対するコンタクト抵抗を低減するため、かかる拡散領域の表面に低抵抗シリサイド層が形成することが行われている。
一般にこのような低抵抗シリサイド層は、ソース/ドレイン拡散領域が形成されたシリコン基板表面上あるいはポリシリコンゲート電極上に金属膜を堆積し、熱処理することにより、シリコン基板あるいはポリシリコンゲート電極と前記金属膜との間にシリサイド形成反応を誘起する、いわゆるサリサイド法により形成されている。サリサイド法では、残留した未反応金属膜は選択的ウェットエッチングにより除去される。
特に今日の超微細化半導体装置では、短チャネル効果の抑制のため、ソース/ドレイン拡散領域の接合深さが減少されており、例えばゲート長が35nmのMOSトランジスタでは、ソース/ドレイン拡散領域を、100nm以下の深さで形成するのが好ましいと考えられている。
このように浅い拡散領域の表面にシリサイド層を形成する場合には、拡散領域中に導入された不純物元素の分布が変化しないように、低温でシリサイド形成反応を行う必要があり、このような事情から、前記金属膜としてCo膜やNi膜が使われている。従来、これらの金属膜はスパッタ法により形成されるのが一般的である。
特開平10−324969号公報 特開2000−105916号公報 特開2004−244690号公報
このようにサリサイド法において金属膜をシリコン基板上に形成する場合、シリコン基板上には、上記のように超微細化半導体素子がすでに形成されているため、スパッタで使われるプラズマエネルギが高い場合には、すでに形成されている半導体素子が損傷を受けてしまう問題が生じる。
このため、このような超微細化半導体素子を含むシリコン基板上への金属膜のスパッタは、1kVを超える高いバイアスが生じるRFスパッタ法ではなく、300〜400V程度の低い加速電圧で、直流スパッタ法を使って行うのが好ましい。このような低エネルギでのプラズマ着火およびターゲットの効率的なスパッタを促進するため、直流スパッタ処理装置では外部から磁場を印加し、プラズマ密度を増大させることが行われている。
ところでこのような直流スパッタ処理装置では、ターゲットのスパッタを行うと、金属膜の堆積が被処理基板表面のみならず、処理容器の器壁にも生じるのが避けられないが、CoやNiは磁性金属であり、処理容器内においてプラズマを集束させプラズマ密度を増大させるために印加されている磁場が拡散してしまう。すなわち、スパッタ処理装置において外部磁場を利用してプラズマを着火しスパッタ処理を開始しても、スパッタ処理を繰り返しているうちにまもなくプラズマの着火が不可能となり、さらなるスパッタの継続が不可能になる問題が生じる。本発明の発明者による研究では、このような問題は、磁性金属のみならず、Alなどの非磁性金属のスパッタにおいても生じることが確認されている。
実際のプラズマ処理装置では、処理容器の内壁とプロセス空間の間に、シールド部材が設けられており、金属膜の堆積は、主としてこのシールド部材上に生じるが、このような構成を使う場合でも、金属膜の堆積はシールド部材を頻繁に交換する必要を生じ、成膜工程のスループットが低下してしまう問題を生じる。
一の側面によれは本発明は、被処理基板上に金属膜をスパッタ法により成膜する成膜方法であって、前記スパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、前記プロセス空間中、前記被処理基板と、前記被処理基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とする成膜方法を提供する。
他の側面によれば本発明は、拡散領域が露出されたシリコン基板上に金属膜をスパッタ法により成膜する工程と、前記金属膜を前記拡散領域表面と反応させ、前記拡散領域表面にシリサイド層を形成する工程と、未反応金属膜を選択エッチングにより除去する工程と、
を含み、前記金属膜を成膜する工程は、前記シリコン基板が配置され前記スパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、前記プロセス空間中、前記シリコン基板と、前記シリコン基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
他の側面によれば本発明は、排気ポートより排気されスパッタ法により金属膜の成膜が生じるプロセス空間を画成する処理容器と、前記処理容器中に設けられ、被処理基板を保持する基板保持台と、前記処理容器中、前記基板保持台上の被処理基板に対向するように設けられたスパッタターゲットと、前記プロセス空間に連通して設けられたイオンゲージと、制御装置と、を含むスパッタ処理装置であって、前記イオンゲージは、熱電子を放出するフィラメントと、前記フィラメントの周囲に設けられ、正電圧を印加され前記熱電子を加速するグリッドと、前記グリッドの近傍に設けられ、前記加速された熱電子と前記プロセス空間中のガスとの衝突により生じたイオンを検出するコレクタとよりなり、前記制御装置は、前記プロセス空間中におけるスパッタ処理の開始に先立って、前記プロセス空間を、前記イオンゲージを使って真空度を監視しながら排気する工程と、前記プロセス空間が所定の真空度に到達した後、前記プロセス空間中においてプラズマを着火する工程を実行し、前記プラズマ着火工程では前記制御装置は、前記イオンゲージによる前記真空度の監視を停止させ、かつ前記フィラメントおよびグリッドを駆動し、前記フィラメントより放出された熱電子を加速して前記グリッドに衝突させることにより二次電子を発生させ、前記二次電子により前記プロセス空間においてプラズマを着火させる工程を実行することを特徴とするスパッタ処理装置を提供する。
本発明によれば、金属膜のスパッタ装置において、プラズマ着火の際に二次電子源に二次電子を放出させることにより、単に熱電子だけを使った場合に比べてプラズマ着火が著しく促進され、プラズマ着火が困難な状況においても、スパッタを実行することが可能となる。特に本発明によれば、スパッタ装置一般において真空度の測定に使われるイオンゲージを二次電子源として使うことにより、簡単な構成により、プラズマ着火が可能となる。
[原理]
図1は、本発明の発明者が従来の直流スパッタ装置を使い、被処理基板上にCo膜を堆積する実験を行った際に遭遇した現象を示す。
図1を参照するに、実験で使った直流スパッタ装置では、ターゲットおよび被処理基板が保持されプラズマが形成される処理容器内に、処理容器外部に配設されたマグネットにより外部磁場が印加され、プラズマが形成される。さらに、このようにして形成されたプラズマ中において金属Coターゲットがスパッタされ、被処理基板上に金属Co膜が堆積されるが、このような金属膜の成膜を続けていると、先にも述べたようにプラズマ着火が困難になる現象が生じる。
図1は、このようにプラズマ着火困難な状況が生じた場合における、ターゲットへの印加電圧の時間変化を示している。ただし図1の実験では、Coスパッタターゲットを使い、Ar雰囲気においてプラズマ着火を試みている。
図1を参照するに、実験で使った直流スパッタ装置では、直流バイアス電源の最大電圧が1000Vであるが、直流バイアス電源が、いったん消火したプラズマの再着火を試みてこの最大電圧をターゲットに繰り返し印加していることがわかる。図1の例では、このように直流バイアス電源が最大電圧を印加しても、プラズマを着火することができないことがわかる。
図1のようにスパッタターゲットに高電圧を印加してもプラズマが形成されない場合には、何らかの原因でプラズマが着火すると急激に系のインピーダンスが変化し、これに伴って生じる電圧オーバーシュートが、直流バイアス電源を損傷させるおそれもある。また瞬間的に高エネルギのプラズマが形成されるため、被処理基板表面に形成されていた微細な半導体素子は、損傷を受ける可能性が高い。
図1の状況は、先にも述べたように、被処理基板上へのCo膜のスパッタに伴い、処理容器内壁、あるいはシールドにも強磁性Co膜が堆積し、プラズマを集束させるマグネットの外部磁場が拡散するためであると考えられるが、図1の関係は、放電を開始するきっかけさえあれば、より低いバイアス電圧においてもプラズマを着火できる可能性があることをも示している。
従来、スパッタ処理装置におけるプラズマ着火に関連して、直流バイアスが印加されているターゲットと基板の間の領域に、熱電子源より熱電子を供給する技術が知られている。
しかし、このような熱電子源より放出される熱電子は数が少なく、加速されて希ガス原子を励起しても、プラズマの着火に到達するのは困難である。
そこで本発明の発明者は、低い直流バイアス電圧下においてプラズマを着火できる手段を鋭意検討した結果、プラズマ着火手段として、処理容器内部の真空度を測定するため使われるイオンゲージを使うことを着想した。
図2は、本発明で使われるイオンゲージ10の構成を示す。
図2を参照するに、イオンゲージ10はフィラメント11と、前記フィラメント11の周囲にコイル状に形成されたグリッド12と、さらに前記グリッド12の近傍に形成されたコレクタ13とよりなり、前記グリッド12には高い正電圧VGが、またコレクタには負電圧VCが印加される。
そこで前記フィラメント11をフィラメント駆動電源Vfにより駆動すると、前記フィラメント11から熱電子が放出されるが、放出された熱電子はグリッド12へと加速され、雰囲気中の気体原子、例えばArなどに衝突すると、これをイオン化する。そこでこのようにして形成されたAr+などの正イオンが、負電圧VCが印加されたコレクタ13に捕捉され、そこでかかるイオンゲージ10では、コレクタ電流13を測定することにより、雰囲気の真空度を測定される。
一方、前記イオンゲージ10が設けられている環境が、すでにプラズマが形成可能な程度の圧力まで減圧されている場合、前記フィラメント11から放出された熱電子は加速されてグリッド12に衝突し、その結果、図示したように、多量の二次電子e-が、グリッド12から放出される。このようにしてグリッド12から放出される二次電子e-の数は、前記フィラメント11から放出される熱電子の数十倍に達する。
そこで本発明では、スパッタ処理装置中において低い電圧でプラズマを着火しようとする場合、このようなイオンゲージを使ってスパッタ処理装置の処理容器中に二次電子を多量に供給し、プラズマの着火を促進する。

[第1の実施形態]
図3は、本発明の第1の実施形態において使われるスパッタ装置20の構成を示す。
図3を参照するに、前記スパッタ装置20は、プラズマが形成されスパッタ処理が行われるプロセス空間21Aを画成する処理容器21を含み、前記処理容器21中には被処理基板Wを保持する基板保持台22が設けられている。
前記プロセス空間21Aは、前記処理容器21に設けられた排気ポート21Bを介して排気され、さらにガスライン21Cより、ArやKr,Ne,Xe,Heなどの希ガスがバルブ21cを介して供給される。
さらに前記処理容器21中には、前記基板保持台22上の被処理基板Wと対向するように、CoやNi、あるいはその他の金属スパッタターゲット23が保持されており、前記スパッタターゲット23には、300〜1000Vの範囲の正の高電圧が印加される。
そこで前記プロセス空間21Aにおいて前記スパッタターゲット23と被処理基板Wの間の電界によりプラズマが形成されると、プラズマのエネルギにより前記スパッタターゲット23がスパッタされ、前記被処理基板W上に前記スパッタターゲット23中の金属元素、例えばCoやNiよりなる金属層が堆積する。
ここで本発明では、前記プラズマの着火のため、前記プロセス空間21A近傍において前記処理容器21か分岐する配管21Dを設け、前記配管21Dに先に図2で説明したイオンゲージ10を配置する。
かかる構成によれば、前記処理容器21内のプロセス空間21Aを、スパッタ処理に先立って排気している場合、あるいは前記プロセス空間21AにArガスなどのプラズマガスを導入している場合には、前記イオンゲージ10を使って、前記プロセス空間21Aの真空度を監視し、スパッタ開始に伴ってプラズマを形成する場合に、前記イオンゲージ10より二次電子e-を前記プロセス空間21Aに供給する。
このようにしてプロセス空間21Aに供給された電子は、前記ターゲット23に印加された正電圧により加速され、前記プロセス空間21A中のAr原子などの希ガス原子をイオン化する。
このようにしてプラズマが形成されスパッタが開始されると、前記イオンゲージは消勢される。
図4は、図3のスパッタ処理装置20の制御を説明するブロック図である。
図4を参照するに、前記スパッタ処理装置20は例えば汎用コンピュータよりなる制御装置31により制御され、前記制御装置31はそのメモリ領域に、前記スパッタ処理装置20の制御プログラムを格納している。そこで、前記制御装置31は前記スパッタ処理装置20を、前記制御プログラムに従って制御する。
また図4中、制御装置31のメモリ領域には、前記イオンゲージ10を制御する制御プログラムが格納されており、前記制御装置31は、前記イオンゲージ10を、前記制御プログラムに従って制御する。なお、前記制御プログラムは、前記イオンゲージ10の制御プログラムも含め、コンピュータ可読記録媒体31Bに記録され、かかるコンピュータ可読記録媒体31Bを介して前記制御装置31を構成する汎用コンピュータに実装される。
図5は、前記制御プログラムに従って前記制御装置31が実行する、スパッタ処理措置20のスパッタ処理動作を示すフローチャートである。
図5を参照するに、ステップ1において前記処理容器21中のプロセス空間21Aが所定のプロセス圧まで排気され、その際ステップ2において、前記イオンゲージ10が駆動され、真空度が測定される。
所定の真空度に到達すると、ステップ3において前記イオンゲージ10による真空度測定は停止され、さらに前記スパッタターゲット23に数百ボルトの正電圧が印加される。前記ステップ3では、前記真空度測定停止とともに前記イオンゲージ10は、前記制御プログラムにより、いったん消勢される。
さらにステップ4では、所定のスパッタ開始タイミングに2〜3秒先立って、前記イオンゲージ10が再駆動され、前記フィラメント11が通電される。
前記ステップ4におけるイオンゲージ10の再駆動から2〜3秒後、ステップ5において前記フィラメント11からの熱電子放射は安定し、前記グリッド12より放出された十分な数の二次電子が、前記プロセス空間21Aにおいてプラズマを着火する。これにより、ステップ5においてスパッタが開始される。ステップ5におけるプラズマ着火の後、ステップ6において、前記イオンゲージ10は消勢される。前記ステップ6のタイミングは、例えば前記ステップ5のプラズマ着火タイミングから2〜3秒後に設定することができる。このようにしてスパッタ処理工程の間イオンゲージ10を消勢することにより、前記フィラメント11の不要な消耗を抑制することができる。
さらにステップ7においてスパッタが終了すると、前記ターゲット23に印加されていた直流バイアス電圧が解除される。
図6は、図3のスパッタ装置20におけるプラズマ着火前後における、前記直流バイアス電圧の変化を示す図である。ただし図6の実験ではスパッタターゲット23としてCoターゲットを使い、また実験はAr雰囲気中において行っており、外部磁場は印加していない。
図6を参照するに、プラズマ着火時にイオンゲージ10から二次電子を導入した場合、外部磁場を印加せずとも約400Vの電圧によりプラズマが着火しており、また着火に伴う電圧オーバーシュートなどもほとんど生じていないことがわかる。
すなわち、図6の関係より、図3のスパッタ処理装置20を使うことにより、低い直流バイアス電圧を使いながら、確実にプラズマを着火することができ、また着火したプラズマを安定に維持することが可能であることがわかる。また外部磁場を印加する必要もないため、強磁性膜などを堆積することにより、外部磁場が処理容器壁に堆積した強磁性膜により拡散してしまうような場合であっても、プラズマの着火および維持を安定して行うことができる。
また、スパッタ処理工程の途中でプラズマを維持するのに必要な直流バイアス電圧が増大する現象が生じた場合には、再びイオンゲージ10を駆動することにより、プラズマ維持電圧を400V前後に維持することが可能となる。
このような低いエネルギのプラズマを使うことにより、シリコンウェハ上に微細な半導体素子が形成されている場合でも、CoやNiなどの金属膜を、半導体素子に損傷を与えることなく堆積することが可能となる。
ところで前記スパッタ処理装置20で使われるイオンゲージ10では、二次電子を放出している間も、前記コレクタ13に入来する正イオンの数を検出しており、検出された正イオンの数が所定数を超えると、プロセス空間の真空が破られたと判断し、保護のため動作が遮断されるようにプログラムされている。
そこで、このようなイオンゲージ10を、前記図3のスパッタ処理装置20のようにプラズマ着火時に使った場合には、着火途中でも多量の陽イオンがイオンゲージ10に入来し、イオンゲージ10が遮断されてしまうおそれがある。
このため、図3のスパッタ処理装置20では、前記イオンゲージ10が設けられる配管21Dを図示の例では90度屈曲させ、前記プロセス空間21Aの側から見た場合に、前記イオンゲージ10の1/3以下の部分を残して、他の部分が隠れるように構成している。かかる構成によれば、前記イオンゲージ10から導入される二次電子の数は減るものの、プラズマ着火時点において、イオンゲージ10を安定に動作させることが可能になる。もちろん、前記配管21Dの屈曲角は90度に限定されるものではなく、その他の角度であってもよい。
なお、前記イオンゲージ10において、フィラメント11としてW(タングステン)を使った場合には、フィラメントが酸化により、容易に断線してしまう問題が見いだされた。また前記フィラメント11としてWを使った場合には、形成されるCoあるいはNiの金属膜が不純物により汚染される場合があることが見いだされた。
これに対し本発明では、前記フィラメント11としてIr(イリジウム)など、白金属の金属を使うことで、上記の困難を克服している。このようなフィラメント11として使える白金属の金属としては、Irの他に、Pt,Ru(ルテニウム)などを挙げることができる。

[第2の実施形態]
図7は、本発明の第2の実施形態によるスパッタ処理装置で使われるイオンゲージ10Aの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図7を参照するに、本実施形態によるイオンゲージ10Aでは、前記コレクタ13が、制御装置31により制御されるスイッチ13Xを介して接地されている。
そこで本実施形態では、前記図5のステップ4の工程においてイオンゲージが再駆動される際に、前記スイッチ13Xが閉じられ、これにより、前記イオンゲージの保護機能が解除される。また同時に前記コレクタ13への正電圧の印加も解除される。
このように図7のイオンゲージ10Aを使うことにより、プラズマ着火動作の際にイオンゲージが誤動作して遮断されることがなく、このため先の図3のようにイオンゲージをプラズマが形成される空間から隠れるように配置する必要がなくなり、前記イオンゲージ10Aは、図8に示すようにプロセス空間21Aの直近に配置することが可能となる。ただし図8中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図8の構成によれば、前記イオンゲージ12がプロセス空間21Aの直近に形成されるため、多量の二次電子をプロセス空間21Aに導入することにより、プラズマの着火を促進することが可能となる。

[第3の実施形態]
図9A〜9Lは、本発明の第3の実施形態による半導体装置40の製造方法の概要を示す。また図10は、図1H〜図1Lの工程に対応するフローチャートを示すs。
図9Aを参照するに、前記半導体装置40は、シリコン基板41上に形成されたnチャネルMOSトランジスタであり、前記シリコン基板41上にはSTI(シャロートレンチアイソレーション)型の素子分離領域41Iにより素子領域41Aが形成される。前記素子領域41Aには、例えばp型ウェル(図示せず)が形成されている。
次に図9Bの工程において、前記シリコン基板41上にはSiON膜42が、1〜2nmの膜厚で形成され、さらに図9Cの工程において、前記SiON膜42上にポリシリコン膜43が形成される。
次に図9Dの工程において、前記ポリシリコン膜43およびその下のSiON膜42がパターニングされ、ポリシリコンゲート電極43GおよびSiONゲート絶縁膜42Gが形成される。図示の例では前記半導体装置40は、60nmノートあるいはそれ以降のnチャネルMOSトランジスタであり、前記ポリシリコンゲート電極43Gは、例えば35nm、あるいはそれ以下のゲート長に形成されている。
次に図9Eの工程において、前記ゲート電極43GをマスクにP+あるいはAs+が、典型的には1〜5keVの加速電圧下、5〜9×1014cm-2のドーズ量でイオン注入され、前記シリコン基板41中、前記ゲート電極43の両側に、例えばn型の拡散領域41a,41bが、それぞれソースおよびドレインエクステンション領域として、典型的には20nm以下の接合深さに形成されている。
さらに図9Fの工程において、前記ゲート電極43Gのそれぞれの側壁面上に、側壁絶縁膜44A,44Bが形成され、さらに図9Gの工程において、前記シリコン基板41中、前記側壁絶縁膜44A,44Bのそれぞれ外側に、前記ゲート電極43Gおよび側壁絶縁膜44A,44Bをマスクに、P+が、典型的には6〜15keVの加速電圧下、5×1013〜1016cm-2の、あるいはAs+が典型的には35〜40keVの加速電圧下、5×1015cm-2のドーズ量でイオン注入され、n+型拡散領域41c,41dが、それぞれ前記nチャネルMOSトランジスタのソースおよびドレイン領域として形成されている。
次に図9Hの工程において、前記図9Gの構造は前記図3あるいは図8のスパッタ装置20あるいは20A中に導入され、図10のフローチャートにおけるステップ11に対応して、前記図9Gの構造上に金属ニッケル膜45が、典型的には10〜50nmの膜厚に、例えばNiターゲットを使ったスパッタ法により形成され、引き続き、図9Hのステップ12に対応して、前記金属ニッケル膜45上にTiN膜45Nが保護膜として、例えば反応性パッタ法により、例えば10nmの膜厚に形成される。
次に図9Iの工程において、前記図1Hの構造は、前記スパッタ装置から熱処理装置に移され、図10のステップ13に対応して、以下に説明するシリサイド形成工程が実行される。
より具体的には、前記図9Iの工程において前記図9Hの構造を、Arなど不活性ガス雰囲気中、0.3Paの圧力下、220〜270℃、好ましくは240℃の温度で180秒間熱処理し、前記金属ニッケル膜45を、前記ソース領域41c,ドレイン領域41d、ゲート電極43の表面と反応させ、組成が主としてNi2Siで表されるニッケルシリサイド膜46s,46d,46gを、それぞれ前記ソース領域41c,ドレイン領域41d、ゲート電極43に、典型的には12〜20nmの膜厚に形成する。
次に図10のステップ14に対応する図9Jの工程において、前記金属ニッケル膜45およびその表面のTiN層45Nは、例えば硫酸と過酸化水素水よりなるエッチャント(SPM)を使った通常のウェット選択エッチング処理により除去され、さらに図10のステップ15に対応する図9Kの工程において、図9Jの構造は、Arガス雰囲気中、300〜500℃、好ましくは340〜400℃の温度で30〜600秒間熱処理され、前記Ni2Si相を主とするシリサイド層6s,6d,6gは、NiSi相よりなる低抵抗ニッケルモノシリサイド層6S,6D,6Gに変換される。なお、図9Kの工程は、Arガス雰囲気以外にも、例えば窒素ガス雰囲気中において実行することが可能である。
本実施形態では、図9HのNi膜45のスパッタ工程において、シリコン基板41中に形成された浅い拡散領域41a〜41dが損傷しないような、300〜400V程度の直流バイアス電圧を使いながら、スパッタ処理装置中において速やかにプラズマを着火し、所望の金属膜の堆積を実行することが可能となる。
以上の実施形態では、スパッタ処理により形成される金属膜がCo膜あるいはNi膜の場合について説明したが、本発明はかかる特定の金属膜に限定されるものではなく、他の強磁性金属膜、あるいは非磁性金属膜の堆積の際にも有用である。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。

(付記1) 被処理基板上に金属膜をスパッタ法により成膜する成膜方法であって、
前記スパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、
前記プロセス空間中、前記被処理基板と、前記被処理基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、
前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とする成膜方法。
(付記2) 前記金属膜は、磁性金属膜であることを特徴とする付記1記載の成膜方法。
(付記3) 前記二次電子源は、熱電子源と、前記熱電子源の周囲に設けられ正電圧を印加されるグリッドと、前記グリッドの近傍に設けられ正イオンを捕捉するコレクタよりなるイオンゲージであることを特徴とする付記1または2記載の成膜方法。
(付記4)
前記プラズマ着火工程では前記二次電子が、前記熱電子源を駆動して熱電子を放出させ、前記グリッドに正電圧を印加して前記熱電子を前記グリッドに衝突させることにより発生されることを特徴とする付記3記載の成膜方法。
(付記5) 前記熱電子源は、前記プラズマ着火工程の後、前記プラズマが持続している状態において、消勢されることを特徴とする付記3または4記載の成膜方法。
(付記6) 前記熱電子源は、前記プラズマ着火工程の後、所定時間経過後に消勢されることを特徴とする付記5記載の成膜方法。
(付記7) 前記熱電子源は、白金族の金属フィラメントよりなることを特徴とする付記3〜6のうち、いずれか一項記載の成膜方法。
(付記8) 前記イオンゲージは、前記プロセス空間を減圧する工程の間、前記プロセス空間の真空度を測定するのに使われることを特徴とする付記3〜7のうち、いずれか一項記載の成膜方法。
(付記9) 前記イオンゲージによる真空度の測定は、前記プラズマ着火工程では停止されることを特徴とする付記8記載の成膜方法。
(付記10) 前記プラズマ着火工程では、前記コレクタは接地されることを特徴とする付記3〜9のうち、いずれか一項記載の成膜方法。
(付記11) 前記スパッタ法は、前記被処理基板とターゲットとの間に、直流電源により直流バイアスを印加する直流スパッタ法により実行されることを特徴とする付記1〜10のうち、いずれか一項記載の成膜方法。
(付記12) 拡散領域が露出されたシリコン基板上に金属膜を直流スパッタ法により成膜する工程と、
前記金属膜を前記拡散領域表面と反応させ、前記拡散領域表面にシリサイド層を形成する工程と、
未反応金属膜を選択エッチングにより除去する工程と、
を含み、
前記金属膜を成膜する工程は、
前記シリコン基板が配置され前記スパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、
前記プロセス空間中、前記シリコン基板と、前記シリコン基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、
前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とする半導体装置の製造方法。
(付記13)
汎用コンピュータによりスパッタ処理装置を制御させ、前記スパッタ処理装置に金属膜の成膜処理を実行させるプログラムを記録したコンピュータ可読記録媒体であって、前記金属膜の成膜処理は、
前記スパッタ処理装置中においてスパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、
前記プロセス空間中、前記被処理基板と、前記被処理基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、
前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とするコンピュータ可読記録媒体。
(付記14)
排気ポートより排気されスパッタ法により金属膜の成膜が生じるプロセス空間を画成する処理容器と、
前記処理容器中に設けられ、被処理基板を保持する基板保持台と、
前記処理容器中、前記基板保持台上の被処理基板に対向するように設けられたスパッタターゲットと、
前記プロセス空間に連通して設けられたイオンゲージと、
制御装置と、を含むスパッタ処理装置であって、
前記イオンゲージは、
熱電子を放出するフィラメントと、
前記フィラメントの周囲に設けられ、正電圧を印加され前記熱電子を加速するグリッドと、
前記グリッドの近傍に設けられ、前記加速された熱電子と前記プロセス空間中のガスとの衝突により生じたイオンを検出するコレクタとよりなり、
前記制御装置は、前記プロセス空間中におけるスパッタ処理の開始に先立って、
前記プロセス空間を、前記イオンゲージを使って真空度を監視しながら排気する工程と、
前記プロセス空間が所定の真空度に到達した後、前記プロセス空間中においてプラズマを着火する工程を実行し、
前記プラズマ着火工程では前記制御装置は、前記イオンゲージによる前記真空度の監視を停止させ、かつ前記フィラメントおよびグリッドを駆動し、前記フィラメントより放出された熱電子を加速して前記グリッドに衝突させることにより二次電子を発生させ、前記二次電子により前記プロセス空間においてプラズマを着火させる工程を実行することを特徴とするスパッタ処理装置。
(付記14)
前記制御装置は、前記着火工程の間、前記イオンゲージのコレクタを接地することを特徴とする付記13記載のスパッタ処理装置。
(付記15)
前記イオンゲージは、前記処理容器から分岐し、前記プロセス空間に連通する副空間中に設けられ、前記副空間は、前記プロセス空間の側から見て、前記イオンゲージの2/3以上が隠されるように屈曲していることを特徴とする付記13記載のスパッタ処理装置。
(付記16)
前記制御装置は、前記プロセス空間におけるプラズマ着火後、前記プラズマが持続している状態において、前記フィラメントおよびグリッドを消勢することを特徴とする付記13〜15のうち、いずれか一項記載のスパッタ処理装置。
本発明の基礎となる研究で遭遇した現象を説明する図である。 本発明で使われるイオンゲージの構成を説明する図である。 本発明の第1の実施形態によるスパッタ処理装置の構成を示す図である。 図3のスパッタ処理装置の制御系の構成を示すブロック図である。 図3のスパッタ処理装置を使って実行される、本発明の第1の実施形態による金属膜のスパッタ処理工程を示すフローチャートである。 図3のスパッタ処理装置において観察された、プラズマ着火前後の直流バイアス電圧の変化の様子を示す図である。 本発明の第2の実施形態によるスパッタ処理装置において使われるイオンゲージの構成を示す図である。 本発明の第2の実施形態によるスパッタ処理装置の構成を示す図である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その1)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その2)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その3)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その4)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その5)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その6)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その7)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その8)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その9)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その10)である。 本発明の第3の実施形態による半導体装置の製造工程を示す図(その11)である。 半導体装置の製造工程を示すフローチャートである。
符号の説明
10,10A イオンゲージ
11 フィラメント
12 グリッド
13 コレクタ
13X スイッチ
20,20A スパッタ処理装置
21 処理容器
21A プロセス空間
21B 排気ポート
21C ガス導入ライン
21c バルブ
21D 配管
22 基板保持台
23 ターゲット
31 制御装置
31A プログラム
31B 記録媒体
32 駆動回路
40 半導体装置
41 シリコン基板
41A 素子領域
41I 素子分離領域
41a,41b ソース/ドレインエクステンション領域
41c,41d ソース/ドレイン領域
42 絶縁膜
42G ゲート絶縁膜
43 ポリシリコン膜
43G ゲート電極
44A,44B 側壁絶縁膜
45 金属Ni膜
45N TiN保護膜
46s,46d,46g Ni2Si膜
46S,46D,46G NiSi膜

Claims (10)

  1. 被処理基板上に金属膜をスパッタ法により成膜する成膜方法であって、
    前記スパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、
    前記プロセス空間中、前記被処理基板と、前記被処理基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、
    前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とする成膜方法。
  2. 前記金属膜は、磁性金属膜であることを特徴とする請求項1記載の成膜方法。
  3. 前記二次電子源は、熱電子源と、前記熱電子源の周囲に設けられ正電圧を印加されるグリッドと、前記グリッドの近傍に設けられ正イオンを捕捉するコレクタよりなるイオンゲージであることを特徴とする請求項1または2記載の成膜方法。
  4. 前記プラズマ着火工程では前記二次電子が、前記熱電子源を駆動して熱電子を放出させ、前記グリッドに正電圧を印加して前記熱電子を前記グリッドに衝突させることにより発生されることを特徴とする請求項3記載の成膜方法。
  5. 前記熱電子源は、前記プラズマ着火工程の後、前記プラズマが持続している状態において、消勢されることを特徴とする請求項3または4記載の成膜方法。
  6. 前記熱電子源は、白金族の金属フィラメントよりなることを特徴とする請求項3〜5のうち、いずれか一項記載の成膜方法。
  7. 拡散領域が露出されたシリコン基板上に金属膜を直流スパッタ法により成膜する工程と、
    前記金属膜を前記拡散領域表面と反応させ、前記拡散領域表面にシリサイド層を形成する工程と、
    未反応金属膜を選択エッチングにより除去する工程と、
    を含み、
    前記金属膜を成膜する工程は、
    前記シリコン基板が配置され前記スパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、
    前記プロセス空間中、前記シリコン基板と、前記シリコン基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、
    前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とする半導体装置の製造方法。
  8. 汎用コンピュータによりスパッタ処理装置を制御させ、前記スパッタ処理装置に金属膜の成膜処理を実行させるプログラムを記録したコンピュータ可読記録媒体であって、前記金属膜の成膜処理は、
    前記スパッタ処理装置中においてスパッタ法により金属膜の成膜が生じるプロセス空間を減圧する工程と、
    前記プロセス空間中、前記被処理基板と、前記被処理基板に対向するように配置されたターゲットとの間に直流バイアス電圧を印加する工程と、
    前記プロセス空間中に、二次電子源より二次電子を導入し、プラズマを着火する工程と、を含むことを特徴とするコンピュータ可読記録媒体。
  9. 排気ポートより排気されスパッタ法により金属膜の成膜が生じるプロセス空間を画成する処理容器と、
    前記処理容器中に設けられ、被処理基板を保持する基板保持台と、
    前記処理容器中、前記基板保持台上の被処理基板に対向するように設けられたスパッタターゲットと、
    前記プロセス空間に連通して設けられたイオンゲージと、
    制御装置と、を含むスパッタ処理装置であって、
    前記イオンゲージは、
    熱電子を放出するフィラメントと、
    前記フィラメントの周囲に設けられ、正電圧を印加され前記熱電子を加速するグリッドと、
    前記グリッドの近傍に設けられ、前記加速された熱電子と前記プロセス空間中のガスとの衝突により生じたイオンを検出するコレクタとよりなり、
    前記制御装置は、前記プロセス空間中におけるスパッタ処理の開始に先立って、
    前記プロセス空間を、前記イオンゲージを使って真空度を監視しながら排気する工程と、
    前記プロセス空間が所定の真空度に到達した後、前記プロセス空間中においてプラズマを着火する工程を実行し、
    前記プラズマ着火工程では前記制御装置は、前記イオンゲージによる前記真空度の監視を停止させ、かつ前記フィラメントおよびグリッドを駆動し、前記フィラメントより放出された熱電子を加速して前記グリッドに衝突させることにより二次電子を発生させ、前記二次電子により前記プロセス空間においてプラズマを着火させる工程を実行することを特徴とするスパッタ処理装置。
  10. 前記イオンゲージは、前記処理容器から分岐し、前記プロセス空間に連通する副空間中に設けられ、前記副空間は、前記プロセス空間の側から見て、前記イオンゲージの2/3以上が隠されるように屈曲していることを特徴とする請求項9記載のスパッタ処理装置。
JP2006123702A 2006-04-27 2006-04-27 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置 Expired - Fee Related JP4983087B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006123702A JP4983087B2 (ja) 2006-04-27 2006-04-27 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置
US11/466,511 US7816254B2 (en) 2006-04-27 2006-08-23 Film forming method, fabrication process of semiconductor device, computer-readable recording medium and sputtering apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006123702A JP4983087B2 (ja) 2006-04-27 2006-04-27 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置

Publications (2)

Publication Number Publication Date
JP2007291485A true JP2007291485A (ja) 2007-11-08
JP4983087B2 JP4983087B2 (ja) 2012-07-25

Family

ID=38648850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006123702A Expired - Fee Related JP4983087B2 (ja) 2006-04-27 2006-04-27 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置

Country Status (2)

Country Link
US (1) US7816254B2 (ja)
JP (1) JP4983087B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141145A (ja) * 2007-12-06 2009-06-25 Sharp Corp 半導体素子及びその製造方法並びに表示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5286664B2 (ja) * 2006-11-29 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10388533B2 (en) * 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR20230144106A (ko) 2017-11-11 2023-10-13 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
KR102536820B1 (ko) 2018-03-09 2023-05-24 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108374A (ja) * 1987-09-21 1989-04-25 Leybold Ag 陰極スパツタリング装置
JPH03253564A (ja) * 1990-03-02 1991-11-12 Shinko Seiki Co Ltd スパッタリング装置
JPH1174225A (ja) * 1997-05-08 1999-03-16 Applied Materials Inc 高密度プラズマを有する持続セルフスパッタリングリアクタ
JP2001215163A (ja) * 2000-02-02 2001-08-10 Anelva Corp 電離真空計
JP2002012970A (ja) * 2000-04-28 2002-01-15 Canon Inc スパッタ装置及びスパッタ方法
JP2002533868A (ja) * 1997-10-14 2002-10-08 アドバンスト・エナジー・インダストリーズ・インコーポレイテッド 早い電圧増加によるプラズマ点火を目的としたシステム
JP2004111479A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 半導体装置及びその製造方法
JP2008540821A (ja) * 2005-05-04 2008-11-20 エーリコン・トレイディング・アーゲー・トリューバッハ プラズマ処理プラント用プラズマ増幅器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341397B2 (ja) * 1993-10-14 2002-11-05 富士電機株式会社 オゾン発生装置
JP4531145B2 (ja) 1997-05-27 2010-08-25 株式会社アルバック 極薄絶縁膜形成方法
US6375810B2 (en) * 1997-08-07 2002-04-23 Applied Materials, Inc. Plasma vapor deposition with coil sputtering
JP2000105916A (ja) 1998-09-29 2000-04-11 Fujitsu Ltd 磁気記録媒体及びその製造方法
TW460897B (en) * 2000-10-06 2001-10-21 Mosel Vitelic Inc Method and device of preventing the filament of source head short-circuiting to the cathode ray tube
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
JP2004244690A (ja) 2003-02-14 2004-09-02 Raiku:Kk スパッタリング成膜方法、成膜製品及びスパッタリング装置の電子流量調節装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108374A (ja) * 1987-09-21 1989-04-25 Leybold Ag 陰極スパツタリング装置
JPH03253564A (ja) * 1990-03-02 1991-11-12 Shinko Seiki Co Ltd スパッタリング装置
JPH1174225A (ja) * 1997-05-08 1999-03-16 Applied Materials Inc 高密度プラズマを有する持続セルフスパッタリングリアクタ
JP2002533868A (ja) * 1997-10-14 2002-10-08 アドバンスト・エナジー・インダストリーズ・インコーポレイテッド 早い電圧増加によるプラズマ点火を目的としたシステム
JP2001215163A (ja) * 2000-02-02 2001-08-10 Anelva Corp 電離真空計
JP2002012970A (ja) * 2000-04-28 2002-01-15 Canon Inc スパッタ装置及びスパッタ方法
JP2004111479A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 半導体装置及びその製造方法
JP2008540821A (ja) * 2005-05-04 2008-11-20 エーリコン・トレイディング・アーゲー・トリューバッハ プラズマ処理プラント用プラズマ増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141145A (ja) * 2007-12-06 2009-06-25 Sharp Corp 半導体素子及びその製造方法並びに表示装置

Also Published As

Publication number Publication date
US20070254477A1 (en) 2007-11-01
US7816254B2 (en) 2010-10-19
JP4983087B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4983087B2 (ja) 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置
US10658189B2 (en) Etching method
JP7293211B2 (ja) 高エネルギー原子層エッチング
US10090191B2 (en) Selective plasma etching method of a first region containing a silicon atom and an oxygen atom
KR101643830B1 (ko) 결합된 실리콘 산화물 에칭 및 오염 제거 프로세스
US7781340B2 (en) Method and system for etching high-k dielectric materials
TW396512B (en) Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition
US9911607B2 (en) Method of processing target object
JP2008530783A5 (ja)
JP2008529314A5 (ja)
TW201123274A (en) A technique for processing a substrate having a non-planar surface
US11658043B2 (en) Selective anisotropic metal etch
JP2009526155A (ja) プラズマ点火方法
JP2020522838A (ja) イオン原料物質としてヨウ化アルミニウムを使用する場合の水素共ガス
JP2014053452A (ja) 半導体装置の製造方法
US9257291B2 (en) Method for forming a silicide layer at the bottom of a hole and device for implementing said method
US11107692B2 (en) Etching method
US20050196961A1 (en) Method for forming a semiconductor device having metal silicide
CN111640663B (zh) 基片处理方法
JP2000164732A (ja) 半導体装置およびその製造方法
JP5727853B2 (ja) プラズマ生成方法
JP2007043107A (ja) 半導体装置の作製方法
WO2010001645A1 (ja) 金属酸化物絶縁膜の成膜方法
WO2014010751A1 (en) Etching apparatus and etching method technical field
KR100271799B1 (ko) 반도체장치의제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees