JP2007288373A - アナログ・デジタル共用チューナ - Google Patents
アナログ・デジタル共用チューナ Download PDFInfo
- Publication number
- JP2007288373A JP2007288373A JP2006111444A JP2006111444A JP2007288373A JP 2007288373 A JP2007288373 A JP 2007288373A JP 2006111444 A JP2006111444 A JP 2006111444A JP 2006111444 A JP2006111444 A JP 2006111444A JP 2007288373 A JP2007288373 A JP 2007288373A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- gain
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】受信していない側のIF端子から受信している側のIF端子への輻射を軽減する。
【解決手段】アナログ・デジタル共用チューナ1は、アナログ放送及びデジタル放送のどちらを受信中であるかを判別し、アナログ放送を受信中であると判別した場合には、デジタルIF−AGC回路17に対して、最小利得での制御を指示し、デジタル放送を受信中であると判別した場合には、アナログIF−AGC回路18に対して、最小利得での制御を指示する利得指示回路19を備えている。
【選択図】図1
【解決手段】アナログ・デジタル共用チューナ1は、アナログ放送及びデジタル放送のどちらを受信中であるかを判別し、アナログ放送を受信中であると判別した場合には、デジタルIF−AGC回路17に対して、最小利得での制御を指示し、デジタル放送を受信中であると判別した場合には、アナログIF−AGC回路18に対して、最小利得での制御を指示する利得指示回路19を備えている。
【選択図】図1
Description
本発明は、デジタルテレビジョン放送などの高周波信号を受信するためのアナログ・デジタル共用チューナに関するものである。
近年、放送のデジタル化が進行し、アナログ放送及びデジタル放送を受信することができるアナログ・デジタル共用チューナの必要性が高まってきている。また、デジタル放送は、従来のアナログ放送と同じチャンネル帯域幅を持つため、信号の受信から中間周波信号(以下、IF(Intermediate Frequency)信号という)への周波数の変換までを1のチューナで構成することが可能となっており、種々のアナログ・デジタル共用チューナが提案されている(特許文献1参照)。
特開2003−204274号公報
一方、アナログ・デジタル共用チューナでは、近接するデジタルIF端子とアナログ出力端子の双方が同一の信号を出力することになるため、一方の端子から出力されたIF信号が他方の端子に輻射され、同一チャンネル妨害(アナログ側の画面ではゴースト等の問題、デジタル側では入力感度の低下)の原因となる。
本発明は、上記課題に鑑みてなされたもので、受信していない側のIF端子から受信している側のIF端子への輻射を軽減するアナログ・デジタル共用チューナを提供することを目的としている。
上記目的を達成すべく、請求項1に記載のアナログ・デジタル共用チューナは、アナログ放送及びデジタル放送を受信可能に構成されたアナログ・デジタル共用チューナであって、アナログ放送に対応する中間周波数信号である第1中間周波数信号の利得を制御する第1利得制御手段と、デジタル放送に対応する中間周波数信号である第2中間周波数信号の利得を制御する第2利得制御手段と、アナログ放送及びデジタル放送のどちらを受信中であるかを判別する判別手段と、前記判別手段によって、アナログ放送を受信中であると判別された場合に、前記第2利得制御手段に対して、最小利得での制御を指示し、デジタル放送を受信中であると判別された場合に、前記第1利得制御手段に対して、最小利得での制御を指示する利得指示手段とを備えることを特徴としている。
請求項2に記載のアナログ・デジタル共用チューナは、請求項1に記載のアナログ・デジタル共用チューナであって、前記第1利得制御手段が、フォワード型AGC回路又はリバース型AGC回路を備え、前記第2利得制御手段が、フォワード型AGC回路又はリバース型AGC回路を備えることを特徴としている。
請求項3に記載のアナログ・デジタル共用チューナは、請求項1又は請求項2に記載のアナログ・デジタル共用チューナであって、前記第1中間周波数信号を復調するアナログ復調手段、及び、前記第2中間周波数信号を復調するデジタル復調手段の少なくとも一方を備えることを特徴としている。
請求項4に記載のアナログ・デジタル共用チューナは、請求項1又は請求項2に記載のアナログ・デジタル共用チューナであって、前記第2中間周波数信号を復調するデジタル復調手段と、前記デジタル復調手段により復調された信号に対してMPEG方式のデコード処理を施すMPEGデコーダとを備えることを特徴としている。
請求項1に記載の発明によれば、アナログ放送を受信中であると判別された場合に、デジタル放送に対応する中間周波数信号である第2中間周波数信号の利得を制御する第2利得制御手段に対して、最小利得での制御が指示され、デジタル放送を受信中であると判別された場合に、アナログ放送に対応する中間周波数信号である第1中間周波数信号の利得を制御する第1利得制御手段に対して、最小利得での制御が指示されるため、受信していない側のIF端子から受信している側のIF端子への輻射を効果的に軽減することができる。
請求項2に記載の発明によれば、アナログ放送に対応する中間周波数信号である第1中間周波数信号の利得を制御する第1利得制御手段が、フォワード型AGC回路又はリバース型AGC回路を備え、デジタル放送に対応する中間周波数信号である第2中間周波数信号の利得を制御する第2利得制御手段が、フォワード型AGC回路又はリバース型AGC回路を備えるため、第1利得制御手段及び第2利得制御手段が適正な構成で実現される。
請求項3に記載の発明によれば、第1中間周波数信号を復調するアナログ復調手段、及び、第2中間周波数信号を復調するデジタル復調手段の少なくとも一方を備えるため、アナログ放送に対応する中間周波数信号及びデジタル放送に対応する中間周波数信号の少なくとも一方の復調処理を行うアナログ・デジタル共用チューナを実現できる。
請求項4に記載の発明によれば、デジタル復調手段により復調された信号に対してMPEG方式のデコード処理を施すMPEGデコーダを備えるため、デジタル復調手段により復調された信号に対してMPEG方式のデコード処理を施し、画像信号及び音声信号を出力することの可能なアナログ・デジタル共用チューナを実現できる。
以下、本発明に係るアナログ・デジタル共用チューナについて図面を用いて説明する。
まず、従来のアナログ・デジタル共用チューナの構成を説明する。図7は、従来のアナログ・デジタル共用チューナの構成の一例を示す構成図である。デジタル・アナログ共用チューナ1Aは、RF(Radio Frequency)信号入力端子11、RF利得制御回路12、混合回路13、局部発振回路14、及びPLL(Phase Locked Loop)回路15を備えている。これらは、RF信号を受け付けてIF信号に変換する処理を行うものである。また、デジタル・アナログ共用チューナ1Aは、バンドパスフィルタ21、22、23を備えている。バンドパスフィルタ21、22、23は、IF信号に重畳されたノイズ成分を除去するため、所定の帯域のみを通過させる信号フィルタである。
まず、従来のアナログ・デジタル共用チューナの構成を説明する。図7は、従来のアナログ・デジタル共用チューナの構成の一例を示す構成図である。デジタル・アナログ共用チューナ1Aは、RF(Radio Frequency)信号入力端子11、RF利得制御回路12、混合回路13、局部発振回路14、及びPLL(Phase Locked Loop)回路15を備えている。これらは、RF信号を受け付けてIF信号に変換する処理を行うものである。また、デジタル・アナログ共用チューナ1Aは、バンドパスフィルタ21、22、23を備えている。バンドパスフィルタ21、22、23は、IF信号に重畳されたノイズ成分を除去するため、所定の帯域のみを通過させる信号フィルタである。
RF信号入力端子11は、RF信号を受け付ける端子である。RF利得制御回路12は、後述する増幅回路42から受けるRF利得制御信号に基づいて、受け付けられたRF信号を所定の信号レベルに制御する回路である。混合回路13、局部発振回路14およびPLL回路15は、RF信号をIF信号に周波数変換する回路である。混合回路13は、RF信号を局部発振回路14から出力される局部発振信号とミキシングしてIF信号に周波数変換するものである。局部発振回路14は、PLL回路15により制御されて局部発振信号を混合回路13へ出力するものである。PLL回路15は、局部発振回路14を制御するものである。
また、デジタル・アナログ共用チューナ1Aは、IF信号をアナログ復調系統とデジタル復調系統に分配するIF信号分配回路16を備えている。更に、デジタル・アナログ共用チューナ1Aは、アナログ変調されているIF信号を復調するアナログ復調回路92を備えている。また、デジタル・アナログ共用チューナ1Aは、アナログ復調回路92の出力端子として、画像信号を出力するビデオ(VIDEO)出力端子93、及び、音声信号を出力するオーディオ(AUDIO)出力端子94を備えている。
更に、デジタル・アナログ共用チューナ1Aは、SAW(Surface Acoustic Wave)フィルタ31、32、デジタルIF−AGC回路17、及び、増幅器45を備えている。これらの回路は、デジタル変調されているIF信号を出力するための処理に関するものである。デジタルIF−AGC(Automatic Gain Control)回路17は、デジタルIF−AGC端子52からの入力に基づいてデジタルIF信号の利得を制御するものである。
次に、デジタル・アナログ共用チューナ1Aの動作について説明する。デジタル・アナログ共用チューナ1Aにおいては、RF信号入力端子11に入力され、バンドパスフィルタ21、22により帯域フィルタリングされたRF信号は、増幅器41及びRF利得制御回路12によって所定の信号レベルに制御される。そして、RF信号は、混合回路13により、PLL回路15によって制御されて局部発振回路14から出力された局部発振信号とミキシングされ、IF信号に変換される。
増幅回路44により増幅されたIF信号は、IF信号分配回路16により、アナログ復調処理を行う系統とデジタル出力処理を行う系統とに分配される。そして、アナログ放送が受信されているときは、IF信号(=アナログIF信号)は、アナログ復調回路92により復調され、ビデオ出力端子93、及び、音声信号を出力するオーディオ出力端子94から出力される。デジタル放送が受信されているときは、IF信号(=デジタルIF信号)は、SAWフィルタ31、32により帯域フィルタリングされた後、デジタルIF−AGC回路17、及び、増幅回路45により増幅され、デジタルIF出力端子51から出力される。
<第1実施形態>
図1は、本発明に係るアナログ・デジタル共用チューナの構成の一例(第1実施形態)を示す構成図である。上述の従来のアナログ・デジタル共用チューナ1Aと同様の構成については、同一の参照符号を付し、その説明を省略する。本発明の第1実施形態に係るアナログ・デジタル共用チューナ1は、利得指示回路19を備え、アナログ復調回路92に換えて、アナログIF−AGC回路18、増幅器46、アナログIF−AGC端子53及び、アナログIF出力端子54を備えている点でアナログ・デジタル共用チューナ1Aと相違している。
図1は、本発明に係るアナログ・デジタル共用チューナの構成の一例(第1実施形態)を示す構成図である。上述の従来のアナログ・デジタル共用チューナ1Aと同様の構成については、同一の参照符号を付し、その説明を省略する。本発明の第1実施形態に係るアナログ・デジタル共用チューナ1は、利得指示回路19を備え、アナログ復調回路92に換えて、アナログIF−AGC回路18、増幅器46、アナログIF−AGC端子53及び、アナログIF出力端子54を備えている点でアナログ・デジタル共用チューナ1Aと相違している。
利得指示回路19(判別手段、利得指示手段に相当する)は、デジタルIF−AGC端子52及びアナログIF−AGC端子53からの入力に基づいて、デジタルIF−AGC回路17及びアナログIF−AGC回路18に対して利得を指示するものである。具体的には、利得指示回路19は、まず、アナログ放送及びデジタル放送のどちらを受信中であるかを判別する。そして、利得指示回路19は、アナログ放送を受信中であると判別した場合には、デジタルIF−AGC回路17に対して、最小利得での制御を指示し、アナログIF−AGC回路18に対して、通常利得での制御を指示する。一方、デジタル放送を受信中であると判別した場合には、利得指示回路19は、アナログIF−AGC回路18に対して、最小利得での制御を指示し、デジタルIF−AGC回路17に対して、通常利得での制御を指示するものである。
アナログIF−AGC回路18(第1利得制御手段に相当する)は、利得指示回路19からの指示に基づいて、IF信号分配回路16により分配されたIF信号の内、アナログ変調されているIF信号に対する利得を制御するものである。デジタルIF−AGC回路17(第2利得制御手段に相当する)は、利得指示回路19からの指示に基づいて、IF信号分配回路16により分配されたIF信号の内、デジタル変調されているIF信号に対する利得を制御するものである。増幅器46は、デジタルIF−AGC回路17の出力を所定の信号レベルに増幅し、デジタルIF出力端子54から出力するものである。
また、デジタルIF−AGC回路17及びアナログIF−AGC回路18は、フォワード型AGC回路又はリバース型AGC回路で構成されている。すなわち、下記の4つの形態のいずれかである。
(1)デジタルIF−AGC回路17がフォワード型AGC回路であって、且つ、アナログIF−AGC回路18がフォワード型AGC回路である。
(2)デジタルIF−AGC回路17がフォワード型AGC回路であって、且つ、アナログIF−AGC回路18がリバース型AGC回路である。
(3)デジタルIF−AGC回路17がリバース型AGC回路であって、且つ、アナログIF−AGC回路18がフォワード型AGC回路である。
(4)デジタルIF−AGC回路17がリバース型AGC回路であって、且つ、アナログIF−AGC回路18がリバース型AGC回路である。
(1)デジタルIF−AGC回路17がフォワード型AGC回路であって、且つ、アナログIF−AGC回路18がフォワード型AGC回路である。
(2)デジタルIF−AGC回路17がフォワード型AGC回路であって、且つ、アナログIF−AGC回路18がリバース型AGC回路である。
(3)デジタルIF−AGC回路17がリバース型AGC回路であって、且つ、アナログIF−AGC回路18がフォワード型AGC回路である。
(4)デジタルIF−AGC回路17がリバース型AGC回路であって、且つ、アナログIF−AGC回路18がリバース型AGC回路である。
次に、デジタル・アナログ共用チューナ1の動作について説明する。デジタル・アナログ共用チューナ1においては、RF信号入力端子11に入力され、バンドパスフィルタ21、22により帯域フィルタリングされたRF信号は、増幅器41及びRF利得制御回路12によって所定の信号レベルに制御される。そして、RF信号は、混合回路13により、PLL回路15によって制御されて局部発振回路14から出力された局部発振信号とミキシングされ、IF信号に変換される。
増幅回路44により増幅されたIF信号は、IF信号分配回路16により、アナログ出力処理を行う系統とデジタル出力処理を行う系統とに分配される。そして、アナログ放送が受信されているときは、利得指示回路19によって、デジタルIF−AGC回路17に対して、最小利得での制御が指示され、アナログIF−AGC回路18に対して、通常利得での制御が指示される。更に、アナログIF信号は、アナログIF−AGC回路18、増幅器46によって増幅され、アナログIF出力端子54から出力される。
デジタル放送が受信されているときは、利得指示回路19によって、デジタルIF−AGC回路17に対して、通常利得での制御が指示され、アナログIF−AGC回路18に対して、最小利得での制御が指示される。更に、デジタルIF信号は、SAWフィルタ31、32により帯域フィルタリングされた後、IF−AGC回路17、及び、増幅回路45により増幅され、デジタルIF出力端子51から出力される。
このようにして、アナログ放送を受信中であると判別された場合に、デジタル放送に対応するIF信号であるデジタルIF信号の利得を制御するデジタルIF−AGC回路17に対して、最小利得での制御が指示され、デジタル放送を受信中であると判別された場合に、アナログ放送に対応するIF信号であるアナログIF信号の利得を制御するアナログIF−AGC回路18に対して、最小利得での制御が指示されるため、受信していない側のIF端子から受信している側のIF端子への輻射を効果的に軽減することができる。
すなわち、アナログ放送を受信中である場合には、デジタルIF出力端子51から出力される信号による、アナログIF出力端子54への輻射が軽減される。また、逆に、デジタル放送を受信中である場合には、アナログIF出力端子54から出力される信号による、デジタルIF出力端子51への輻射が軽減されるのである。
また、デジタルIF−AGC回路17及びアナログIF−AGC回路18は、フォワード型AGC回路又はリバース型AGC回路で構成されているため、デジタルIF−AGC回路17及びアナログIF−AGC回路19が適正な構成で実現される。なお、デジタル・アナログ共用チューナ1において、図1の一点鎖線の上側及び左側に含まれる回路等を、以下の説明において便宜上、チューナ部100という。
<第2実施形態>
図2は、本発明に係るアナログ・デジタル共用チューナの別の構成(第2実施形態)を示す構成図である。第2実施形態に係るアナログ・デジタル共用チューナは、図1に示す第1実施形態に係るアナログ・デジタル共用チューナ1に加え、デジタル復調回路61を備えている。デジタル復調回路61は、チューナ部100のデジタルIF出力端子51からのデジタルIF信号を復調してTS出力端子62から出力するものである。
図2は、本発明に係るアナログ・デジタル共用チューナの別の構成(第2実施形態)を示す構成図である。第2実施形態に係るアナログ・デジタル共用チューナは、図1に示す第1実施形態に係るアナログ・デジタル共用チューナ1に加え、デジタル復調回路61を備えている。デジタル復調回路61は、チューナ部100のデジタルIF出力端子51からのデジタルIF信号を復調してTS出力端子62から出力するものである。
このように、デジタル復調回路61を備えることにより、デジタル放送に対応するIF信号の復調処理を行うアナログ・デジタル共用チューナが実現される。
<第3実施形態>
図3は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第3実施形態)を示す構成図である。第3実施形態に係るアナログ・デジタル共用チューナは、図1に示す第1実施形態に係るアナログ・デジタル共用チューナ1に加え、アナログ復調回路71を備えている。アナログ復調回路71は、チューナ部100のアナログIF出力端子54からのアナログIF信号を復調して、画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子72、及び、オーディオ(AUDIO)出力端子73から出力するものである。
図3は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第3実施形態)を示す構成図である。第3実施形態に係るアナログ・デジタル共用チューナは、図1に示す第1実施形態に係るアナログ・デジタル共用チューナ1に加え、アナログ復調回路71を備えている。アナログ復調回路71は、チューナ部100のアナログIF出力端子54からのアナログIF信号を復調して、画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子72、及び、オーディオ(AUDIO)出力端子73から出力するものである。
このように、アナログ復調回路71を備えることにより、アナログ放送に対応するIF信号の復調処理を行い、アナログ放送に対応する画像信号及び音声信号を出力可能なアナログ・デジタル共用チューナが実現される。
<第4実施形態>
図4は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第4実施形態)を示す構成図である。第4実施形態に係るアナログ・デジタル共用チューナは、図2に示す第2実施形態に係るアナログ・デジタル共用チューナに加え、アナログ復調回路71を備えている。アナログ復調回路71は、チューナ部100のアナログIF出力端子54からのアナログIF信号を復調して、画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子72、及び、オーディオ(AUDIO)出力端子73から出力するものである。
図4は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第4実施形態)を示す構成図である。第4実施形態に係るアナログ・デジタル共用チューナは、図2に示す第2実施形態に係るアナログ・デジタル共用チューナに加え、アナログ復調回路71を備えている。アナログ復調回路71は、チューナ部100のアナログIF出力端子54からのアナログIF信号を復調して、画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子72、及び、オーディオ(AUDIO)出力端子73から出力するものである。
このように、デジタル復調回路61及びアナログ復調回路71を備えることにより、デジタル放送に対応するIF信号及びアナログ放送に対応するIF信号の復調処理を行うアナログ・デジタル共用チューナが実現される。
<第5実施形態>
図5は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第5実施形態)を示す構成図である。第5実施形態に係るアナログ・デジタル共用チューナは、図2に示す第2実施形態に係るアナログ・デジタル共用チューナに加え、MPEGデコーダ81を備えている。MPEGデコーダ81は、デジタル復調回路61のTS出力端子62から出力されるデジタル復調信号に対して、MPEG(Moving Picture Experts Group)方式のデコード処理を施し、得られた画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子82、及び、オーディオ(AUDIO)出力端子83から出力するものである。
図5は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第5実施形態)を示す構成図である。第5実施形態に係るアナログ・デジタル共用チューナは、図2に示す第2実施形態に係るアナログ・デジタル共用チューナに加え、MPEGデコーダ81を備えている。MPEGデコーダ81は、デジタル復調回路61のTS出力端子62から出力されるデジタル復調信号に対して、MPEG(Moving Picture Experts Group)方式のデコード処理を施し、得られた画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子82、及び、オーディオ(AUDIO)出力端子83から出力するものである。
このように、MPEGデコーダ81を備えることにより、デジタル放送に対応するIF信号が復調された信号に対して、MPEG方式のデコード処理を施し、デジタル放送に対応する画像信号及び音声信号を出力することの可能なアナログ・デジタル共用チューナが実現される。
<第6実施形態>
図6は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第6実施形態)を示す構成図である。第6実施形態に係るアナログ・デジタル共用チューナは、図4に示す第4実施形態に係るアナログ・デジタル共用チューナに加え、MPEGデコーダ81を備えている。MPEGデコーダ81は、デジタル復調回路61のTS出力端子62から出力されるデジタル復調信号に対して、MPEG方式のデコード処理を施し、得られた画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子82、及び、オーディオ(AUDIO)出力端子83から出力するものである。
図6は、本発明に係るアナログ・デジタル共用チューナの更に別の構成(第6実施形態)を示す構成図である。第6実施形態に係るアナログ・デジタル共用チューナは、図4に示す第4実施形態に係るアナログ・デジタル共用チューナに加え、MPEGデコーダ81を備えている。MPEGデコーダ81は、デジタル復調回路61のTS出力端子62から出力されるデジタル復調信号に対して、MPEG方式のデコード処理を施し、得られた画像信号及び音声信号をそれぞれ、ビデオ(VIDEO)出力端子82、及び、オーディオ(AUDIO)出力端子83から出力するものである。
このように、アナログ復調回路71を備えることにより、アナログ放送に対応するIF信号の復調処理を行い、アナログ放送に対応する画像信号及び音声信号を出力することが可能で、且つ、デジタル復調回路61及びMPEGデコーダ81を備えることにより、デジタル放送に対応するIF信号が復調された信号に対して、MPEG方式のデコード処理を施し、デジタル放送に対応する画像信号及び音声信号を出力することの可能なアナログ・デジタル共用チューナが実現される。
なお、本発明は、以下の形態にも適用可能である。
(A)第1〜第6実施形態では、判別手段及び利得指示手段が1の回路(利得指示回路19)から構成されている場合について説明したが、2以上の回路から構成されている形態でもよい。例えば、判別手段及び利得指示手段がそれぞれ1の回路から構成される形態でもよい。
(A)第1〜第6実施形態では、判別手段及び利得指示手段が1の回路(利得指示回路19)から構成されている場合について説明したが、2以上の回路から構成されている形態でもよい。例えば、判別手段及び利得指示手段がそれぞれ1の回路から構成される形態でもよい。
(B)第1〜第6実施形態では、利得指示回路19が、アナログ放送を受信中であると判別した場合には、デジタルIF−AGC回路17に対して、最小利得での制御を指示すると共に、デジタル放送を受信中であると判別した場合には、アナログIF−AGC回路18に対して、最小利得での制御を指示する場合について説明したが、デジタルIF−AGC回路17及びアナログIF−AGC回路18の少なくとも一方に対して最小利得での制御を指示する形態でもよい。すなわち、利得指示回路19が、アナログ放送を受信中であると判別した場合に、デジタルIF−AGC回路17に対して、最小利得での制御を指示する形態でもよいし、利得指示回路19が、デジタル放送を受信中であると判別した場合に、アナログIF−AGC回路18に対して、最小利得での制御を指示する形態でもよい。
(C)第1〜第6実施形態では、利得指示回路19が、アナログ放送及びデジタル放送のどちらを受信中であるかを判別する場合について説明したが、利得指示回路19が、外部から、アナログ放送及びデジタル放送のどちらを受信中であるかを示す信号を受け付ける形態でもよい。
本発明のアナログ・デジタル共用チューナは、受信している側のIF端子への輻射を軽減して同一チャンネル妨害を抑制することができる。
1 アナログ・デジタル共用チューナ
11 RF信号入力端子
12 RF利得制御回路
13 混合回路
14 局部発振回路
15 PLL回路
16 信号分配回路
17 デジタルIF−AGC回路(第2利得制御手段)
18 アナログIF−AGC回路(第1利得制御手段)
19 利得指示回路(判別手段、利得指示手段)
11 RF信号入力端子
12 RF利得制御回路
13 混合回路
14 局部発振回路
15 PLL回路
16 信号分配回路
17 デジタルIF−AGC回路(第2利得制御手段)
18 アナログIF−AGC回路(第1利得制御手段)
19 利得指示回路(判別手段、利得指示手段)
Claims (4)
- アナログ放送及びデジタル放送を受信可能に構成されたアナログ・デジタル共用チューナであって、
アナログ放送に対応する中間周波数信号である第1中間周波数信号の利得を制御する第1利得制御手段と、
デジタル放送に対応する中間周波数信号である第2中間周波数信号の利得を制御する第2利得制御手段と、
アナログ放送及びデジタル放送のどちらを受信中であるかを判別する判別手段と、
前記判別手段によって、アナログ放送を受信中であると判別された場合に、前記第2利得制御手段に対して、最小利得での制御を指示し、デジタル放送を受信中であると判別された場合に、前記第1利得制御手段に対して、最小利得での制御を指示する利得指示手段と
を備えることを特徴とするアナログ・デジタル共用チューナ。 - 前記第1利得制御手段は、フォワード型AGC回路又はリバース型AGC回路を備え、
前記第2利得制御手段は、フォワード型AGC回路又はリバース型AGC回路を備えることを特徴とする請求項1に記載のアナログ・デジタル共用チューナ。 - 前記第1中間周波数信号を復調するアナログ復調手段、及び、前記第2中間周波数信号を復調するデジタル復調手段の少なくとも一方を備えることを特徴とする請求項1又は請求項2に記載のアナログ・デジタル共用チューナ。
- 前記第2中間周波数信号を復調するデジタル復調手段と、
前記デジタル復調手段により復調された信号に対してMPEG方式のデコード処理を施すMPEGデコーダと
を備えることを特徴とする請求項1又は請求項2に記載のアナログ・デジタル共用チューナ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111444A JP2007288373A (ja) | 2006-04-14 | 2006-04-14 | アナログ・デジタル共用チューナ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111444A JP2007288373A (ja) | 2006-04-14 | 2006-04-14 | アナログ・デジタル共用チューナ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007288373A true JP2007288373A (ja) | 2007-11-01 |
Family
ID=38759750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111444A Pending JP2007288373A (ja) | 2006-04-14 | 2006-04-14 | アナログ・デジタル共用チューナ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007288373A (ja) |
-
2006
- 2006-04-14 JP JP2006111444A patent/JP2007288373A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678011B2 (en) | Fronted circuit | |
JP4348550B2 (ja) | フロントエンドモジュール及びテレビジョン受像機 | |
JP2002044557A (ja) | テレビジョン受信装置 | |
JP4287855B2 (ja) | モバイルのテレビジョン受信機用集積回路 | |
JP2005136790A (ja) | アナログ/デジタル共用フロントエンドモジュール | |
JP5025198B2 (ja) | 無線受信装置と無線受信方法 | |
JPH10341180A (ja) | 放送信号受信方法及びその装置 | |
JP2007288373A (ja) | アナログ・デジタル共用チューナ | |
JP2007281653A (ja) | 半導体集積回路、tv放送受信装置およびtv放送受信方法 | |
JP2008124682A (ja) | 受信装置および受信方法 | |
EP2600630B1 (en) | Broadcast receiving apparatus and method | |
KR101070044B1 (ko) | Agc 스위칭기능을 갖는 디지털 튜너 | |
KR100856298B1 (ko) | 인접채널 배제특성을 개선한 tv 튜너 모듈 | |
JP2008263307A (ja) | 放送受信装置及び放送受信方法 | |
JP3607227B2 (ja) | デジタル地上波放送受信機 | |
JP2003274312A (ja) | ディジタル放送受信装置及びディジタル放送の受信方法 | |
JP2008067287A (ja) | チャンネルサーチ装置及びそれを備えたデジタル放送受信装置 | |
JP2006060361A (ja) | デジタル・アナログ共用受信機 | |
JP2007082053A (ja) | 受信装置 | |
JP2006135600A (ja) | デジタルテレビジョンチューナ装置 | |
JP5039829B2 (ja) | 画像表示装置 | |
KR101101627B1 (ko) | 광대역 방송 수신 장치 | |
JP4045204B2 (ja) | テレビジョン受信機 | |
JP4686503B2 (ja) | 画像表示装置 | |
JP2005079698A (ja) | 選局装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071116 |