JP2007281149A - Ｍｏｓ型半導体装置 - Google Patents
Ｍｏｓ型半導体装置 Download PDFInfo
- Publication number
- JP2007281149A JP2007281149A JP2006104684A JP2006104684A JP2007281149A JP 2007281149 A JP2007281149 A JP 2007281149A JP 2006104684 A JP2006104684 A JP 2006104684A JP 2006104684 A JP2006104684 A JP 2006104684A JP 2007281149 A JP2007281149 A JP 2007281149A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- stress
- predetermined stress
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 111
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 54
- 229910052710 silicon Inorganic materials 0.000 abstract description 54
- 239000010703 silicon Substances 0.000 abstract description 54
- 239000010410 layer Substances 0.000 description 205
- 230000035882 stress Effects 0.000 description 82
- 239000002019 doping agent Substances 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】
応力による影響を抑制するための構成を有するＭＯＳ型半導体装置を提供する。
【解決手段】ＭＯＳトランジスタ１０において、互いに直交する２つのチャネル２８，３０を有し、さらに、ドレイン層１４とソース層１６との間に生じる電流経路について、シリコン基板１２に応力が印加されなかった場合の電気抵抗と、シリコン基板１２に所定の応力が印加された場合の電気抵抗とが等しくなることを特徴とする。
【選択図】図２
応力による影響を抑制するための構成を有するＭＯＳ型半導体装置を提供する。
【解決手段】ＭＯＳトランジスタ１０において、互いに直交する２つのチャネル２８，３０を有し、さらに、ドレイン層１４とソース層１６との間に生じる電流経路について、シリコン基板１２に応力が印加されなかった場合の電気抵抗と、シリコン基板１２に所定の応力が印加された場合の電気抵抗とが等しくなることを特徴とする。
【選択図】図２
Description
本発明は、ＭＯＳ型半導体装置に関する。特に、応力による影響を抑制したＭＯＳ型半導体装置に関する。
図１は、従来技術におけるＮ型ＭＯＳトランジスタ７０の断面構造を示す図である。Ｎ型ＭＯＳトランジスタ７０は、ドレイン層７４，ソース拡散層７６，Ｐ型拡散層７８，絶縁層８０，ゲート電極層８２，ドレイン電極層８４およびソース電極層８６を備える。
ドレイン層７４は、半導体基板７２の裏面近傍の領域に形成されたＮ型ドーパントを含むＮ型半導体層である。Ｐ型拡散層７８は、半導体基板７２の表面側からＰ型ドーパントが添加され、拡散されて形成されたＰ型半導体層である。ソース拡散層７６は、Ｐ型拡散層の領域内に形成されたＮ型半導体層であり、ドレイン層７４よりも高い濃度でＮ型ドーパントを含む。
絶縁層８０は、半導体基板７２の表面を酸化させることによって、あるいは、半導体基板７２の表面に酸化物，窒化酸化物などの絶縁材料を堆積させることによって形成される。ゲート電極層８２は、Ｎ型あるいはＰ型のドーパントを含む多結晶シリコン（ポリシリコン）、あるいは、アルミニウム，タングステンなどの金属を、絶縁層８０の表面に堆積させることによって形成される。
ドレイン電極層８４及びソース電極層８６は、半導体基板７２の裏面及び表面にそれぞれ形成されたドレイン層７４及びソース拡散層７６に対して、アルミニウム，タングステン，銅などの金属をそれぞれ堆積させることによって形成される。
ドレイン電極層８４には、ソース電極層８６に印加された電位よりも高い電位が印加される。ソース電極層８６の電位よりも十分に高い電位がゲート電極層８２に印加されると、Ｐ型拡散層７８と絶縁層８０との界面近傍のＰ型拡散層７８側の領域がＮ型導電性領域に反転し、チャネル８８が形成される。更に、ドレイン層７４とソース拡散層７６との間がチャネル８８を介して導通状態になり、ドレイン電極層８４からソース電極層８６に向かって電流が流れる。
ゲート電極層８２に高い電位が印加されて、ドレイン電極層８４とソース電極層８６との間が導通状態になると、ドレイン電極層８４とソース電極層８６との間の電気抵抗（チャネル８８の電気抵抗を含む）と、ドレイン電極層８４とソース電極層８６との間に流れる電流とによって決まるジュール熱が、半導体基板７２の内部で発生する。このジュール熱によって半導体基板７２は熱的に膨張し、半導体基板７２には実装基板との熱膨張係数差に起因した応力が印加される。更に、応力が印加された材料においては、ピエゾ抵抗効果によって抵抗率が変化する。
特にパワーＭＯＳトランジスタでは、ドレインとソースとの間に大きな電流が流れるので、発生するジュール熱は大きく、半導体基板７２に印加される熱応力も大きくなる。その結果、ＭＯＳトランジスタのドレイン電極とソース電極との間の電気抵抗が、ピエゾ抵抗効果によって大きく変動する。この電気抵抗の変動によって、ＭＯＳトランジスタのドレイン電極とソース電極との間に流れる電流が所望の値よりも低下したり、自己発熱によってＭＯＳトランジスタが破壊されうるという問題がある。
そこで本発明では、応力による素子電気特性への影響を抑制したＭＯＳ型半導体装置を提供することを目的とする。
本発明は、半導体基板の表面に形成された絶縁層の表面に形成されたゲート電極に電圧が印加されることによって、前記絶縁層と前記半導体基板との界面近傍の前記半導体基板側の領域にチャネルが形成され、前記チャネルを介して、前記半導体基板に形成されたドレイン層とソース層との間に流れる電流が制御されるＭＯＳ型半導体装置において、前記チャネルは、互いに直交する第一のチャネルと第二のチャネルとからなり、前記ゲート電極に所定の電圧が印加された場合に、前記ドレイン層と前記ソース層との間に生じる電流経路について、前記半導体基板に応力が印加されなかった場合の電気抵抗と、前記半導体基板に所定の応力が印加された場合の電気抵抗と、が等しくなることを特徴とする。
更に、前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
（但し、ＲDは前記ドレイン層の電気抵抗，σは前記所定の応力の大きさ，ΠPは前記所定の応力と平行な方向に対するピエゾ抵抗係数，ΠVは前記所定の応力と垂直な方向に対するピエゾ抵抗係数である。）を満たすように設定されることが好適である。この場合は、式（１）の条件を満たすようにチャネルの電気抵抗ｒ1，ｒ2を算出し設定することによって、前記ドレイン層と前記ソース層との間の電気抵抗に対する応力の影響を抑制できる点で効果が顕著である。
あるいは、前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
（但し、σは前記所定の応力の大きさ，ΠPは前記所定の応力と平行な方向に対するピエゾ抵抗係数，ΠVは前記所定の応力と垂直な方向に対するピエゾ抵抗係数である。）を満たすように設定されることが好適である。ドレイン層の電気抵抗ＲDがチャネルの電気抵抗ｒ1，ｒ2よりも一桁以上小さい場合には、式（１）は式（２）に簡略化されるので、前記ドレイン層と前記ソース層との間の電気抵抗に対する応力の影響を抑制するために必要なチャネルの電気抵抗ｒ1，ｒ2を式（２）によって容易に算出できる点で効果が顕著である。
更に、前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、更に、前記第一，第二のチャネルの幅Ｗ1，Ｗ2は、
（但し、σは前記所定の応力の大きさ，ΠPは前記所定の応力と平行な方向に対するピエゾ抵抗係数，ΠVは前記所定の応力と垂直な方向に対するピエゾ抵抗係数である。）を満たすように設定されることが好ましい。この場合は、前記ドレイン層と前記ソース層との間の電気抵抗に対する応力の影響を抑制するための条件を、チャネルの幅Ｗ1，Ｗ2の設定によって実現できる点で効果が顕著である。
更に、前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、更に、前記第一，第二のチャネルの長さＬ1，Ｌ2は、
（但し、σは前記所定の応力の大きさ，ΠPは前記所定の応力と平行な方向に対するピエゾ抵抗係数，ΠVは前記所定の応力と垂直な方向に対するピエゾ抵抗係数である。）を満たすように設定されることが好ましい。この場合は、前記ドレイン層と前記ソース層との間の電気抵抗に対する応力の影響を抑制するための条件を、チャネルの長さＬ1，Ｌ2の設定によって実現できる点で効果が顕著である。
また、前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、前記第二のチャネルに電流が流れる方向は、前記半導体基板の表面に対して垂直な方向であり、更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
（但し、ＲDは前記ドレイン層の電気抵抗，ΠPは前記所定の応力と平行な方向に対するピエゾ抵抗係数，ΠVは前記所定の応力と垂直な方向に対するピエゾ抵抗係数である。）を満たすように設定されることが好適である。前記第二のチャネルに電流が流れる方向が前記半導体基板の表面に対して垂直な方向である場合には、式（５）の条件を満たすようにチャネルの電気抵抗ｒ1，ｒ2を算出し設定することによって、前記ドレイン層と前記ソース層との間の電気抵抗に対する応力の影響を抑制できる点で効果が顕著である。
あるいは、前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、前記第二のチャネルに電流が流れる方向は、前記半導体基板の表面に対して垂直な方向であり、更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
（但し、ΠPは前記所定の応力と平行な方向に対するピエゾ抵抗係数，ΠVは前記所定の応力と垂直な方向に対するピエゾ抵抗係数である。）を満たすように設定されることが好適である。前記第二のチャネルに電流が流れる方向が前記半導体基板の表面に対して垂直な方向であり、かつ、ドレイン層の電気抵抗ＲDがチャネルの電気抵抗ｒ1，ｒ2よりも一桁以上小さい場合には、式（５）は式（６）に簡略化されるので、前記ドレイン層と前記ソース層との間の電気抵抗に対する応力の影響を抑制するために必要なチャネルの電気抵抗ｒ1，ｒ2を式（６）によって容易に算出できる点で効果が顕著である。
更に、前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、前記第二のチャネルに電流が流れる方向は、前記半導体基板の表面に対して垂直な方向であり、更に、前記第一，第二のチャネルの幅Ｌ1，Ｌ2は、
（但し、ΠPは前記所定の応力と平行な方向に対するピエゾ抵抗係数，ΠＶは前記所定の応力と垂直な方向に対するピエゾ抵抗係数である。）を満たすように設定されることが好ましい。前記第二のチャネルに電流が流れる方向が前記半導体基板の表面に対して垂直な方向である場合には、前記ドレイン層と前記ソース層との間の電気抵抗に対する応力の影響を抑制するための条件を、チャネルの長さＬ1，Ｌ2の設定によって実現できる点で効果が顕著である。
本発明によれば、応力による素子電気特性への影響を抑制したＭＯＳ型半導体装置を実現することができる。
（第一の実施の形態）
図２は、本発明に係るＮ型導電性のＭＯＳトランジスタ１０の上面図を示したものである。図３は、図２のＡ１−Ａ２間の断面構造図を示したものであり、図４は、図２のＢ１―Ｂ２間の断面構造図を示したものである。
図２は、本発明に係るＮ型導電性のＭＯＳトランジスタ１０の上面図を示したものである。図３は、図２のＡ１−Ａ２間の断面構造図を示したものであり、図４は、図２のＢ１―Ｂ２間の断面構造図を示したものである。
ＭＯＳトランジスタ１０は、ドレイン層１４，ソース層１６，ボディ層１８，絶縁層２０，ゲート電極層２２，ドレイン電極層２４およびソース電極層２６を備える。
ＭＯＳトランジスタ１０は、半導体基板であるシリコン基板１２をベースにして形成される。シリコン基板１２は、リン，砒素，アンチモンなどのＮ型ドーパントを低い濃度で含む。例えばシリコン基板１２に含まれるＮ型ドーパントの濃度は１０15ｃｍ-3程度である。
ドレイン層１４は、シリコン基板１２の裏面側からＮ型ドーパントが添加され、拡散されて形成されたＮ型拡散層である。あるいは、シリコン基板１２の裏面側の領域をドレイン層１４として用いてもよい。ドレイン層１４に含まれるＮ型ドーパントの濃度は、シリコン基板１２に含まれるＮ型ドーパントの濃度と同じ程度かそれ以上である。
ボディ層１８は、シリコン基板１２の表面側からボロン，インジウムなどのＰ型ドーパントが添加され、拡散されて形成されたＰ型拡散層である。ボディ層１８には、ドレイン層１４に含まれるＮ型ドーパントの濃度よりも高い濃度でＰ型ドーパントが含まれる。ここで、図２の上面図に示すように、シリコン基板１２の表面に露出されたボディ層１８の周辺の領域は、ドレイン層１４の領域である。
ソース層１６は、シリコン基板１２の表面側からＮ型ドーパントが添加され拡散されて、ボディ層１８の領域内に形成されたＮ型拡散層である。ソース層１６に含まれるＮ型ドーパントの濃度は、ドレイン層１４に含まれるＮ型ドーパントの濃度よりも高く、１０18ｃｍ-3以上である。ここで図２の上面図に示すように、ボディ層１８の領域内にソース層１６の領域が形成される。その結果、シリコン基板１２の表層部において、ボディ層１８の領域は、ソース層１６の領域によって囲まれた第一の領域と、ソース層１６の周辺を囲む第二の領域（後に、チャネル２８，３０が形成される領域）とに分けられる。上記のボディ層１８の第一の領域と第二の領域と、ソース層１６とからなる構成は、シリコン基板１２の表面上で周期的に配置される。
絶縁層２０は、シリコン基板１２の表面を酸化させて、あるいは、シリコン基板１２の表面に酸化物を堆積させることによって形成される。
ゲート電極層２２は、Ｎ型あるいはＰ型のドーパントを含む多結晶シリコン（ポリシリコン）、あるいは、アルミニウム，タングステンなどの金属を、絶縁層２０の表面に堆積させることによって形成される。図２の上面図に示すように、ゲート電極層２２と絶縁層２０との積層構造は、シリコン基板１２の表面上で格子状に配置される。また、シリコン基板１２の表面に露出されたドレイン層１４の領域とボディ層１８の第二の領域とが、絶縁層２０とゲート電極層２２との積層構造によって覆われる。
ドレイン電極層２４は、シリコン基板１２の裏面に形成されたドレイン層１４に対して、アルミニウム，タングステン，銅などの金属を堆積させることによって形成される。ＭＯＳトランジスタ１０は、シリコン基板１２の裏面に形成されたドレイン電極層２４と、半田によって形成された接着層とを介して実装基板上に実装される。
ソース電極層２６は、シリコン基板１２の表面に露出されたボディ層１８の第一の領域を完全に覆い、かつ、ソース層１６の一部の領域を覆うように、アルミニウム，タングステン，銅などの金属を堆積させることによって形成される。
ドレイン電極層２４には、ソース電極層２６の電位よりも高い電位が印加される。更に、ゲート電極層２２に所定の電圧が印加された場合には、ボディ層１８と絶縁層２０との界面近傍のボディ層１８側の領域がＮ型導電性領域に反転し、チャネル２８，３０が形成される。チャネル２８は、ソース層１６からｘ軸と平行な方向に延びるチャネルであり、チャネル３０は、ソース層１６からｙ軸と平行な方向に延びるチャネルである。チャネル２８，３０が形成されると、ドレイン層１４とソース層１６との間は、チャネル２８，３０のそれぞれを介して導通するので、ドレイン電極層２４からソース電極層２６に向かって電流が流れる。
ここで、ゲート電極層２２に印加される所定の電圧とは、ソース電極層２６に印加された電位を基準としたときにゲート電極層２２に印加される電圧であって、チャネル２８，３０を形成するために必要なしきい値電圧以上の電圧であり、ＭＯＳトランジスタ１０を適正に動作させるための条件となる電圧である。
シリコン基板１２に応力が印加されない場合は、ドレイン層１４とソース層１６との間の電気抵抗Ｒ0は次式で表される。
ここで、ｒ1はチャネル２８の電気抵抗であり、ｒ2はチャネル３０の電気抵抗である。ＲDは、シリコン基板１２の裏面から表面に向かう方向に電流が流れるときのドレイン層１４の電気抵抗である。
ドレイン電極層２４とソース電極層２６との間に流れる電流をＩとすると、ＭＯＳトランジスタ１０では、Ｒ0・Ｉ2によって決まるジュール熱が発生する。その結果、シリコン基板１２は熱膨張する。一方、ＭＯＳトランジスタ１０が接着層を介して実装された実装基板においても、発生したジュール熱によって熱膨張が生じる。シリコン基板１２と実装基板とでは熱膨張時の変化量が異なるので、その結果としてシリコン基板１２には応力が印加される。このとき、シリコン基板１２の表面に対して垂直な方向には、実装基板の熱膨張によって生じる応力の影響は小さい。したがって、ジュール熱の発生によってデバイス温度が変化すると、シリコン基板１２の表面に対して水平な方向にのみ応力が印加されるとみなすことができる。以下では、シリコン基板１２に対して印加される応力の方向を、図２のｘ軸方向とする。また、ＭＯＳトランジスタ１０における発熱によってデバイス温度がＴ0からＴへ上昇したときに、シリコン基板１２に印加される応力の大きさσは、次式によって決まる。
（数９）
σ＝Δα・Ｙsi・（Ｔ−Ｔ0） ・・・（９）
ここでΔαは、シリコン基板の線膨張係数と実装基板の線膨張係数との差であり、Ｙsiはシリコンのヤング率である。
（数９）
σ＝Δα・Ｙsi・（Ｔ−Ｔ0） ・・・（９）
ここでΔαは、シリコン基板の線膨張係数と実装基板の線膨張係数との差であり、Ｙsiはシリコンのヤング率である。
シリコン基板１２に応力σが印加されると、ＭＯＳトランジスタ１０に含まれる各電気抵抗は、ピエゾ抵抗効果によって変動する。ｘ軸方向に応力σが印加されたときのチャネル２８の電気抵抗ｒ1（σ），チャネル３０の電気抵抗ｒ2（σ），ドレイン層１４の電気抵抗ＲD（σ）は、ピエゾ抵抗効果によってそれぞれ以下のようになる。
（数１０）
ｒ1（σ）＝（１＋ΠPσ）ｒ1 ・・・ （１０）
ｒ2（σ）＝（１＋ΠVσ）ｒ2 ・・・ （１１）
ＲD（σ）＝（１＋ΠVσ）ＲD ・・・ （１２）
ここでΠPは、応力の方向と平行な方向に対するピエゾ抵抗係数であり、ΠVは、応力の方向と垂直な方向に対するピエゾ抵抗係数である。シリコンにおいては、ピエゾ抵抗係数ΠV，ΠPの符号は互いに異なる。例えば、シリコン結晶の［１００］方向に応力が印加された場合のΠPは−１０２×１０-11／Ｐａであり、ΠVは５３．４×１０-11／Ｐａである。
（数１０）
ｒ1（σ）＝（１＋ΠPσ）ｒ1 ・・・ （１０）
ｒ2（σ）＝（１＋ΠVσ）ｒ2 ・・・ （１１）
ＲD（σ）＝（１＋ΠVσ）ＲD ・・・ （１２）
ここでΠPは、応力の方向と平行な方向に対するピエゾ抵抗係数であり、ΠVは、応力の方向と垂直な方向に対するピエゾ抵抗係数である。シリコンにおいては、ピエゾ抵抗係数ΠV，ΠPの符号は互いに異なる。例えば、シリコン結晶の［１００］方向に応力が印加された場合のΠPは−１０２×１０-11／Ｐａであり、ΠVは５３．４×１０-11／Ｐａである。
式（１０），（１１），（１２）より、ｘ軸方向に応力σが印加されたときのドレイン層１４とソース層１６との間の電気抵抗Ｒ（σ）は次のようになる。
ここで、Ｒ0＝Ｒ（σ）が成り立つための条件は、次式で表される。
本実施の形態においては、まずＭＯＳトランジスタ１０の使用温度Ｔが決まれば、シリコン基板１２に印加される所定の応力の大きさσ（Ｔ）を、式（９）から算出することができる。算出された所定の応力の大きさσ（Ｔ）を式（１４）に代入することによって、式（１４）を満たす電気抵抗ｒ1，ｒ2，ＲDが算出される。そこで、ＭＯＳトランジスタ１０の各電気抵抗を、上記の算出された値に設定する。これにより、使用温度Ｔ付近ではＲ0＝Ｒ（σ）がほぼ成立し、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響が抑制される。
ＭＯＳトランジスタ１０におけるドレイン層の電気抵抗ＲDが、チャネル２８，３０の電気抵抗ｒ1，ｒ2に比べて無視できるほど小さい場合には、式（１４）は以下のように簡略化される。
式（１５）によれば、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響が抑制するための電気抵抗ｒ1，ｒ2を容易に設定することができる。
例えば、ドレイン層の電気抵抗がチャネルの電気抵抗ｒ1，ｒ2よりも一桁以上小さく、かつ、ドレイン層１４とソース層１６との間の電気抵抗が５０ｍΩのＭＯＳトランジスタ１０を設計する場合であって、さらに、最も使用頻度が高いときのデバイス温度が１５０℃である場合には、
（数１４）
σ（１５０）＝５×１０-6×１７０×１０9×（１５０−２５）
＝１．０６×１０8［Ｐａ］ ・・・（１６）
（但し、実装基板はアルミナ基板であって、Δα＝５×１０-6／℃である。Ｔ0は２５℃とする）。
となる。（ｒ1×ｒ2）／（ｒ1＋ｒ2）＝５０ｍΩ、 かつ、ｒ2／ｒ1＝０.４４２を満たすチャネルの電気抵抗はｒ1＝１６３．１ｍΩ、ｒ２＝７２．１ｍΩである。このチャネルの電気抵抗ｒ1，ｒ2を有するＭＯＳトランジスタ１０を構成する。これにより、デバイス温度１５０℃付近において、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響を抑制できる。
（数１４）
σ（１５０）＝５×１０-6×１７０×１０9×（１５０−２５）
＝１．０６×１０8［Ｐａ］ ・・・（１６）
（但し、実装基板はアルミナ基板であって、Δα＝５×１０-6／℃である。Ｔ0は２５℃とする）。
ＭＯＳトランジスタ１０のチャネル２８，３０の電気抵抗ｒ1，ｒ2は、チャネルの長さＬ1，Ｌ2にそれぞれ比例し、チャネルの幅Ｗ1，Ｗ2にそれぞれ反比例する。
例えば、チャネルの長さＬ1，Ｌ2が互いに等しい場合には、チャネルの幅Ｗ1，Ｗ2を用いて、式（１５）を以下のように変形してもよい。
あるいは、チャネルの幅Ｗ1，Ｗ2が互いに等しい場合には、チャネルの長さＬ1，Ｌ2を用いて、式（１５）を以下のように変形してもよい。
あるいは、チャネルの長さＬ1，Ｌ2とチャネルの幅Ｗ1，Ｗ2とがそれぞれ自由に設定される場合には、式（１５）を以下のように変形してもよい。
式（１８），（１９），（２０）によれば、チャネルの長さやチャネルの幅などのサイズを設定することによって、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響が抑制されたＭＯＳトランジスタ１０を実現することができる。
（第二の実施の形態）
図５は、本発明に係るＮ型導電性のＭＯＳトランジスタ５０の上面図を示したものである。図６は、図５のＣ１−Ｃ２間の断面構造図を示したものである。以下、第一の実施の形態と重複する構成要素については、同一符号を付して、説明を省略する。
図５は、本発明に係るＮ型導電性のＭＯＳトランジスタ５０の上面図を示したものである。図６は、図５のＣ１−Ｃ２間の断面構造図を示したものである。以下、第一の実施の形態と重複する構成要素については、同一符号を付して、説明を省略する。
ドレイン層１４は、シリコン基板１２の裏面側に形成されたＮ型拡散層である。第一の実施の形態とは異なり、ドレイン層１４はシリコン基板１２の表面に露出されない。
ボディ層１８は、シリコン基板１２の表面側からボロン，インジウムなどのＰ型ドーパントが添加され、拡散されて形成されたＰ型拡散層である。あるいは、ドレイン層１４が形成されたシリコン基板に対して、エピタキシャル成長によって堆積されたＰ型ドーパントを含むシリコンエピタキシャル層であってもよい。ボディ層１８には、ドレイン層１４に含まれるＮ型ドーパントの濃度よりも高い濃度のＰ型ドーパントが含まれる。
ソース層１６は、シリコン基板１２の表面側からＮ型ドーパントが添加され拡散さて、ボディ層１８の領域内に形成されたＮ型拡散層である。
シリコン基板１２には、絶縁層２０とゲート電極層２２との積層構造が形成される領域内に、トレンチ（溝）が形成される。図６の断面図に示すように、トレンチの底辺は、ボディ層１８よりも深いところに、特に、ドレイン層１４内に位置するように形成される。
絶縁層２０は、トレンチの側壁及び底辺を含めたシリコン基板１２の表面を酸化させて、あるいは、トレンチの側壁及び底辺を含めたシリコン基板１２の表面に酸化物を堆積させることによって形成される。
ゲート電極層２２は、Ｎ型あるいはＰ型のドーパントを含む多結晶シリコン（ポリシリコン）、あるいは、アルミニウム，タングステンなどの金属を、絶縁層２０の表面に堆積させることによって形成される。図６の断面図に示すように、ゲート電極層２２と絶縁層２０との積層構造は、トレンチ内部を埋めるように、かつ、シリコン基板１２の表面ではソース層１６の一部を覆うように形成される。
ソース電極層２６は、シリコン基板１２の表面に露出されたボディ層１８とソース層１６の一部との境界を跨ぐ領域上に、アルミニウム，タングステン，銅などの金属をそれぞれ堆積させることによって形成される。
また、ＭＯＳトランジスタ５０は、シリコン基板１２の裏面に形成されたドレイン電極層２４と接着層とを介して実装基板上に実装される。
ドレイン電極層２４には、ソース電極層２６の電位よりも高い電位が印加される。更に、ゲート電極層２２に所定の電圧が印加された場合には、ボディ層１８と絶縁層２０との界面近傍のボディ層１８側の領域がＮ型導電性領域に反転し、チャネル５２，５４が形成される。チャネル５２は、ソース層１６からｘ軸と平行な方向に延びるチャネルであり、その長さは、図６に示したＬ1である。チャネル５２は、トレンチの側壁に沿ってシリコン基板１２の表面からｚ軸と平行な方向に延びるチャネルであり、その長さは図６に示したＬ2である。チャネル５２，５４が形成されると、ドレイン層１４とソース層１６との間は、チャネル５２，５４のそれぞれを介して導通するので、ドレイン電極層２４からソース電極層２６に向かって電流が流れる。
シリコン基板１２に応力が印加されない場合は、ドレイン層１４とソース層１６との間の電気抵抗Ｒ0は次式で表される。
（数１９）
Ｒ0＝ｒ1＋ｒ2＋ＲD ・・・（２１）
ここで、ｒ1はチャネル５２の電気抵抗であり、ｒ2はチャネル５４の電気抵抗である。
（数１９）
Ｒ0＝ｒ1＋ｒ2＋ＲD ・・・（２１）
ここで、ｒ1はチャネル５２の電気抵抗であり、ｒ2はチャネル５４の電気抵抗である。
第一の実施の形態と同様に、ドレイン電極層２４とソース電極層２６との間に電流が流れると、ジュール熱の発生によってデバイス温度が変化し、シリコン基板１２の表面に対して水平な方向に応力が印加される。以下では、シリコン基板１２に対して印加される応力の方向を、図５のｘ軸方向とする。
シリコン基板１２に応力σが印加されると、ＭＯＳトランジスタ５０に含まれる各電気抵抗は、ピエゾ抵抗効果によって変動する。ｘ軸方向に応力σが印加されたときのドレイン層１４とソース層１６との間の電気抵抗Ｒ（σ）は次のようになる。
（数２０）
Ｒ（σ）＝（１＋ΠPσ）ｒ1＋（１＋ΠVσ）ｒ2＋（１＋ΠVσ）ＲD ・・・（２２）
ここで、Ｒ0＝Ｒ（σ）が成り立つための条件は、次式で表される。
（数２０）
Ｒ（σ）＝（１＋ΠPσ）ｒ1＋（１＋ΠVσ）ｒ2＋（１＋ΠVσ）ＲD ・・・（２２）
ここで、Ｒ0＝Ｒ（σ）が成り立つための条件は、次式で表される。
本実施の形態においては、式（２３）のΠP，ΠVに、ｘ軸方向に応力が印加された場合のシリコンのピエゾ抵抗係数を代入し、その結果として得られる数式を満たすように電気抵抗ｒ1，ｒ2，ＲDが算出される。そこで、ＭＯＳトランジスタ５０の各電気抵抗を、上記の算出された値に設定する。これによりＲ0＝Ｒ（σ）がほぼ成立し、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響が抑制される。
ＭＯＳトランジスタ５０におけるドレイン層の電気抵抗ＲDが、チャネル５２，５４の電気抵抗ｒ1，ｒ2に比べて無視できるほど小さい場合には、式（２３）は以下のように簡略化される。
式（２４）によれば、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響が抑制されるために必要な電気抵抗ｒ1，ｒ2を容易に算出することができる。
例えば、ドレイン層の電気抵抗がチャネルの電気抵抗ｒ1，ｒ2よりも一桁以上小さく、かつ、ドレイン層１４とソース層１６との間の電気抵抗が５０ｍΩのＭＯＳトランジスタ１０を設計する場合は、以下のようになる。
ｒ1＋ｒ2＝５０ｍΩ、かつ、ｒ2／ｒ1＝１．９１を満たすチャネルの電気抵抗はｒ1＝１７．１８ｍΩ、ｒ２＝３２．８２ｍΩである。このチャネルの電気抵抗ｒ1，ｒ2を有するようにＭＯＳトランジスタ１０を構成する。これにより、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響を抑制できる。
ＭＯＳトランジスタ５０のチャネル５２，５４の電気抵抗ｒ1，ｒ2は、チャネルの長さＬ1，Ｌ2にそれぞれ比例する。また、ＭＯＳトランジスタ５０においては、チャネル５２，５４の幅Ｗは同じである。したがって、式（２５）を以下のように変形してもよい。
式（２６）によれば、チャネルの長さを設定することによって、ドレイン層１４とソース層１６との間の電気抵抗に対する応力の影響が抑制されたＭＯＳトランジスタ５０を実現することができる。
（他の実施の形態）
Ｎ型導電性のＭＯＳトランジスタ１０，５０において、Ｎ型半導体領域をＰ型半導体領域に、Ｐ型半導体領域をＮ型半導体領域にそれぞれ置き換えることによって、本発明に係るＰ型導電性のＭＯＳトランジスタが実現される。Ｐ型導電性のＭＯＳトランジスタの動作は、Ｎ型導電性のＭＯＳトランジスタの動作とは極性が反対になるだけである。さらに、Ｐ型導電性のＭＯＳトランジスタにおける応力の影響を抑制する手段についても、Ｎ型導電性のＭＯＳトランジスタ１０，５０と同様に実現されるので、以下での説明は省略する。
Ｎ型導電性のＭＯＳトランジスタ１０，５０において、Ｎ型半導体領域をＰ型半導体領域に、Ｐ型半導体領域をＮ型半導体領域にそれぞれ置き換えることによって、本発明に係るＰ型導電性のＭＯＳトランジスタが実現される。Ｐ型導電性のＭＯＳトランジスタの動作は、Ｎ型導電性のＭＯＳトランジスタの動作とは極性が反対になるだけである。さらに、Ｐ型導電性のＭＯＳトランジスタにおける応力の影響を抑制する手段についても、Ｎ型導電性のＭＯＳトランジスタ１０，５０と同様に実現されるので、以下での説明は省略する。
１０，５０，７０ ＭＯＳトランジスタ、１２ シリコン基板、１４ ドレイン層、１６ ソース層、１８ ボディ層、２０，８０ 絶縁層、２２，８２ ゲート電極層、２４，８４ ドレイン電極層、２６，８６ ソース電極層、２８，３０，５２，５４，８８ チャネル。
Claims (8)
- 半導体基板の表面に形成された絶縁層の表面に形成されたゲート電極に電圧が印加されることによって、前記絶縁層と前記半導体基板との界面近傍の前記半導体基板側の領域にチャネルが形成され、前記チャネルを介して、前記半導体基板に形成されたドレイン層とソース層との間に流れる電流が制御されるＭＯＳ型半導体装置において、
前記チャネルは、互いに直交する第一のチャネルと第二のチャネルとからなり、
前記ゲート電極に所定の電圧が印加された場合に、前記ドレイン層と前記ソース層との間に生じる電流経路について、
前記半導体基板に応力が印加されなかった場合の電気抵抗と、
前記半導体基板に所定の応力が印加された場合の電気抵抗と、
が等しくなることを特徴とするＭＯＳ型半導体装置。 - 前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、
前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、
前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、
更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
を満たすように設定されることを特徴とする請求項１に記載のＭＯＳ型半導体装置。 - 前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、
前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、
前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、
更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
を満たすように設定されることを特徴とする請求項１に記載のＭＯＳ型半導体装置。 - 前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、
前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、
前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、
更に、前記第一，第二のチャネルの幅Ｗ1，Ｗ2は、
を満たすように設定されることを特徴とする請求項１または請求項３に記載のＭＯＳ型半導体装置。 - 前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、
前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、
前記第二のチャネルに電流が流れる方向は、前記第一のチャネルに電流が流れる方向と直交し、かつ、前記半導体基板の表面に対して水平な方向であり、
更に、前記第一，第二のチャネルの長さＬ1，Ｌ2は、
を満たすように設定されることを特徴とする請求項１または請求項３または請求項４のいずれか一つに記載のＭＯＳ型半導体装置。 - 前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、
前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、
前記第二のチャネルに電流が流れる方向は、前記半導体基板の表面に対して垂直な方向であり、
更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
を満たすように設定されることを特徴とする請求項１に記載のＭＯＳ型半導体装置。 - 前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、
前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、
前記第二のチャネルに電流が流れる方向は、前記半導体基板の表面に対して垂直な方向であり、
更に、前記第一，第二のチャネルの電気抵抗ｒ1，ｒ2は、
を満たすように設定されることを特徴とする請求項１に記載のＭＯＳ型半導体装置。 - 前記所定の応力は、前記半導体基板の表面に水平な方向に印加される応力であり、
前記第一のチャネルに電流が流れる方向は、前記所定の応力が印加される方向に対して平行であり、
前記第二のチャネルに電流が流れる方向は、前記半導体基板の表面に対して垂直な方向であり、
更に、前記第一，第二のチャネルの長さＬ1，Ｌ2は、
を満たすように設定されることを特徴とする請求項１または請求項７に記載のＭＯＳ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006104684A JP5410649B2 (ja) | 2006-04-05 | 2006-04-05 | Ｍｏｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006104684A JP5410649B2 (ja) | 2006-04-05 | 2006-04-05 | Ｍｏｓ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007281149A true JP2007281149A (ja) | 2007-10-25 |
| JP5410649B2 JP5410649B2 (ja) | 2014-02-05 |
Family
ID=38682307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006104684A Expired - Fee Related JP5410649B2 (ja) | 2006-04-05 | 2006-04-05 | Ｍｏｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5410649B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759911B2 (en) | 2009-12-18 | 2014-06-24 | Fuji Electric Co., Ltd. | Semiconductor device |
| EP2755237A3 (en) * | 2013-01-14 | 2016-05-18 | Samsung Electronics Co., Ltd | Trench MOS gate semiconductor device and method of fabricating the same |
| EP2673806A4 (en) * | 2011-02-12 | 2017-12-06 | NXP USA, Inc. | Semiconductor device and related fabrication methods |
| CN107591453A (zh) * | 2017-10-24 | 2018-01-16 | 贵州芯长征科技有限公司 | 沟槽栅超结mosfet器件及其制备方法 |
| CN116013905A (zh) * | 2023-03-27 | 2023-04-25 | 通威微电子有限公司 | 一种半导体器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318065A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 縦型ｍｏｓ電界効果トランジスタ |
| JP2005197340A (ja) * | 2004-01-05 | 2005-07-21 | Mitsubishi Electric Corp | パワー半導体モジュール |
| JP2005322781A (ja) * | 2004-05-10 | 2005-11-17 | Mitsubishi Electric Corp | 半導体装置 |
| JP2006501666A (ja) * | 2002-10-04 | 2006-01-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パワー半導体デバイス |
-
2006
- 2006-04-05 JP JP2006104684A patent/JP5410649B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318065A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 縦型ｍｏｓ電界効果トランジスタ |
| JP2006501666A (ja) * | 2002-10-04 | 2006-01-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パワー半導体デバイス |
| JP2005197340A (ja) * | 2004-01-05 | 2005-07-21 | Mitsubishi Electric Corp | パワー半導体モジュール |
| JP2005322781A (ja) * | 2004-05-10 | 2005-11-17 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759911B2 (en) | 2009-12-18 | 2014-06-24 | Fuji Electric Co., Ltd. | Semiconductor device |
| EP2673806A4 (en) * | 2011-02-12 | 2017-12-06 | NXP USA, Inc. | Semiconductor device and related fabrication methods |
| EP2755237A3 (en) * | 2013-01-14 | 2016-05-18 | Samsung Electronics Co., Ltd | Trench MOS gate semiconductor device and method of fabricating the same |
| CN107591453A (zh) * | 2017-10-24 | 2018-01-16 | 贵州芯长征科技有限公司 | 沟槽栅超结mosfet器件及其制备方法 |
| CN116013905A (zh) * | 2023-03-27 | 2023-04-25 | 通威微电子有限公司 | 一种半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5410649B2 (ja) | 2014-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5673393B2 (ja) | 炭化珪素半導体装置 | |
| JP5776610B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN102738227B (zh) | SiC半导体功率器件 | |
| JP6299102B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| TWI458095B (zh) | 半導體裝置 | |
| US8598636B2 (en) | Heat dissipation structure of SOI field effect transistor | |
| JPWO2017126472A1 (ja) | 半導体装置 | |
| JP5410649B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2009521808A (ja) | 高移動度パワー金属酸化膜半導体電界効果トランジスタ | |
| JP4342498B2 (ja) | 横型半導体デバイス | |
| JP2012069797A (ja) | 絶縁ゲート型トランジスタ | |
| JP5817204B2 (ja) | 炭化珪素半導体装置 | |
| US9607961B2 (en) | Semiconductor device | |
| TWI394262B (zh) | 半導體裝置及其製造方法 | |
| JP2006019578A (ja) | 半導体装置及びその製造方法 | |
| JP2018056304A (ja) | スイッチング装置とその製造方法 | |
| JP7127389B2 (ja) | 炭化珪素半導体装置 | |
| JP7474214B2 (ja) | 半導体装置 | |
| JP4857590B2 (ja) | 半導体素子 | |
| JP6120340B2 (ja) | 異種材料接合を有する半導体デバイス | |
| JP4882212B2 (ja) | 縦型半導体装置 | |
| WO2015076020A1 (ja) | 半導体装置 | |
| JP7352360B2 (ja) | 半導体装置 | |
| JP5692616B2 (ja) | 半導体装置 | |
| JP2013122953A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131107 |
|
| LAPS | Cancellation because of no payment of annual fees |