JP2007274546A - 受信システム - Google Patents

受信システム Download PDF

Info

Publication number
JP2007274546A
JP2007274546A JP2006099865A JP2006099865A JP2007274546A JP 2007274546 A JP2007274546 A JP 2007274546A JP 2006099865 A JP2006099865 A JP 2006099865A JP 2006099865 A JP2006099865 A JP 2006099865A JP 2007274546 A JP2007274546 A JP 2007274546A
Authority
JP
Japan
Prior art keywords
converter
rate
data
sample rate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006099865A
Other languages
English (en)
Other versions
JP4843347B2 (ja
Inventor
Kazuhisa Yabe
和央 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2006099865A priority Critical patent/JP4843347B2/ja
Publication of JP2007274546A publication Critical patent/JP2007274546A/ja
Application granted granted Critical
Publication of JP4843347B2 publication Critical patent/JP4843347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】AD変換器とデジタル信号処理部よりなる受信システムにおいて、広ダイナミックレンジのAD変換特性を有し、高精度かつ低消費電力の受信システムを提供すること。
【解決手段】AD変換後の信号を、ルート・ナイキスト・ロールオフ特性を持つデジタル・フィルタで帯域制限し、さらに擬似的にサンプル・レートを上げたデータをデシメータによって取り出す線形補間回路を介して、システム固有のシンボル・レートの逓倍の周波数用のデータを生成し、これをFIFOに入力し、FIFIOから、デジタル・ベースバンド処理部で使用されているシステム固有のシンボル・レートの逓倍の周波数のクロックに同期して読み出す構成とする。ここで、AD変換、デジタル・フィルタ、線形補間回路、及びFIFOへの書き込みに使用するクロックを、システム固有のシンボル・レートに関係なく、広ダイナミックレンジのAD変換特性を得ることが可能なレートにする。
【選択図】図1

Description

本発明は、AD変換器を有する受信システムに関し、より詳細には、AD変換器の出力をデジタル信号処理するデジタル変調方式による通信システムにおいてAD変換に広いダイナミックレンジを持たせた受信システムに関する。
近年のデジタル移動体通信の受信システムにおいては、部品点数を減らすために、RFから直接ベースバンド帯域へ変換するダイレクト・コンバージョン方式を採用することが多い。
図2、図3は、このダイレクト・コンバージョン方式の構成例を示す図である。ダイレクト・コンバージョン方式には、チャネル選択フィルタの配置に大きく分けて2つの手法があり、その1つは、図2に示すように、チャネル選択フィルタをアナログ回路で構成して、それをAD変換器の前に置く場合であり、もう一つは図3に示すように、AD変換器の後ろでデジタル・フィルタで構成する場合である。より高いデータ・レートに対応するためには、チャネル選択フィルタとして高精度のロールオフ特性を持たせる必要があるため、より理想に近いフィルタ特性を実現でき、さらにIC化することが可能な後者の構成が適している。
図2において、直交変調された信号をアンテナ12で受信し、表面弾性波フィルタ(SAW)13で所望の帯域のみを通過させて、低雑音増幅器14で増幅し、局部発振器17からの搬送波周波数信号を、位相器16を介してI(In-phase)とQ(Quadrature-phase)の直交復調器(15a、15b)に供給する。直交復調された受信信号S、Sは、アナログ・ローパス・フィルタ18a、18bによって帯域制限され、AD変換器2a、2bによってAD変換され、デジタル・ベースバンド処理部へ受け渡される。
図3においては、直交復調された受信信号S、Sは、それぞれ折り返し防止フィルタ(AAF)1a、1bを通過した後、広ダイナミックレンジのAD変換器2a、2bによって妨害波が含まれたままAD変換され、デジタル・ローパス・フィルタ19a、19bによって帯域制限される。このデジタル化された受信データがデジタル・ベースバンド処理部へ受け渡される。
図2および図3において、AD変換に要求されるダイナミックレンジが必要以上に大きくなることを防ぐために、高周波信号の段階で、受信信号レベルに応じてゲインを切り替えることのできる可変利得増幅器(VGA)が存在するのが普通であるが、ここでは省略してある。
チャネル選択フィルタを、図3に示すようにデジタル・フィルタで実現する場合、AD変換器の前の帯域制限は折り返し防止を主目的とした必要最小限のものでよい代わりに、自チャネル近傍の妨害波が減衰せずにAD変換器に入力されうるため、AD変換には広いダイナミックレンジ特性が要求されることになる。
また、コストダウンや性能の向上を図るために、シンボル・レートが比較的低い場合には、デジタル化に有利な、ΣΔ型AD変換器とデジタル信号処理の組み合わせによる受信システムが提案されている(たとえば、非特許文献1参照)。このΣΔ型AD変換器では、適用する通信システム固有のシンボル・レートの数倍〜数十倍の周波数でオーバー・サンプリングを実行する。
Robert H.M. van Veldhoven ,et.al.,A 3.3-mW ΣΔ Modulator for UMTS in 0.18-マイクロm CMOS With 70-dB Dynamic Range in 2-MHz Bandwidth,IEEE J.Solid State Circuits,VOL.37,No.12,December 2002,pp1645-1652
チャネル選択フィルタをデジタル・フィルタで構成する場合、すでに述べたように、AD変換としては広いダイナミックレンジを有することが必要となる。AD変換器のサンプル・レートは、後段のデジタル信号処理の都合上、適用する通信システム固有のシンボル・レート(例えばUMTSの場合は3.84MHz)の逓倍(通常では、整数倍)とするのが一般的であり、通常は、温度補償型水晶発振器(以下TCXO)が発生する基準クロックからPLLを使用して生成したものをサンプリング・クロックとすることが行われる。
このとき、技術的観点から言えば、TCXOの発振周波数はシステム固有のシンボル・レート、チップレートやPLLの作りやすさといったことを考慮して決められるべきであるが、一方、調達コストやその他のシステムの要求によっては、その発振周波数を異なる要求にしたがって、技術的観点から見た周波数と異なる周波数とすることも望まれているのが現状である。
また、TCXOの発振周波数によっては、PLLでシステム固有のシンボル・レートの逓倍のクロックを生成する際に比較基準周波数が低くなり、ループ帯域が狭くなり、PLLの内部回路自体が発生する位相雑音が十分に抑圧されずにクロックに出力され、結果としてAD変換器のサンプリング・クロックのジッタ特性が劣化してしまうことが起こりうる。
一方、一般にAD変換器が入力信号を標本化(サンプリング)する際に、そのサンプリング・クロックに含まれるジッタは、いわゆるノイズ(本来の信号とは異なる信号成分)を生成する。nビットのAD変換器において、サンプリング・クロックに含まれるジッタ (RMS値)がσtjであるときのS/N比は、
Figure 2007274546
となる。ここでfinは入力信号の周波数である。つまり、サンプリング・クロックのジッタ特性が悪ければ、それだけでAD変換における限界ダイナミックレンジが狭くなってしまうという問題があった。
本発明は上記の点に鑑み、使用できる基準クロック等の制約によりシステム固有のシンボル・レートの逓倍の周波数で、所望する低ジッタのクロックを作れない条件においても、少なくともクロックジッタの少ない広ダイナミックレンジのAD変換部とデジタル信号処理部よりなる高精度の受信システムを提供することを目的とするものである。言い換えれば、受信システムに固有の周波数という制約を受けずに、クロックジッタの少ない、広ダイナミックレンジのAD変換部を構成することを可能とする受信システムを提供することを目的とする。
上記課題を解決して本発明の目的を達成するため、請求項1の発明は、デジタル変調による通信システムであって、入力信号を任意の周波数のサンプル・レートでサンプリングするAD変換器と、前記AD変換器の出力を入力して、前記サンプル・レートで主にフィルタ処理を目的とする処理を実行するデジタル信号処理部と、前記デジタル信号処理部からの出力を、前記サンプル・レートで受け取り、前記入力信号のシンボル・レートの逓倍周波数のレートのデータに変換するサンプル・レート・コンバータとを備え、前記サンプル・レートは、前記シンボル・レートの整数倍とは異なることを特徴とするものである。このようにサンプル・レート・コンバータを使用することで、AD変換器のサンプリング・クロックが前記通信システム固有のシンボル・レートの逓倍周波数である必要がなくなり、使用できる基準クロックや前記システム固有のシンボル・レートによる制約を受けることなく、PLLで低ジッタを実現しやすい任意の周波数をAD変換器のサンプリング・クロックとして適用することができ、結果として広ダイナミックレンジのAD変換とデジタル信号処理よりなる高精度の受信システムを実現することができる。
また、請求項2の発明は、請求項1に記載の受信システムであって、前記サンプル・レート・コンバータは、リニア・インターポレーション(線形補間)を適用して、前記シンボル・レートの前記逓倍周波数のレートの前記データを生成することを特徴とするものである。これにより、サンプル・レート・コンバータのために高周波クロックを用意する必要がなくなり、消費電力の増大を回避することが可能となる。
また、請求項3の発明は、請求項1または請求項2に記載の受信システムであって、前記サンプル・レート・コンバータの前段に配置された前記デジタル信号処理部は、ルート・ナイキスト・ロールオフ特性を持つFIRフィルタを備え、
前記AD変換器の出力は、前記FIRフィルタを介して、前記サンプル・レート・コンバータに送られることを特徴とするものである。これにより、AD変換器の出力信号に含まれる妨害波成分がサンプル・レート変換によって信号帯域内に折り返してくるのを防ぐとともに、符号間干渉の小さい高精度の受信システムを実現可能としている。
さらに請求項4の発明は、請求項1から3の何れかに記載の受信システムであって、前記サンプル・レート・コンバータの出力を受けて、後段のデジタル・ベースバンド処理部で使用される前記入力信号のシンボル・レートの逓倍周波数のクロックに同期したデータを出力するバッファ手段をさらに備え、前記サンプル・レート・コンバータは、前記入力信号のシンボル・レートの逓倍周波数のレート用のデータを生成することを特徴とするものである。これにより、位相のずれによるデータ受け渡しのタイミングの破綻を防ぐことが可能となる。
以上説明したように、本発明の受信システムは、低ジッタの任意の周波数のクロックでAD変換器を動作させることができるため、使用できる基準クロックや適用するシステム固有のシンボル・レート等の制約によらず、広ダイナミックレンジのAD変換器とデジタル信号処理部よりなる高精度の受信システムを実現することができる。言い換えればAD変換器のサンプリング・クロックを生成するPLLに対して、そのジッタ特性に関する要求仕様を実現する際の困難性を大幅に緩和することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図4は本発明を適用したダイレクト・コンバージョン方式による受信システムの、概略構成を示す図である。図4に示す構成が、上述した図3に示す構成と異なっている部分は、デジタル・ローパス・フィルタ19a、19bと、デジタル・ベースバンド処理部との間に、サンプル・レート・コンバータ(SRC)6a、6bを設けた点である。
図1は、図4に示す本発明によるダイレクト・コンバージョン方式による受信システムの直交復調以降を、さらに詳細に示す図である。
まず、本発明の実施形態における受信システムの動作を、図4を使用して説明する。図1に示すように、本発明における受信システムでは、直交復調された受信信号S、Sは、それぞれ折り返し防止フィルタ1a、1bを通過した後、広ダイナミックレンジのAD変換器2a、2bによって妨害波が含まれたままAD変換され、デジタル・ローパス・フィルタ19a、19bによって帯域制限される。このデジタル化された受信データがデジタル・ベースバンド処理部へ受け渡される際に、サンプル・レート・コンバータ6a、6bを介しているため、AD変換器2a、2bのサンプル・レートは必ずしもデジタル・ベースバンド処理部11のクロック・レートすなわち通信システム固有のシンボル・レートの逓倍である必要はない。したがって、AD変換器のサンプリング・クロックを、広ダイナミックレンジを実現するのに好適な任意の周波数にすることが可能となり、また同時に、調達コストやその他のシステムの要求に合致した発振器を使用することが可能となる。
図1を使用して、さらに、本発明の詳細を説明する。図1に示す受信システムでは、図4のAD変換器直後のデジタル・ローパス・フィルタ19a、19bに対応する部分が、ルート・ナイキスト・ロールオフ特性を持つFIRフィルタ3a、3bとなっている。これにより、妨害波成分を十分に減衰させ、かつ良好なシンボル・タイミング再生が可能である。ここでFIRフィルタの動作周波数はシステム固有のシンボル・レートの逓倍ではなく、サンプリング・レートのクロック・レートであるが、このクロック・レートは、通常、シンボル・レートよりも十分高い周波数とされるので、デジタル・フィルタは適当な係数を選択することにより任意のフィルタ特性を実現することが可能であるため、システム固有のシンボル・レートに対応したルート・ナイキスト・ロールオフ特性を実現することは容易である。
また、図1のサンプル・レート・コンバータ6は、リニア・インターポレータ7a、7bとデシメータ8a、8bおよび小規模のタイミング生成回路9から構成されており、消費電力や面積の増大を招くことなく実現している。
ここでは一例としてこの受信システムをUMTS(Universal Mobile Telecommunications System)受信機に適用した場合を例にとって、図1を用いてその動作原理を説明する。
UMTS受信機に用いられる基準クロックは、GSM(Global System for Mobile communication)システムで広く用いられている26MHzのTCXOが採用されることが多い。この26MHzのクロックを基準として、例えばPLLで52MHzを生成し、これをAD変換器のサンプリング・クロックおよびルート・ナイキスト・フィルタの動作クロックとして用いる。これは26MHzの2倍の周波数なので、PLLループの帯域を広くとることができるため、低ジッタのクロックを容易に実現できる。
次にこのルート・ナイキスト・フィルタ出力S3a、S3bに対し、例えば8倍のリニア・インターポレーションを行い、次にデシメーションを実行する。この場合、リニア・インターポレーションの演算は単純に2つのデータの間を8分割した値を算出するだけでよいため、8倍のクロック(416MHz)は必要とならない。今、Iチャネルのn番目のルート・ナイキスト・フィルタ出力S3aを、D(n=0、2、3、…)とすると、リニア・インターポレーションの結果S4aは、
n(k) = D+k*(Dn+1−D)/8 式1
とし、nを、サンプリング・クロック単位のデータの連番を表す0、1、2、…とし、kを、このデータ間に内挿されるデータの連番0〜7とした場合、次のように表すことができる。
0(0),D0(1),…,D0(7),D1(0),…D1(7),D2(0),…D2(7),…
このようにすることによって、擬似的に52MHz*8=416MHzのレートのデータ列が得られることになる。
なお以降の説明はIチャネルについてのみ行うが、Qチャネルに関しても全く同様であることは言うまでもない。
一般にN倍のリニア・インターポレーションには、次の式で表すようなフィルタ効果を伴う。
Figure 2007274546
8倍の線形補間は、図5に示すようなフィルタ特性を持つため、擬似的に得られる52MHz*8=416MHzのレートのデータ列は、厳密にはその信号成分のスペクトルは影響を受ける。しかし、この場合、52MHzの周波数が、UMTSにおけるナイキスト周波数(システム固有のシンボル・レートの1/2)である1.92MHzよりも十分に高く、1.92MHzの周波数での減衰量は約−0.02dBにすぎず、その(図5のスペクトルによる)影響は微小であり、復調性能の劣化はほとんどないことがわかっている。
今、後段のデジタル・ベースバンド処理部が15.36MHz(シンボル・レート3.84MHzの4倍)で受信データが入力されることを期待していると仮定し、擬似的な416MHzレート相当のデータ列からデシメータによってデータを抜き出し、15.36MHzレートのデータ列を作り出すことを考える。416MHzは15.36MHzの約27.08倍であり、整数倍ではないため等間隔で間引くことでは実現不可能である。したがって27サンプル間隔と28サンプル間隔を組み合わせて、平均レートを15.36MHzとすることを考える。その具体的な方法をあらわすのが次の式である。
Figure 2007274546
つまり、15.36MHzレートの12サンプル分のデータ列は、416MHzレートのデータ列から27サンプルおきに11サンプル分取り出し、12サンプル目のデータのみ28サンプル間隔で取り出すことを繰り返すことによって得られることがわかる。したがってデシメータ出力S5aとしては、例えば、図6に示すようなデータ列とすればよいことになる。
図6において、サンプリング・クロック単位のデータの連番を表す数字の並びは、0、3、6、10、13、・・・となっており、その差は、3、3、4、3、・・・となっている。また、52MHzは15.36MHzの約3.4倍であるので、52MHzのクロックエッジの3周期もしくは4周期間隔を組み合わせることにより、取り出したデータを擬似的に15.36MHzのレートで出力することが可能である。このようなデシメータ出力タイミングの一例を図7に示す。このとき出力データが算出されるタイミングは、抜き出されたデータに求められる本来のタイミングとは異なるが、平均レートが正確に15.36MHzである限りにおいては、大きな時間単位で見た場合には、全く問題とならない。
なお、このようにあるデータ列から、その一部のデータを抜き出してデータ・レートを下げる場合には、通常は不要成分(帯域外成分、すなわち、この場合、15.36MHzの半分のナイキスト周波数以上の成分)が信号帯域内(前述のナイキスト周波数)に折り返すことによる性能劣化を防ぐために、ローパス・フィルタを用意するものであるが、この図1に示す例では、ルート・ナイキスト・フィルタがこの役割を果たし、またリニア・インターポレーションによって発生する折り返し成分は、リニア・インターポレーション自体のフィルタ特性(上述の式1)で十分抑圧されているため、改めてローパス・フィルタを用意しなくても十分高い復調精度を得ることが可能である。
このようにして得られるデータ列は、図7に示すように、算出間隔が一定でない擬似15.36MHzレートのデータ列である。図1のFIFO(10a、10b)は、このような信号を入力し、後段のデジタル・ベースバンド部へ過不足なく、等しい周期でデータを受け渡すため役目を有する。このFIFOの書き込みは、図7に示すように、間隔を置いたサンプリング・クロック(例示の場合、52MHzのクロック)でなされ、このFIFOからの読み出しは、デジタル・ベースバンド処理部のクロック(例示の場合、15.36MHz)でなされる。
後段のデジタル・ベースバンド処理部で使用されているクロック(もしくはそれを分周したもの)である15.36MHzは、通常は同一のTCXOを基準に生成されているため、平均周波数としては前記擬似15.36MHzと完全に一致しているため、FIFOにある程度の段数を設け、その半分の段数への書き込み完了後に、読み出しを開始することにより、連続的なデータの受け渡しを確立することが可能になる。
このFIFOの代わりに、書き込み側と読みだし側を独立して制御可能なRAMも使用することができ、また一般的なRAMも使用することができる。
以上からわかるように、本発明による受信システムは、適用するシステム固有のデータ・レートによる制約を受けることなくAD変換器のサンプル周波数を選択することができるため、使用できる基準クロックに応じて適切なサンプル周波数を任意に選択して、ループ帯域の広いPLLによって低ジッタのAD変換器用のサンプリング・クロックを容易に生成できる。したがって、広いダイナミックレンジを持つ(AD変換器を使用した)高精度な受信システムを実現することができる。また、サンプル・レート変換手段としてリニア・インターポレーションによる、実質的な高オーバー・サンプリング化と非等間隔のデシメーションの組み合わせの構成を採用することにより、サンプル・レート変換においてサンプリング・クロックと異なるより高周波の動作クロックを必要とせず、これにより、高クロック回路による消費電力の増大を回避することが可能となる。
なお、ここでは本発明を、受信した高周波信号に同一周波数のローカル信号を乗算して、直接ベースバンド信号に変換するダイレクト・コンバージョン方式に適用する場合を例にとって説明した。しかし、上述した構成を、受信した高周波信号に異なる周波数のローカル信号(1stローカル)を乗算して一旦中間周波数に落とした後、さらにその中間周波数のローカル信号(2ndローカル)を乗算してベースバンド信号に変換するスーパーヘテロダイン方式や、上記2ndローカルとして比較的低い周波数を採用して中間周波数のままAD変換した後デジタル乗算によってベースバンド信号に変換するLow IF方式にも適用することが可能である。
サンプル・レート・コンバータとしては、リニア・インターポレーションではなく、実データと同じデータを挿入することにより補間するサンプル・ホールド・インターポレーションを適用することも可能である。ただしこの場合は折り返し信号のフィルタリング効果が小さくなるため、サンプル・レート変換後のデータに含まれるノイズ成分が大きくなる欠点がある。あるいはゼロを挿入することにより補間するゼロ・インターポレーションを適用することも可能であるが、この場合はローパス・フィルタが別途必要となる。また、2つのサンプルを使用するリニア・インターポレーションではなく、2つ以上のサンプルを使用して算出するインターポレーションを使用することもできる。この場合は、上述した実施例の構成で、同じ効果を得ることができる。しかし、インターポレーションの構成が複雑になる欠点がある。
またサンプル・レート・コンバータをルート・ナイキスト・フィルタの前に配置する構成も考えられる。この場合は先に挙げた課題を解決できるうえに、ルート・ナイキスト・フィルタの動作クロックが低くなるメリットがあるが、妨害波がサンプル・レート変換によって帯域内に折り返してくることを防ぐために、結局サンプル・レート・コンバータの直前に別途ローパス・フィルタが必要となるためフィルタ特性が冗長となり、逆に消費電力の増加を招く可能性がある。
本発明は、特に高精度の復調性能が要求される、デジタル移動体通信用の受信システムとして好適である。
本発明の実施の形態にかかる、ルート・ナイキスト・フィルタをAD変換器の後ろに配置し、さらに線形補間を利用したサンプル・レート・コンバータ、およびデータ・バッファリング手段としてのFIFOを適用したダイレクト・コンバージョン方式受信システムの、直交復調器以降の部分の構成を示す図である。 帯域制限用の受信フィルタをアナログ回路で構成してAD変換器の前に置く場合のダイレクト・コンバージョン方式受信システムの構成を示す図である。 帯域制限用の受信フィルタをデジタル・フィルタで構成してAD変換器の後ろに置く場合のダイレクト・コンバージョン方式受信システムの構成を示す図である。 本発明の実施の形態にかかる、帯域制限用の受信フィルタをデジタル・フィルタで構成しAD変換器の後ろに置き、さらにデジタル・ベースバンド処理に好適なレートに変換するサンプル・レート・コンバータが適用された場合のダイレクト・コンバージョン方式受信システムの構成を示す図である。 8倍の線形補間による周波数特性を表した模式図である。 8倍の線形補間によって擬似的に作成されるデータ列を説明する図である。 デシメータからのデータ出力タイミングの例を示すタイミングチャート図である。
符号の説明
1a、1b 折り返し防止フィルタ(AAF:Anti- Alias Filter)
2a、2b AD変換器(ADC)
3a、3b ルート・ナイキスト・フィルタ
4 温度補償型水晶発振器(TCXO)
5 位相同期ループ(PLL)
6a、6b サンプル・レート・コンバータ(SRC)
7a、7b リニア・インターポレータ
8a、8b デシメータ(選択制御回路)
9 タイミング発生回路
10a、10b FIFO(first-in first-out)バッファ
11 デジタル・ベースバンド処理部
12 受信アンテナ
13 表面弾性波(SAW)フィルタ
14 低雑音増幅器(LNA)
15a、15b 直交復調器
16 移相器
17 局部発振器(LO)
18a、18b アナログ・ローパス・フィルタ
19a、19b デジタル・ローパス・フィルタ

Claims (4)

  1. デジタル変調による通信システムであって、
    入力信号を任意の周波数のサンプル・レートでサンプリングするAD変換器と、
    前記AD変換器の出力を入力して、前記サンプル・レートで主にフィルタ処理を目的とする処理を実行するデジタル信号処理部と、
    前記デジタル信号処理部からの出力を、前記サンプル・レートで受け取り、前記入力信号のシンボル・レートの逓倍周波数のレートのデータに変換するサンプル・レート・コンバータと
    を備え、前記サンプル・レートは、前記シンボル・レートの整数倍とは異なることを特徴とする受信システム。
  2. 前記サンプル・レート・コンバータは、リニア・インターポレーション(線形補間)を適用して、前記シンボル・レートの前記逓倍周波数のレートの前記データを生成することを特徴とする請求項1に記載の受信システム。
  3. 前記サンプル・レート・コンバータの前段に配置された前記デジタル信号処理部は、ルート・ナイキスト・ロールオフ特性を持つFIRフィルタを備え、
    前記AD変換器の出力は、前記FIRフィルタを介して、前記サンプル・レート・コンバータに送られることを特徴とする請求項1または請求項2に記載の受信システム。
  4. 前記サンプル・レート・コンバータの出力を受けて、後段のデジタル・ベースバンド処理部で使用される前記入力信号のシンボル・レートの逓倍周波数のクロックに同期したデータを出力するバッファ手段をさらに備え
    前記サンプル・レート・コンバータは、前記入力信号のシンボル・レートの逓倍周波数のレート用のデータを生成することを特徴とする請求項1から3の何れかに記載の受信システム。
JP2006099865A 2006-03-31 2006-03-31 受信システム Expired - Fee Related JP4843347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006099865A JP4843347B2 (ja) 2006-03-31 2006-03-31 受信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006099865A JP4843347B2 (ja) 2006-03-31 2006-03-31 受信システム

Publications (2)

Publication Number Publication Date
JP2007274546A true JP2007274546A (ja) 2007-10-18
JP4843347B2 JP4843347B2 (ja) 2011-12-21

Family

ID=38676839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006099865A Expired - Fee Related JP4843347B2 (ja) 2006-03-31 2006-03-31 受信システム

Country Status (1)

Country Link
JP (1) JP4843347B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101729330B (zh) * 2008-11-03 2011-12-28 北京广利核系统工程有限公司 一种高精度ad转换电路及该电路使用的工作方法
JP2014502457A (ja) * 2010-11-18 2014-01-30 テレフオンアクチーボラゲット エル エム エリクソン(パブル) プログラム可能なデジタルダウンコンバージョンのための方法及びシステム
JP5861127B2 (ja) * 2011-03-29 2016-02-16 パナソニックIpマネジメント株式会社 変換装置および受信装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177586A (ja) * 1999-12-16 2001-06-29 Sony Corp キャリア再生装置およびその方法
JP2002044169A (ja) * 2000-05-15 2002-02-08 Matsushita Electric Ind Co Ltd デジタル復調装置
JP2002247121A (ja) * 2001-02-19 2002-08-30 Mitsubishi Electric Corp 自動利得制御装置および復調器
JP2002280941A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 適応等化器、受信装置およびタップ係数算出方法
JP2003234793A (ja) * 2002-02-07 2003-08-22 Japan Radio Co Ltd 復調回路
JP2003298674A (ja) * 2002-04-03 2003-10-17 Toshiba Corp マルチレート受信装置
JP2004194068A (ja) * 2002-12-12 2004-07-08 Matsushita Electric Ind Co Ltd 受信装置
JP2005151011A (ja) * 2003-11-13 2005-06-09 Renesas Technology Corp 高周波信号受信装置および半導体集積回路
JP2005223835A (ja) * 2004-02-09 2005-08-18 Nec Corp 変調方式切替通信装置および切替方法
JP2006506900A (ja) * 2002-11-15 2006-02-23 インターディジタル テクノロジー コーポレイション アナログ無線コンポーネントの障害の補償による仕様の緩和

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177586A (ja) * 1999-12-16 2001-06-29 Sony Corp キャリア再生装置およびその方法
JP2002044169A (ja) * 2000-05-15 2002-02-08 Matsushita Electric Ind Co Ltd デジタル復調装置
JP2002247121A (ja) * 2001-02-19 2002-08-30 Mitsubishi Electric Corp 自動利得制御装置および復調器
JP2002280941A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 適応等化器、受信装置およびタップ係数算出方法
JP2003234793A (ja) * 2002-02-07 2003-08-22 Japan Radio Co Ltd 復調回路
JP2003298674A (ja) * 2002-04-03 2003-10-17 Toshiba Corp マルチレート受信装置
JP2006506900A (ja) * 2002-11-15 2006-02-23 インターディジタル テクノロジー コーポレイション アナログ無線コンポーネントの障害の補償による仕様の緩和
JP2004194068A (ja) * 2002-12-12 2004-07-08 Matsushita Electric Ind Co Ltd 受信装置
JP2005151011A (ja) * 2003-11-13 2005-06-09 Renesas Technology Corp 高周波信号受信装置および半導体集積回路
JP2005223835A (ja) * 2004-02-09 2005-08-18 Nec Corp 変調方式切替通信装置および切替方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101729330B (zh) * 2008-11-03 2011-12-28 北京广利核系统工程有限公司 一种高精度ad转换电路及该电路使用的工作方法
JP2014502457A (ja) * 2010-11-18 2014-01-30 テレフオンアクチーボラゲット エル エム エリクソン(パブル) プログラム可能なデジタルダウンコンバージョンのための方法及びシステム
JP5861127B2 (ja) * 2011-03-29 2016-02-16 パナソニックIpマネジメント株式会社 変換装置および受信装置

Also Published As

Publication number Publication date
JP4843347B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
US8811540B2 (en) Digital receiver
US7098821B2 (en) Receiving and transmitting signals having multiple modulation types using sequencing interpolator
US8606212B2 (en) Near field communications receiver
JP2006148854A (ja) マルチキャリア受信機及び遅延補正機能付き送信機
US8949302B2 (en) Digital front end for oversampled low-IF or zero-IF multimode receivers
JP2008147837A (ja) 情報処理装置および情報処理方法
Ye et al. An FPGA based all-digital transmitter with radio frequency output for software defined radio
JP4836041B2 (ja) Rf信号をサンプリングするための方法及び装置
KR20120061026A (ko) 대역통과 샘플링 수신기 및 그것의 필터 설계 및 재구성 방법
JP5007891B2 (ja) 直角位相サンプリング用クロック信号発生方法及び装置
JP2008154121A (ja) 無線通信装置
JP4843347B2 (ja) 受信システム
US20090245437A1 (en) Sample rate converter and rceiver using the same
US20080309524A1 (en) Second-Order Polynomial, Interpolation-Based, Sampling Rate Converter and Method and Transmitters Employing the Same
WO2001071931A2 (en) Digital tuner with optimized clock frequency and integrated parallel cic filter and local oscillator
JP5015833B2 (ja) Cicフィルタ,フィルタシステム及び衛星信号受信回路
US20090245429A1 (en) Sample rate converter and receiver using the same
JP2008091985A (ja) 送信方法および送信装置
JP2010130185A (ja) サンプリングレート変換回路
JP4214635B2 (ja) ディジタル無線装置
JP6029065B2 (ja) 受信装置
US8036625B1 (en) Method and apparatus for mixing a signal
JP2007049444A (ja) 信号処理回路
US7856070B2 (en) Method and system for digital baseband receiver with digital RF/IF/VLIF support in GSM/GPRS/EDGE compliant handsets
KR100964383B1 (ko) 디지털 집약형 rf 수신장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Ref document number: 4843347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees