JP2007273473A - プラズマディスプレイパネル - Google Patents

Abstract

【課題】本発明は、前面パネルの構造を改善して放電効率を向上させるプラズマディスプレイパネルを提供する。
【解決手段】本発明によるプラズマディスプレイパネルは、所定間隔で形成された複数の基板陥没部（２１７ａ、２１７ｂ）を含む基板（２１１）と、基板陥没部（２１７ａ、２１７ｂ）の間に位置する複数の電極（２１２、２１３）及び複数の電極（２１２、２１３）の上部及び基板（２１１）上部に形成された誘電体層（２１４）を含む。
【選択図】図２

Description

本発明はディスプレイパネルに関し、さらに詳しくはプラズマディスプレイパネルに関する。

一般的にプラズマディスプレイパネルは画像が表示されるプラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）の前面基板と背面基板の間に形成された隔壁によって形成された複数の放電セルを有することで、各放電セル内にはネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオン及びヘリウムの混合気体（Ｎｅ＋Ｈｅ）のような主放電気体と少量のキセノンを含む不活性ガスが充電されている。

このような放電セルは複数個が集まって一つのピクセル（Ｐｉｘｅｌ）を成す。例えば赤色（Ｒｅｄ、Ｒ）放電セル、緑色（Ｇｒｅｅｎ、Ｇ）放電セル、青色（Ｂｌｕｅ、Ｂ）放電セルが集まって一つのピクセルを成すのである。

このようなプラズマディスプレイパネルは高周波電圧によって放電される時、不活性ガスが真空紫外線（ＶａｃｕｕｍＵｌｔｒａｖｉｏｌｅｔ ｒａｙｓ）を発生して、隔壁の間に形成された蛍光体を発光させて画像が具現される。このようなプラズマディスプレイパネルは薄く軽い構成が可能なので表示装置として脚光を浴びている。

このような構造を有するプラズマディスプレイパネルは、スキャン電極とサステイン電極に所定のパルスを印加すれば上部誘電体層の上部に壁電荷（Ｗａｌｌ Ｃｈａｒｇｅ）が蓄積されるようになって、このような壁電荷によって放電が発生するようになる。しかし、透明電極とバス電極を含むスキャン電極及びサステイン電極を有するパネル構造では、誘電体層の上部に蓄積される壁電荷が少なく、放電時に放電効率が落ちる問題点がある。

本発明の目的は、前面パネルの構造を改善して放電効率を向上させるプラズマディスプレイパネルを提供することにある。

このような技術的課題を解決するための本発明の第１実施形態によるプラズマディスプレイパネルは、所定間隔で形成された複数の基板陥没部を含む基板、基板陥没部の間に位置する複数の電極及び複数の電極の上部及び基板上部に形成された誘電体層を含む。

また、基板陥没部の深さは基板の厚さの５０％以下で形成されることが好ましい。

また、複数の電極と交差する方向に形成された基板陥没部の幅は１００μｍ以上９００μｍ以下であることが好ましい。

また、基板陥没部の幅と同一方向に形成された電極の幅は基板陥没部の幅の２５％以内であることが好ましい。

また、基板陥没部の上部に形成される前記誘電体層の厚さは、基板の内で基板陥没部を除いた残りの部分に形成される誘電体層の厚さと実質的に同一であることが好ましい。

また、誘電体層の厚さは５μｍ以上１００μｍ以下であることが好ましい。

また、複数の電極の内で第１電極と当該第１電極と一番隣接した第２電極の間の基板上部にブラック層をさらに含むことが好ましい。

上記の目的を成すための本発明の第２実施形態によるプラズマディスプレイパネルは、所定間隔で形成された複数の電極陥没部を含む基板、電極陥没部内に位置する複数の電極及び基板上部に差等的な厚さに形成される誘電体層を含む。

また、複数の電極の内で第１電極と当該第１電極と一番隣接した第２電極の間の基板上部にブラック層をさらに含むことが好ましい。

また、複数の電極及びブラック層が位置する領域に形成される誘電体層の厚さは、複数の電極及びブラック層が位置しない領域に形成される誘電体層の厚さより厚いことが好ましい。

また、複数の電極及びブラック層が位置する領域に形成される誘電体層の厚さは５μｍ以上１００μｍ以下であることが好ましい。

また、電極陥没部の深さは基板の厚さの５０％以下で形成することが好ましい。

上記の目的を成すための本発明の第３実施形態によるプラズマディスプレイパネルは、所定間隔で形成された複数の電極陥没部と電極陥没部の間に形成された複数の基板陥没部を含む基板、電極陥没部内に位置する複数の電極及び基板上部に形成された誘電体層を含む。

また、電極陥没部の深さ及び基板陥没部の深さは、基板の厚さの５０％以下で形成されることが好ましい。

また、電極陥没部の深さは基板陥没部の深さよりさらに薄いことが好ましい。

また、複数の電極と交差する方向に形成された基板陥没部の幅は１００μｍ以上９００μｍ以下であることが好ましい。

また、基板陥没部の幅は当該基板陥没部の幅と同一方向に形成された電極陥没部の幅よりさらに広いことが好ましい。

また、電極陥没部の上部に形成される誘電体層の厚さは、基板陥没部の上部に形成される誘電体層の厚さと実質的に同一であることが好ましい。

また、誘電体層の厚さは５μｍ以上１００μｍ以下であることが好ましい。

また、複数の電極の内で第１電極と当該第１電極と一番隣接した第２電極の間の基板上部にブラック層をさらに含むことが好ましい。

本発明の実施形態によるプラズマディスプレイパネルは基板に電極を形成して差等的な上部誘電体層の構造によって璧電荷を多く形成することで低い放電開始電圧でも放電効率を向上させる効果がある。

また、本発明の実施形態によるプラズマディスプレイパネルは基板の第１パターンに単一物質の電極のみを形成して、差等的で且つ厚さが同一な上部誘電体層の構造によって製造工程数が減少する。したがって、生産効率が向上して製造費用が節減される効果がある。

以下では本発明による具体的な実施形態を図面を参照して説明する。

図１は本発明の実施形態によるプラズマディスプレイパネルを示す図である。

図１を注意深くみれば、本発明の実施形態によるプラズマディスプレイパネルは、第１電極と第２電極が形成される前面基板１１１を含む前面パネル１１０と、第１電極及び第２電極と交差する第３電極が形成される背面基板１２１を含む背面パネル１２０が一定間隔を置いて合着して形成される。この時、前面基板１１１には所定間隔で形成された複数の基板陥没部及び電極陥没部を含む。基板陥没部及び電極陥没部に対する詳しい説明は後述する。

以後、本発明の実施形態では、第１電極をスキャン電極１１２、第２電極をサステイン電極１１３、第３電極をアドレス電極１２３として説明する。

前面基板１１１上に形成されるスキャン電極１１２とサステイン電極１１３は互いに並んで形成され、放電セル（Ｃｅｌｌ）で放電を発生させて同時に放電セルの放電を維持する。

前面基板１１１上に形成されたスキャン電極１１２とサステイン電極１１３は、放電セル内で発生した光を外部に放出させ、同時に駆動効率を確保するために、電気伝導度を考慮する必要がある。したがって、スキャン電極１１２とサステイン電極１１３は金属材質であり、且つ優れた電気伝導度を有する銀（Ａｇ）材質で形成されることが好ましい。このようなスキャン電極１１２とサステイン電極１１３には本発明の実施形態による駆動信号が供給される。

スキャン電極１１２とサステイン電極１１３が形成された前面基板１１１の上部には、スキャン電極１１２とサステイン電極１１３を覆うように上部誘電体層１１４が形成される。上部誘電体層１１４はスキャン電極１１２及びサステイン電極１１３の放電電流を制限し、スキャン電極１１２とサステイン電極１１３の間を絶縁する。また、前面基板１１１が基板陥没部を含むので、上部誘電体層１１４は差等的な厚さを有する。このような差等的な厚さを有する上部誘電体層１１４に対する詳しい説明は後述する。

上部誘電体層１１４上部には、放電条件を容易にするための保護層１１５が形成される。保護層１１５は、二次電子放出係数が高い材料、例えば酸化マグネシウム（ＭｇＯ）からなることが好ましい。

一方、背面基板１２１上に形成されるアドレス電極１２３は、放電セルにデータ（Ｄａｔａ）信号を供給する電極である。

アドレス電極１２３が形成された背面基板１２１の上部には、アドレス電極１２３を覆うように下部誘電体層１２５が形成される。図１のプラズマディスプレイパネルの構造では、上部誘電体層１１４及び下部誘電体層１２５がそれぞれ一つの層（Ｌａｙｅｒ）の場合のみを示しているが、上部誘電体層１１４及び下部誘電体層１２５の内少なくとも何れかは複数の層からなることが好ましい。

下部誘電体層１２５の上部には放電セルを区切るための隔壁１２２が形成される。

隔壁１２２によって区画された放電セル内には、アドレス放電時に画像を表示のための可視光を放出する蛍光体層１２４が形成される。例えば、赤色（Ｒｅｄ：Ｒ）、緑色（Ｇｒｅｅｎ：Ｇ）、青色（Ｂｌｕｅ：Ｂ）蛍光体層が形成されることが好ましい。

以上で説明した本発明の実施形態によるプラズマディスプレイパネルは、スキャン電極１１２、サステイン電極１１３、アドレス電極１２３に駆動信号が供給されると、隔壁１２２によって区画された放電セル内で放電が発生して映像を具現する。

以上、図１では本発明の実施形態によるプラズマディスプレイパネルのみを示して説明したが、本発明の実施形態が図１のような構造のプラズマディスプレイパネルに限定されるのではないことを明らかにしておく。例えば、隔壁１２２による外部光の反射を防止するために、隔壁１２２の上部に外部光を吸収することができるブラック層（図示せず）をさらに形成してもよい。

また、赤色（Ｒｅｄ：Ｒ）、緑色（Ｇｒｅｅｎ：Ｇ）、青色（Ｂｌｕｅ：Ｂ）蛍光体層によって、放電セルの隔壁１２２の間隔を異なるように形成してもよい。

以後の説明では、上記で説明した本発明の実施形態によるプラズマディスプレイパネルの構造を前提に説明する。

図２は本発明の第１実施形態によるプラズマディスプレイパネルの前面パネル構造を示す図である。

図２を注意深くみれば、本発明の第１実施形態によるプラズマディスプレイパネルの前面パネルは、所定間隔で形成される複数の基板陥没部２１７ａ、２１７ｂを含む前面基板２１１、基板陥没部２１７ａ、２１７ｂの間に位置する複数のスキャン電極２１２とサステイン電極２１３、複数のスキャン電極２１２とサステイン電極２１３が形成された前面基板２１１の上部とスキャン電極２１２とサステイン電極２１３を覆うように形成される上部誘電体層２１４を含む。

前面基板２１１上に形成されるスキャン電極２１２とサステイン電極２１３は互いに並んで形成され、放電セル（Ｃｅｌｌ）で放電を発生させ、同時に放電セルの放電を維持する。

この時、複数のスキャン電極２１２と、当該スキャン電極２１２に一番隣接したサステイン電極２１３の間に外部光の反射を防止するブラック層２１６がさらに含まれることが好ましい。このようなブラック層２１６は、放電によって発生する可視光線を反射させることでスキャン電極２１２とサステイン電極２１３方向に放出される可視光線の量を最大化することができ、外部光の吸収を最大化して外部光の反射による画面の眩しさを防止することができる。したがって、ブラック層２１６をスキャン電極２１２とサステイン電極２１３の間にさらに含むことで明室コントラストを向上させることができるのである。

本発明の第１実施形態による基板陥没部２１７ａ、２１７ｂは、所定の深さと所定の幅を有し、前面基板において陥没する領域である。基板陥没部の深さ（ｈ１）は、前面基板２１１の全体の厚さ（ｇｈ）の５０％以下に形成されて、スキャン電極２１２及びサステイン電極２１３と交差する方向に形成された基板陥没部の幅（Ｗ１）は１００μｍ以上９００μｍ以下で形成されることが好ましい。

基板陥没部の深さ（ｈ１）が前面基板２１１の全体の厚さ（ｇｈ）の５０％以下に形成される理由は、前面基板２１１を含む前面パネルが背面パネルと合着される時に発生する圧力に耐え、前面基板２１１上部に形成される複数のスキャン電極２１２及びサステイン電極２１３、上部誘電体層２１４、保護層（図示せず）などを支持しなければならないからである。また、基板陥没部の幅（Ｗ１）が１００μｍ以上９００μｍ以下形成される理由は、背面パネルに形成される隔壁と、このような隔壁によって区画される放電セルの全体的な大きさを考慮しなければならないからである。

また、スキャン電極２１２及びサステイン電極２１３の幅（Ｗ２）は基板陥没部の幅（Ｗ１）の２５％以内であることが好ましい。このようなスキャン電極２１２及びサステイン電極２１３の幅（Ｗ１）は、基板陥没部の幅（Ｗ１）と同一方向に形成される。このようなスキャン電極２１２とサステイン電極２１３の幅（Ｗ２）を形成することで、放電をより円滑にするだけでなく放電効率を改善することができる。

上部誘電体層２１４は、基板陥没部が形成された前面基板２１１の上部とスキャン電極２１２とサステイン電極２１３の上部を覆うように形成される。この時、上部誘電体層２１４は実質的に同一の厚さに形成される。すなわち、基板陥没部２１７ａ、２１７ｂの上部に形成される上部誘電体層２１４の厚さ（ｔｈ１）は、前面基板２１１の内、基板陥没部２１７ａ、２１７ｂを除いた残りの部分に形成される上部誘電体層２１４の厚さ（ｔｈ２）と実質的に同一することが好ましい。このような上部誘電体層２１４の厚さ（ｔｈ１）は５μｍ以上１００μｍ以下に形成することが好ましい。また、上部誘電体層２１４が実質的に同一の厚さに形成されても、前面基板２１１に形成された基板陥没部２１７ａ、２１７ｂによって上部誘電体層２１４は前面基板２１１と実質的に同一形状を有してもよい。

上部誘電体層２１４が前面基板２１１に形成された基板陥没部２１７ａ、２１７ｂと実質的に同一形状を有することで、放電効率が向上する。これは複数のスキャン電極２１２及びサステイン電極２１３に所定の駆動信号を供給した場合、上部誘電体層２１３の上部に壁電荷が蓄積されて、このような壁電荷によって放電が発生されるが、このような壁電荷は基板陥没部２１７ａ、２１７ｂによって陥没した上部誘電体層２１４に多く蓄積されるようになる。これにより、陷沒した上部誘電体層２１４に蓄積された多くの壁電荷によって低い放電開始電圧でも放電が発生し、放電効率を向上させることができるのである。

図３は本発明の第２実施形態によるプラズマディスプレイパネルの前面パネル構造を示す図である。

図３を注意深くみれば、本発明の第２実施形態によるプラズマディスプレイパネルの前面パネルは、所定間隔で形成された複数の電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄを含む前面基板３１１、電極陥没部内に位置する複数のスキャン電極３１２とサステイン電極３１３、及び前面基板３１１の上部に差等的な厚さに形成される上部誘電体層３１４を含む。

また、外部光の反射を防止するブラック層３１６が、複数の電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄ内に位置するスキャン電極３１２と、当該スキャン電極３１２に一番隣接したサステイン電極３１３の間の前面基板３１１上部にさらに含まれることが好ましい。ブラック層３１６に関する詳しい説明は図２で充分にしたので図３では略する。

本発明の第２実施形態による電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄは所定の深さと所定の幅を有し、前面基板３１１において陷沒する領域である。電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄの深さ（ｈ２）は、前面基板３１１の全体の厚さ（ｇｈ）の５０％以下に形成されて、電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄの幅（Ｗ２）はスキャン電極３１２とサステイン電極３１３の幅と実質的に同一である。

電極陥没部の深さ（ｈ２）が前面基板３１１の全体の厚さ（ｇｈ）の５０％以下に形成される理由は、図２で説明した基板陥没部の理由と実質的に同一であるので、ここでは略する。電極陥没部の幅（Ｗ２）がスキャン電極３１２とサステイン電極３１３の幅と実質的に同一な理由は、電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄ内に位置するスキャン電極３１２とサステイン電極３１３の間の間隔を一定間隔で形成するのが容易になるだけでなく、電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄ内に位置するスキャン電極３１２とサステイン電極３１３の工程速度をさらに早くすることができるからである。したがって、スキャン電極３１２及びサステイン電極３１３の大きさと電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄの大きさが実質的に同一なのである。

上部誘電体層３１４は、前面基板３１１の上部とスキャン電極３１２とサステイン電極３１３の上部を覆うように形成される。

この時、上部誘電体層３１４は差等的な厚さに形成される。すなわち、複数の電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄ内に位置するスキャン電極３１２とサステイン電極３１３の上部及びブラック層３１６の上部に形成される上部誘電体層３１４の厚さ（ｔｈ４）は、複数の電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄ内に位置するスキャン電極３１２とサステイン電極３１３の上部及びブラック層３１６の上部に形成されない上部誘電体層３１４の厚さ（ｔｈ３）より厚くすることが好ましい。複数の電極陥没部３１７ａ、３１７ｂ、３１７ｃ、３１７ｄ内に位置するスキャン電極３１２とサステイン電極３１３及びブラック層３１６が位置する領域に形成される上部誘電体層３１４の厚さは、５μｍ以上１００μｍ以下に形成することが好ましい。

このように、上部誘電体層３１４が差等的な構造を有するようになれば、放電が発生する放電セル内の放電空間が拡張されて、放電効率が向上する。これは複数のスキャン電極３１２及びサステイン電極３１３に所定の駆動信号を供給すると、差等的な上部誘電体層３１４の上部に壁電荷が蓄積され、このような壁電荷によって放電が発生されるが、このような壁電荷は差等的な高さ（ｔｈ３、ｔｈ４）によって陥没した上部誘電体層３１４にその多くが蓄積されるようになる。これにより、陥没した上部誘電体層３１４に蓄積された多くの壁電荷によって、低い放電開始電圧でも放電が発生され、放電効率を向上させることができるのである。

図４は本発明の第３実施形態によるプラズマディスプレイパネルの前面パネル構造を示す図である。

図４を注意深くみれば、本発明の第３実施形態によるプラズマディスプレイパネルの前面パネルは、所定間隔で形成された複数の電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆと電極陷沒部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆの間に形成された複数の基板陥没部４１７ｂ、４１７ｅを含む基板４１１、電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆ内に位置する複数の電極４１２、４１３及び基板４１１上部に形成された上部誘電体層４１４を含む。

複数の電極陷沒部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆ内に位置するスキャン電極４１２と、当該スキャン電極４１２と一番隣接したサステイン電極４１３の間に外部光の反射を防止するブラック層４１６がさらに含まれることが好ましい。ブラック層４１６に対する詳しい説明は図２で詳しく説明したので図４では略する。

電極陥没部４１７ａに位置するスキャン電極４１２、基板陥没部４１７ｂ、電極陥没部４１７ｃに位置するサステイン電極４１３、ブラック層４１６、電極陥没部４１７ｄに位置するスキャン電極４１２、基板陥没部４１７ｅ、電極陥没部４１７ｆに位置するサステイン電極４１３などは、この順序で前面基板に形成されてもよい。

本発明の第３実施形態による電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆ及び基板陥没部４１７ｂ、４１７ｅは、所定の深さｈ１、ｈ２と所定の幅Ｗ１、Ｗ２を有し、且つ前面基板４１１において陷沒する領域である。電極陥没部の深さ（ｈ２）及び基板陥没部の深さ（ｈ１）は、前面基板の全体の厚さ（ｇｈ）の５０％以下に形成され、電極陥没部の幅（Ｗ２）はスキャン電極４１２とサステイン電極４１３の幅と実質的に同一であり、スキャン電極４１２及びサステイン電極４１３と交差する方向に形成された基板陥没部の幅（Ｗ１）は１００μｍ以上９００μｍ以下に形成することが好ましい。

電極陥没部の深さ（ｈ２）及び基板陥没部の深さ（ｈ１）が前面基板の全体の厚さ（ｇｈ）の５０％以下に形成される理由は、前面基板４１１を含む前面パネルが背面パネルと合着される時に発生する圧力に耐え、前面基板４１１上部に形成される複数のスキャン電極４１２及びサステイン電極４１２、上部誘電体層４１４、保護層（図示せず）などを支持しなければならないからである。

また、電極陥没部の幅（Ｗ２）がスキャン電極４１２とサステイン電極４１３の幅と実質的に同一である理由は、電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆ内に位置するスキャン電極４１２とサステイン電極４１３の間隔を一定間隔で形成するのが容易になるだけでなく、電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆ内に位置するスキャン電極４１２とサステイン電極４１３の工程速度をさらに早く処理することができるからである。
したがって、スキャン電極４１２及びサステイン電極４１３の大きさと、電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆの大きさが実質的に同一であることが好ましい。

また、電極陥没部の深さ（ｈ２）は基板陥没部の深さ（ｈ１）よりさらに薄いことが好ましい。これは電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆはスキャン電極４１２及びサステイン電極４１３を配置するために、前面基板４１１ににおいて陥没して形成され、基板陥没部４１７ｂ、４１７ｅは放電が発生する空間をさらに拡張するために前面基板４１１において陷沒して形成されるからである。

また、電極陥没部の幅（Ｗ２）は基板陥没部の幅（Ｗ１）の２５％以内であることが好ましい。このような電極陥没部の幅（Ｗ２）は、基板陥没部の幅（Ｗ１）と同一方向に形成される。このような電極陥没部の幅（Ｗ１）を形成することで、放電をより円滑にするだけでなく、放電効率を改善することができる。したがって基板陥没部の幅（Ｗ１）は電極陥没部の幅（Ｗ２）よりさらに広いことが好ましい。

また、基板陥没部の幅（Ｗ１）が１００μｍ以上９００μｍ以下形成される理由は、背面パネルに形成される隔壁と、このような隔壁によって区画される放電セルの全体的な大きさを考慮しなければならないからである。

上部誘電体層４１４は、スキャン電極４１２とサステイン電極４１３が位置する電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆと基板陥没部４１７ｂ、４１７ｅが形成された前面基板４１１の上部を覆うように形成される。この時、上部誘電体層４１４は実質的に同一の厚さに形成される。すなわち、電極陥没部４１７ａ、４１７ｃ、４１７ｄ、４１７ｆの上部に形成される上部誘電体層の厚さ（ｔｈ４）は、基板陥没部４１７ｂ、４１７ｅの上部に形成される上部誘電体層の厚さ（ｔｈ１）と実質的に同一である。たとえば上部誘電体層４１４の厚さ（ｔｈ１、ｔｈ４）は５μｍ以上１００μｍ以下に形成することが好ましい。

また、上部誘電体層４１４が実質的に同一の厚さに形成されても、前面基板４１１に形成された基板陥没部４１７ｂ、４１７ｅによって、上部誘電体層４１４は前面基板４１１と実質的に同一形状を有してもよい。

上記で説明した本発明の第３実施形態による前面パネルの効果は、図２乃至図３で説明した効果と実質的に同一であるので、ここでは略する。

上記で説明した本発明の実施形態によるプラズマディスプレイパネルにおける前面パネルの製造工程を注意深くみれば次の通りである。

図５は本発明の実施形態による前面パネルの製造工程を順に示す図である。

図５は図４で前述した構造の製造方法を示す。ただし、電極陥没部と基板陥没部を第１パターン５１７ａと第２パターン５１７ｂとする。すなわち、本発明の実施形態による前面パネルの製造方法は、前面基板５１１に所定の深さを有する任意の第１パターン５１７ａと任意の第２パターン５１７ｂを形成する段階、第１パターン５１７ａに電極を形成する段階及び基板５１１上部に第２パターン５１７ｂと対応して基準ラインで誘電体層５１４を差等的に形成する段階を含む。

図５を注意深くみれば、先に（ａ）段階で前面パネルにおいて前面基板５１１を準備した後、（ｂ）段階で前面基板５１１上部にフォトレジスト（Ｐｈｏｔｏ Ｒｅｇｉｓｔ、Ａ）を塗布した後、（ｃ）段階で所定のパターンが形成されたフォトマスク（Ｂ）をフォトレジスト（Ａ）上部に乗せて、光を照射してフォトレジストを硬化させる。このような露光工程を経た前面基板５１１は、（ｄ）段階、すなわち、現象工程を通じて硬化されないフォトレジスト（Ａ）を洗浄して、光に露出したフォトレジスト（Ａ）を取り除く。

以後、（ｅ）段階では、残存するフォトレジスト（Ａ）にコーティングされた前面基板５１１以外の部分を複数の電極と誘電体層が形成されるように、所定の深さ（５１７ａ、５１７ｂ）にエッチングする。したがって、所定の深さにエッチングされた複数の第１パターン５１７ａと２パターン５１７ｂが基板５１１に形成されるのである。

このように、前面基板５１１の第１パターン５１７ａと第２パターン５１７ｂは、（ｂ）段階から（ｅ）段階を経るフォトエッチング工程によって形成されるのである。ここで、（ｅ）段階では、エッチング工程によって複数の第１パターン５１７ａと第２パターン５１７ｂを形成したが、レーザー加工によって第１パターン５１７ａを形成してもよい。すなわち、複数の第１パターン５１７ａは電極を配置するために緻密さを有するので、レーザービームを照射して加工することが好ましい。

以後、（ｆ）段階では複数の第１パターン５１７ａに金属性材質の内、導電性に優れた銀（Ａｇ）材質のペーストをスクリーン印刷法を利用して塗布する。すなわち、前面基板５１１上部に所定のスクリーンマスクを配置し、スクイーザが筆の役目をし、銀（Ａｇ）ペーストが絵の具の役目をすることで、スクイーザの一定な往復で印刷をする。または複数の電極をフィルムタイプのグリーンシートで製作して、前面基板５１１に電極をラミネーティング法で塗布する。したがって、前面基板５１１の複数の第１パターン５１７ａにスキャン電極５１２及びサステイン電極５１３が形成されるのである。

以後、（ｇ）段階では、複数のスキャン電極５１２及びサステイン電極５１３を覆って前面基板５１１上部に白色の誘電体ペーストをスクリーン印刷法を利用して塗布する。この時、誘電体ペーストは前面基板５１１上部に第２パターン５１７ｂと対応して基準ラインで誘電体ペーストを差等的に塗布するが、誘電体ペーストの第１パターン５１７ａ上部の高さと第２パターン５１７ｂ上部の高さを実質的に等しく塗布する。

また、スクリーン印刷法とは異なる方法で塗布してもよい。すなわち、グリーンシート（Ｇｒｅｅｎ Ｓｈｅｅｔ）を製作し、ラミネーティング法を利用して塗布することもできる。したがって、第１パターン５１７ａ上部の高さ（ｔｈ４）と第２パターン５１７ｂ上部の高さ（ｔｈ１）が同一であり、且つ差等的な構造を有する上部誘電体層（５１４）が基板５１１上部に形成されるのである。

このように、前面基板５１１の複数の第１パターン５１７ａにスキャン電極５１２及びサステイン電極５１３を形成する方法は、従来インジウムティンオキサイド（ＩＴＯ）の透明電極の製造工程を経る必要がない。また差等的な構造を有する上部誘電体層５１４は、第１パターン５１７ａ上部の高さ（ｔｈ４）と第２パターン５１７ｂ上部の高さ（ｔｈ１）が同一であることにより、一回の製造工程すなわち、スクリーン印刷法（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）やラミネーティング法（Ｌａｍｉｎａｔｉｎｇ）の内の何れか一つの方法による単一工程で、上部誘電体層５１４を形成可能である。したがって、スクリーン印刷法やラミネーティング法を通じて形成された誘電体層５１４は、これ以上の追加工程を必要としない。

これによって、前面基板５１１に銀材質のバス電極だけで成る複数のスキャン電極５１２及びサステイン電極５１３と、差等的な構造を有する上部誘電体層５１４は、製造工程が減少されることで生産効率が向上して製造費用が節減される。

本発明の実施形態によるプラズマディスプレイパネルを示す図。 本発明の第１実施形態によるプラズマディスプレイパネルの構造を示す図。 本発明の第２実施形態によるプラズマディスプレイパネルの構造を示す図。 本発明の第３実施形態によるプラズマディスプレイパネルの構造を示す図。 本発明の実施形態による前面パネルの製造工程を順に示す図。

Claims (20)

1. 所定間隔で形成された複数の基板陥没部を含む基板と、
   前記基板陥没部の間に位置する複数の電極と、
   前記複数の電極の上部及び前記基板上部に形成された誘電体層と、
   を含むプラズマディスプレイパネル。
2. 前記基板陥没部の深さは前記基板の厚さの５０％以下で形成されることを特徴とする、請求項１記載のプラズマディスプレイパネル。
3. 前記基板陥没部の幅は１００μｍ以上９００μｍ以下であることを特徴とする、請求項１記載のプラズマディスプレイパネル。
4. 前記電極の幅は前記基板陥没部の幅の２５％以内であることを特徴とする、請求項３記載のプラズマディスプレイパネル。
5. 前記基板陥没部の上部に形成される前記誘電体層の厚さは、前記基板の内で前記基板陥没部を除いた残りの部分に形成される前記誘電体層の厚さと実質的に同一であることを特徴とする、請求項１記載のプラズマディスプレイパネル。
6. 前記誘電体層の厚さは５μｍ以上１００μｍ以下であることを特徴とする、請求項５記載のプラズマディスプレイパネル。
7. 前記複数の電極の内で第１電極と前記第１電極と一番隣接した第２電極の間の前記基板上部にブラック層をさらに含むことを特徴とする、請求項１記載のプラズマディスプレイパネル。
8. 所定間隔で形成された複数の電極陥没部を含む基板と、
   前記電極陥没部内に位置する複数の電極と、
   前記基板上部に差等的な厚さに形成される誘電体層と、
   を含むプラズマディスプレイパネル。
9. 前記複数の電極の内で第１電極と前記第１電極と一番隣接した第２電極の間の前記基板上部にブラック層をさらに含むことを特徴とする、請求項８記載のプラズマディスプレイパネル。
10. 前記複数の電極及び前記ブラック層が位置する領域に形成される前記誘電体層の厚さは、前記複数の電極及び前記ブラック層が位置しない領域に形成される前記誘電体層の厚さより厚いことを特徴とする、請求項９記載のプラズマディスプレイパネル。
11. 前記複数の電極及び前記ブラック層が位置する領域に形成される前記誘電体層の厚さは５μｍ以上１００μｍ以下であることを特徴とする、請求項１０記載のプラズマディスプレイパネル。
12. 前記電極陥没部の深さは前記基板の厚さの５０％以下で形成されることを特徴とする、請求項８記載のプラズマディスプレイパネル。
13. 所定間隔で形成された複数の電極陥没部と前記電極陥没部の間に形成された複数の基板陥没部を含む基板と、
    前記電極陥没部内に位置する複数の電極と、
    前記基板上部に形成された誘電体層と、
    を含むプラズマディスプレイパネル。
14. 前記電極陥没部の深さ及び前記基板陥没部の深さは、前記基板の厚さの５０％以下で形成されることを特徴とする、請求項１３記載のプラズマディスプレイパネル。
15. 前記電極陥没部の深さは前記基板陥没部の深さよりさらに浅いことを特徴とする、請求項１４記載のプラズマディスプレイパネル。
16. 前記基板陷沒部の幅は１００μｍ以上９００μｍ以下であることを特徴とする、請求項１３記載のプラズマディスプレイパネル。
17. 前記基板陥没部の幅は前記電極陥没部の幅よりさらに広いことを特徴とする、請求項１６記載のプラズマディスプレイパネル。
18. 前記電極陥没部の上部に形成される前記誘電体層の厚さは前記基板陥没部の上部に形成される前記誘電体層の厚さと実質的に同一であることを特徴とする、請求項１３記載のプラズマディスプレイパネル。
19. 前記誘電体層の厚さは５μｍ以上１００μｍ以下であることを特徴とする、請求項１８記載のプラズマディスプレイパネル。
20. 前記複数の電極の内で第１電極と前記第１電極と一番隣接した第２電極の間の前記基板上部にブラック層をさらに含むことを特徴とする、請求項１３記載のプラズマディスプレイパネル。