JP2007258603A

JP2007258603A - 半導体装置の製造方法

Info

Publication number: JP2007258603A
Application number: JP2006084051A
Authority: JP
Inventors: Jun Idebuchi; 純井手渕
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-03-24
Filing date: 2006-03-24
Publication date: 2007-10-04

Abstract

【課題】トレンチ型キャパシタの電極配線と不純物拡散層を電気的に分離する分離カラー絶縁膜の膜厚を均一に形成することができる半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、半導体基板1にトレンチを形成する工程と、トレンチの表面にアモルファスシリコン膜5を形成する工程と、アモルファスシリコン膜5の一部を熱酸化して犠牲酸化膜16を形成する工程と、犠牲酸化膜16をエッチングによって除去する工程と、犠牲酸化膜16をエッチングによって除去した後のアモルファスシリコン膜5のトレンチ底部及びカラー絶縁膜を形成しない側壁の表面に保護膜を形成する工程と、保護膜をマスクに用いてアモルファスシリコン膜5を酸化することによってカラー絶縁膜を形成する工程と、保護膜及びアモルファスシリコン膜5をエッチングによって除去する工程と、トレンチ内にストレージ電極を形成する工程とを具備する。
【選択図】図４

Description

本発明は、ＤＲＡＭ（Dynamic Random Access Memory)のメモリセル部等に用いられるトレンチ型キャパシタの製造方法に関し、特にトレンチの内壁の分離カラー（Collar)の製造方法に関する。

ＤＲＡＭの大容量化を図るためには、メモリセルの縮小化を図る必要があるが、セルを２次元的に集積させるのには限界がある。これを解決するために３次元構造を利用したトレンチ型キャパシタを用いたセルが採用されている。

トレンチ型キャパシタにおいては、半導体基板内に形成されたキャパシタの電極配線と、同じく基板内に形成された不純物拡散層を電気的に分離する必要があり、このための絶縁膜は分離カラー膜と呼ばれている。

この分離カラー膜は、基板にトレンチを形成した後に、トレンチの側壁部を局所的に熱酸化すること（ロコス：ＬＯＣＯＳ(local oxidation of silicon))によって形成される（例えば、特許文献１参照。）。しかし、トレンチの深さ方向に垂直な断面の形状は、しばしば円形でなく歪んで形成されることがあり、その場合、曲率の異なる箇所では酸化膜の成長速度に差が生じるため、分離カラーの膜厚が不均一になってしまう。

基板内に形成されたキャパシタの不純物拡散層とトランジスタの不純物拡散層との間の電流リークを防ぐためには分離カラーの膜厚は厚い方が望ましい。しかし、酸化膜の成長が最も速い箇所の酸化膜の膜厚が他の箇所に比べて不均一に厚くなり過ぎると、ストレージ電極用のポリシリコン膜の堆積量が低下してしまう。従って、ストレージ電極の抵抗が高くなってしまい問題であった。
特開２００６−１９３８７号公報

本発明は、トレンチ型キャパシタの電極配線と不純物拡散層を電気的に分離する分離カラー絶縁膜の膜厚を均一に形成することができる半導体装置の製造方法を提供する。

この発明の第１の態様に係る半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、前記トレンチの表面にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜の一部を熱酸化して犠牲酸化膜を形成する工程と、前記犠牲酸化膜をエッチングによって除去する工程と、前記犠牲酸化膜をエッチングによって除去した後の前記アモルファスシリコン膜の前記トレンチ底部及びカラー絶縁膜を形成しない側壁の表面に保護膜を形成する工程と、前記保護膜をマスクに用いて前記アモルファスシリコン膜を酸化することによってカラー絶縁膜を形成する工程と、前記保護膜及び前記アモルファスシリコン膜をエッチングによって除去する工程と、前記トレンチ内にストレージ電極を形成する工程とを具備する。

この発明の第２の態様に係る半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、前記トレンチの表面に第1のアモルファスシリコン膜を形成する工程と、前記第1のアモルファスシリコン膜を熱酸化して犠牲酸化膜を形成する工程と、前記犠牲酸化膜をエッチングによって除去する工程と、前記犠牲酸化膜をエッチングによって除去した後の前記半導体基板上に第２のアモルファスシリコン膜を形成する工程と、前記第２のアモルファスシリコン膜の前記トレンチ底部及びカラー絶縁膜を形成しない側壁の表面に保護膜を形成する工程と、前記保護膜をマスクに用いて前記第２のアモルファスシリコン膜を酸化することによってカラー絶縁膜を形成する工程と、前記保護膜及び前記第２のアモルファスシリコン膜をエッチングによって除去する工程と、前記トレンチ内にストレージ電極を形成する工程とを具備する。

この発明の第３の態様に係る半導体装置の製造方法は、半導体基板上にマスク層を形成する工程と、前記マスク層の上にシリコン窒化膜と第1のアモルファスシリコン膜を順に形成する工程と、前記第1のアモルファスシリコン膜をエッチングして開口部を形成する工程と、前記第1のアモルファスシリコン膜の一部を熱酸化して犠牲酸化膜を形成する工程と、前記犠牲酸化膜をエッチングによって除去する工程と、前記第１のアモルファスシリコン膜をマスクに用いて前記シリコン窒化膜と前記マスク層をエッチングする工程と、前記マスク層をマスクに用いて半導体基板にトレンチを形成する工程と、前記トレンチの表面に第２のアモルファスシリコン膜を形成する工程と、前記第２のアモルファスシリコン膜の前記トレンチ底部及びカラー絶縁膜を形成しない側壁の表面に保護膜を形成する工程と、前記保護膜をマスクに用いて前記第２のアモルファスシリコン膜を酸化することによってカラー絶縁膜を形成する工程と、前記保護膜及び前記第２のアモルファスシリコン膜をエッチングによって除去する工程と、前記トレンチ内にストレージ電極を形成する工程とを具備する。

本発明によれば、トレンチ型キャパシタの電極配線と不純物拡散層を電気的に分離する分離カラー絶縁膜の膜厚を均一に形成することができる半導体装置の製造方法を提供することが可能である。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。

（第１の実施形態）
図１乃至図１１に本発明の第１の実施形態に係る半導体装置の製造方法を示す。

まず、図１に示すように半導体基板1の上に２nm程度の酸化膜２を形成する。さらに、２２０nm程度のシリコン窒化膜３と１６００nm程度の酸化膜４を堆積する。

続いて、図２に示すように光学的パターニング法と反応性イオンエッチング法（ＲＩＥ：Reactive Ion Etching）を用いて、酸化膜４、シリコン窒化膜３及び酸化膜２をパターンニングする。そして、酸化膜４をマスク材として半導体基板１を６μｍ程度の深さまでエッチングしてトレンチパターンを形成する。

次にウェットエッチング法を用いて酸化膜４を除去した後、図３に示すようにトレンチパターンの全面に２０nm程度の膜厚のアモルファスシリコン膜５を形成する。続いて、図４に示すようにアモルファスシリコン膜５を１５nm程度酸化、例えば熱酸化して、犠牲酸化膜１６を形成する。

次に、犠牲酸化膜１６をウェットエッチング法によって除去する。その後、図５に示すようにアモルファスシリコン膜５を再び酸化して２.５nm程度の酸化膜６を形成し、更にその上に１０nm程度のシリコン窒化膜７を形成する。

続いて、トレンチパターンの全面にレジスト８を塗布して埋め込み、ＣＤＥ（Chemical Dry Etching)法を用いてレジスト８を半導体基板表面から１.３um程度の深さまでエッチングする。図６に示すように、さらにＣＤＥ法を用いてレジスト８に覆われずに露出したシリコン窒化膜７を酸化膜６に至るまでエッチングする。

次に、図７に示すように、ウェットエッチング法を用いてレジスト８を除去し、続いて、酸化膜６及びシリコン窒化膜７からなる保護膜をマスクに用いてトレンチ上部側壁に露出しているアモルファスシリコン膜５を酸化し、５５nm程度の酸化膜９を形成する。このとき、半導体基板1の一部も酸化されてもよい。酸化膜９がカラー絶縁膜となる。

次に図８に示すように、トレンチ底部側壁のシリコン窒化膜７及び酸化膜６をウェットエッチング法にて除去する。そして、露出したアモルファスシリコン膜５をＣＤＥ法によってエッチングし、さらに半導体基板1も３０nm程度エッチングする。

次に図９に示すように、トレンチ底部側壁に露出した半導体基板１内に、例えば気相拡散法を用いて不純物拡散層１０を形成する。続いて、酸化膜（カラー絶縁膜）９及び不純物拡散層１０の表面上の全面に５nm程度の膜厚のシリコン窒化膜１１を形成し、シリコン窒化膜１１の上に１０nm程度の酸化膜１２を形成する。これらの絶縁膜はキャパシタ絶縁膜となる。さらに、その上に２００nm程度の砒素を含有したポリシリコン膜１３（ストレージ電極材料）を形成する。

次に図１０に示すように、ポリシリコン膜１３を半導体基板１の表面から８０nm程度の深さまで反応性イオンエッチング法を用いてエッチングする。その後、上部に露出している酸化膜１２とシリコン窒化膜１１をウェットエッチング法を用いて順次除去する。続いてウェットエッチング法を用いて酸化膜９をポリシリコン膜１３の表面から８０nm程度の深さまでエッチングする。ここでポリシリコン膜１３の側壁に露出した酸化膜１２とシリコン窒化膜１１をウェットエッチング法を用いて除去すると図１０のようになる。

続いて図１１に示すように、露出したポリシリコン膜１３を含んだ底部の全面に１nm程度のシリコン窒化膜１４と２００nm程度のポリシリコン膜１５を順次形成する。最後に、反応性イオンエッチング法にてポリシリコン膜１５を半導体基板１の表面から３０nm程度の深さまでエッチングしトレンチ型キャパシタを形成する。

従来の手法によってトレンチ型キャパシタを製造する場合、ウェットエッチング法を用いて図２の酸化膜４を除去するところまでは同じである。しかしその後、図３に示すようにトレンチパターンの全面に、例えば１２nm程度のアモルファスシリコン膜５を形成した後、図４で示したような犠牲酸化膜は形成しない。ただちに図５のようにアモルファスシリコン膜５を酸化し２.５nm程度の酸化膜６と１０nm程度のシリコン窒化膜７を順次形成していた。この後は、本実施形態における製造方法と同じである。

図２で半導体基板１に形成したトレンチの深さ方向と垂直な断面の形状は、しばしば図１２に示すように円形から歪んで、曲率の違う箇所が存在した形状になる。この場合に、従来の手法によってトレンチ型キャパシタを製造すると、分離カラー絶縁膜を酸化によって形成する際、曲率の違う箇所によって酸化膜の成長速度に違いが生じ、図１３に示すように分離カラー絶縁膜の膜厚が不均一になってしまう。

図１４に示すように、半導体基板１内に形成されたメモリセルの不純物拡散層１０とメモリセルの選択トランジスタの不純物拡散層３０（ソース又はドレイン）との間の電流リークを防ぐためには分離カラー絶縁膜９の膜厚は厚い方が望ましい。しかしそのために必要な酸化膜の膜厚を確保しようとした場合に、酸化膜の成長が最も速い箇所の酸化膜の膜厚が厚くなりすぎると、今度はポリシリコン膜１３の堆積量が低下してしまう。ポリシリコン膜１３の堆積量が減ると、分離カラー絶縁膜９に囲まれた部分のポリシリコン膜１３が細くなってストレージ電極の抵抗が高くなってしまうという問題があった。

一方、本実施形態の場合のトレンチの断面形状の製造工程に沿った変化を以下に説明する。

図２において形成したトレンチの断面形状が図１２のように歪んでしまった場合、図３で示したアモルファスシリコン膜５を形成したときの断面形状は図１５に示すようになる。

その後、図４で示した犠牲酸化膜１６を形成すると、断面形状は図１６のようになる。曲率の異なった部分での酸化レートが異なるため、犠牲酸化膜１６の内径の形状は歪んで行く一方、外径の形状は円形に近づくように成長する。

その後、犠牲酸化膜１６をウェットエッチング法で除去した後の断面形状が図１７である。アモルファスシリコン膜５に形成されたトレンチの内径の断面が真円に近づいている。この断面形状は図４と図５の間の製造過程でのものであるが、その後の製造工程を経た、図６におけるトレンチの上部側壁のアモルファスシリコン膜５の断面形状でもある。

その後図７において、アモルファスシリコン膜５を酸化して酸化膜９（カラー絶縁膜）を形成したときの断面形状が図１８である。図１７のアモルファスシリコン膜５の内径の形状を反映して、カラー絶縁膜の内径も円に近い形状になっている。また、以下で説明するが、外形も円に近づく。

一般に、トレンチの断面形状が楕円になってしまった場合、楕円の短径側と長径側での熱酸化における酸化時間に対するＳｉ酸化量の関係は図１９に示される関係になっている。このことは、曲率の違う箇所によって酸化膜の成長速度が違うことを反映している。

リング状の酸化膜の内径に関していえば、この関係が図１３で示されるカラー絶縁膜の膜厚の不均一性の原因であるが、外径に関しては、この関係が図１６における犠牲酸化膜の外径が真円に近づく原因となっている。

以上述べたように、本発明の本実施形態によって、基板に形成した当初のトレンチの断面形状が円形から歪んでいたとしても、分離カラー絶縁膜を形成する前のトレンチの断面形状を円形に近く形成することができる。これによって、分離カラー絶縁膜の膜厚を均一に形成する事ができる。また、分離カラー絶縁膜の膜厚を均一にできる事で、分離カラー絶縁膜の内径のスペースを最大にでき、ストレージ電極であるポリシリコン膜の堆積量が向上し、ストレージ電極抵抗が高くなるのを抑制することができる。

（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法を以下に説明する。

第２の実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法とは、アモルファスシリコン膜のほぼ全てを酸化しつくしてしまって犠牲酸化膜を形成している点で異なっている。

図１から図２までの製造工程は第１の実施形態と同じである。

図２の後に、ウェットエッチング法を用いて酸化膜４を除去した後、図２０に示すようにトレンチパターンの全面に１２nm程度の膜厚のアモルファスシリコン膜１７（第１のアモルファスシリコン膜）を形成する。続いて、図２１に示すようにアモルファスシリコン膜１７のほぼ全てを酸化、例えば熱酸化して、犠牲酸化膜１８を形成する。このとき、半導体基板１の一部も酸化されてもよい。

次に、犠牲酸化膜１８をウェットエッチング法で除去する。犠牲酸化膜１８を形成したときに半導体基板１の一部も酸化された場合は、トレンチの内径はその分広がることになる。

その後、図２２に示すようにトレンチパターンの全面に１２nm程度の膜厚のアモルファスシリコン膜５（第２のアモルファスシリコン膜）を形成する。続いて、アモルファスシリコン膜５を酸化して２.５nm程度の酸化膜６を形成し、更にその上に１０nm程度のシリコン窒化膜７を形成する。酸化膜６及びシリコン窒化膜７は保護膜である。

その後の製造工程は第１の実施形態と同じで、図６乃至図１１に示された工程をたどる。

本実施形態の場合のトレンチの断面形状の製造工程に沿った変化を以下に説明する。

図２において形成したトレンチの断面形状が図１２のように歪んでしまった場合、図２０示したアモルファスシリコン膜１７（第１のアモルファスシリコン膜）を形成したときの断面形状は図２３に示すようになる。

その後、図２１で示した犠牲酸化膜１８を形成すると、断面形状は図２４のようになる。曲率の異なった部分での酸化レートが異なるため、犠牲酸化膜１８の内径の形状は歪んで行く一方、外径の形状は円形に近づくように成長する。

その後、犠牲酸化膜１８をウェットエッチング法で除去した後の断面形状が図２５である。半導体基板１のトレンチの内径の断面が真円に近づいている。この断面形状は図２１と図２２の間の製造過程でのものである。

その後図２２において、アモルファスシリコン膜５（第２のアモルファスシリコン膜）を形成したときの断面形状が図２６である。そして、図７でアモルファスシリコン膜５を酸化して酸化膜（カラー絶縁膜）９を形成したときの断面形状が図２７である。図２６のアモルファスシリコン膜５の形状を反映して、カラー絶縁膜の内径及び外形も円に近い形状になっている。

本実施形態に係わる半導体装置の製造方法の別の例としては、例えば、基板に最初に形成したトレンチの断面形状が図２８のような楕円に近い形状であった場合、図２９のようにアモルファスシリコン膜（第１のアモルファスシリコン膜）を形成する。次に図３０のようにこれをほぼ全て酸化して、短径が所望の径になるまでさらに酸化して犠牲酸化膜を形成する。ウェットエッチング法を用いて犠牲酸化膜を取り除くと図３１に示すような形状となる。図２８での短径と長径の比が図３１では小さくなって円に近づいている。

本実施形態によっても、分離カラー絶縁膜の膜厚を均一に形成する事ができ、第１の実施形態と同様な効果が得られる。さらに、当初のトレンチより大きい径の分離カラー絶縁膜を形成することができる。

（第３の実施形態）
図３２乃至図３６に本発明の第３の実施形態に係る半導体装置の製造方法を示す。

まず、図３２に示すように半導体基板1の上に２nm程度の酸化膜２、２２０nm程度のシリコン窒化膜３、１６００nm程度の酸化膜４を順に堆積する。酸化膜２、シリコン窒化膜３、及び酸化膜４はマスク層である。そして更に、酸化膜４の上に５０nm程度のシリコン窒化膜１９、１５０nm程度のアモルファスシリコン膜２０（第1のアモルファスシリコン膜）を順に堆積する。

続いて、図３３に示すように光学的パターニング法と反応性イオンエッチング法を用いてアモルファスシリコン膜２０をパターンニングして開口部を形成する。

次に、図３４に示すようにアモルファスシリコン膜２０を１００nm程度酸化、例えば熱酸化して、犠牲酸化膜２１を形成する。ここで、アモルファスシリコン膜２０の酸化されなかった部分は加熱によってポリシリコン膜に変化する場合もある。

次に、犠牲酸化膜２１をウェットエッチング法によって除去する（図示せず）。このとき、シリコン窒化膜１９はストッパー膜の役割をする。

これにより、アモルファスシリコン膜２０には真円に近い開口部が形成されることになる。続いて、アモルファスシリコン膜２０をマスク材に用いて、シリコン窒化膜１９、酸化膜４、シリコン窒化膜３、及び酸化膜２をパターンニングする（図示せず）。

そして、図３５に示すようにシリコン窒化膜１９と酸化膜４をマスク材として半導体基板１を６μｍ程度の深さまでエッチングしてトレンチパターンを形成する。このときのエッチングにより、シリコン窒化膜１９は除去される。

次にウェットエッチング法を用いて酸化膜４を除去した後、図３６に示すようにトレンチパターンの表面に１２nm程度の膜厚のアモルファスシリコン膜５（第２のアモルファスシリコン膜）を形成する。続いてアモルファスシリコン膜５を酸化して２.５nm程度の酸化膜６を形成し、更にその上に１０nm程度のシリコン窒化膜７を形成する。酸化膜６及びシリコン窒化膜７は保護膜である。

その後の製造工程は第１及び第２の実施形態と同じで、図６乃至図１１に示された工程をたどる。

本実施形態においては、犠牲酸化膜２１を取り除いた後の真円に近い開口部を有するアモルファスシリコン膜２０をマスク材に用いて、シリコン窒化膜１９及び酸化膜４をパターニングする。そして更に、シリコン窒化膜１９と酸化膜４をマスク材に用いて半導体基板１をエッチングしてトレンチパターンを形成する。従って、図３５において形成したトレンチの断面形状も図１２のように歪まないで円に近いものになることが期待できる。

従って、本実施形態によっても、分離カラー絶縁膜の膜厚を均一に形成する事ができ、第１の実施形態と同様な効果が得られる。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

本発明の第１の実施形態に係わる半導体装置の製造方法を示す断面図。図１に続く半導体装置の製造方法を示す断面図。図２に続く半導体装置の製造方法を示す断面図。図３に続く半導体装置の製造方法を示す断面図。図４に続く半導体装置の製造方法を示す断面図。図５に続く半導体装置の製造方法を示す断面図。図６に続く半導体装置の製造方法を示す断面図。図７に続く半導体装置の製造方法を示す断面図。図８に続く半導体装置の製造方法を示す断面図。図９に続く半導体装置の製造方法を示す断面図。図１０に続く半導体装置の製造方法を示す断面図。図２で半導体基板に形成したトレンチの深さ方向と垂直な断面の形状を示す断面図。従来の技術により形成した分離カラー絶縁膜の断面図。半導体基板内に形成されたメモリセルとセル選択トランジスタの一部の断面図。図３で形成されたアモルファスシリコン膜の断面の形状を示す断面図。図４で形成された犠牲酸化膜とアモルファスシリコン膜の断面の形状を示す断面図。図４で示した犠牲酸化膜を除去した後のアモルファスシリコン膜の断面形状を示す断面図。本発明の第１の実施形態に係わる半導体装置の製造方法において図７で形成された分離カラー絶縁膜の断面形状を示す断面図。熱酸化における酸化時間に対するＳｉ酸化量の関係を示す図。本発明の第２の実施形態に係わる半導体装置の製造方法を示す断面図。図２０に続く半導体装置の製造方法を示す断面図。図２１に続く半導体装置の製造方法を示す断面図。図２０で形成されたアモルファスシリコン膜の断面の形状を示す断面図。図２１で形成された犠牲酸化膜の断面の形状を示す断面図。図２１で示した犠牲酸化膜を除去した後の断面形状を示す断面図。図２２で形成されたアモルファスシリコン膜の断面形状を示す断面図。本発明の第２の実施形態に係わる半導体装置の製造方法において図７で形成された分離カラー絶縁膜の断面形状を示す断面図。本発明の第２の実施形態に係わる半導体装置の製造方法の別の例において最初に形成したトレンチの断面形状を示す断面図。図２８で示されたトレンチにアモルファスシリコン膜を形成したときの断面形状を示す断面図。図２９で示されたアモルファスシリコン膜を熱酸化して犠牲酸化膜を形成したときの断面形状を示す断面図。図３０で示した犠牲酸化膜を除去した後の断面形状を示す断面図。本発明の第３の実施形態に係わる半導体装置の製造方法を示す断面図。図３２に続く半導体装置の製造方法を示す断面図。図３３に続く半導体装置の製造方法を示す断面図。図３４に続く半導体装置の製造方法を示す断面図。図３５に続く半導体装置の製造方法を示す断面図。

符号の説明

１…半導体基板、２、４、６、１２、１４…シリコン酸化膜、３、７、１１、１９…シリコン窒化膜、５、１７、２０…アモルファスシリコン膜、８…レジスト、９…分離カラー絶縁膜、１０、３０…不純物拡散層、１３、１５…ポリシリコン膜、１６、１８、２１…犠牲酸化膜。

Claims

半導体基板にトレンチを形成する工程と、
前記トレンチの表面にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜の一部を熱酸化して犠牲酸化膜を形成する工程と、
前記犠牲酸化膜をエッチングによって除去する工程と、
前記犠牲酸化膜をエッチングによって除去した後の前記アモルファスシリコン膜の前記トレンチ底部及びカラー絶縁膜を形成しない側壁の表面に保護膜を形成する工程と、
前記保護膜をマスクに用いて前記アモルファスシリコン膜を酸化することによってカラー絶縁膜を形成する工程と、
前記保護膜及び前記アモルファスシリコン膜をエッチングによって除去する工程と、
前記トレンチ内にストレージ電極を形成する工程とを具備する
ことを特徴とする半導体装置の製造方法。
半導体基板にトレンチを形成する工程と、
前記トレンチの表面に第1のアモルファスシリコン膜を形成する工程と、
前記第1のアモルファスシリコン膜を熱酸化して犠牲酸化膜を形成する工程と、
前記犠牲酸化膜をエッチングによって除去する工程と、
前記犠牲酸化膜をエッチングによって除去した後の前記半導体基板上に第２のアモルファスシリコン膜を形成する工程と、
前記第２のアモルファスシリコン膜の前記トレンチ底部及びカラー絶縁膜を形成しない側壁の表面に保護膜を形成する工程と、
前記保護膜をマスクに用いて前記第２のアモルファスシリコン膜を酸化することによってカラー絶縁膜を形成する工程と、
前記保護膜及び前記第２のアモルファスシリコン膜をエッチングによって除去する工程と、
前記トレンチ内にストレージ電極を形成する工程とを具備する
ことを特徴とする半導体装置の製造方法。
半導体基板上にマスク層を形成する工程と、
前記マスク層の上にシリコン窒化膜と第1のアモルファスシリコン膜を順に形成する工程と、
前記第1のアモルファスシリコン膜をエッチングして開口部を形成する工程と、
前記第1のアモルファスシリコン膜の一部を熱酸化して犠牲酸化膜を形成する工程と、
前記犠牲酸化膜をエッチングによって除去する工程と、
前記第１のアモルファスシリコン膜をマスクに用いて前記シリコン窒化膜と前記マスク層をエッチングする工程と、
前記マスク層をマスクに用いて半導体基板にトレンチを形成する工程と、
前記トレンチの表面に第２のアモルファスシリコン膜を形成する工程と、
前記第２のアモルファスシリコン膜の前記トレンチ底部及びカラー絶縁膜を形成しない側壁の表面に保護膜を形成する工程と、
前記保護膜をマスクに用いて前記第２のアモルファスシリコン膜を酸化することによってカラー絶縁膜を形成する工程と、
前記保護膜及び前記第２のアモルファスシリコン膜をエッチングによって除去する工程と、
前記トレンチ内にストレージ電極を形成する工程とを具備する
ことを特徴とする半導体装置の製造方法。
前記保護膜は、酸化膜とその上に形成されたシリコン窒化膜とを備える
ことを特徴とする請求項１乃至３いずれか１項に記載の半導体装置の製造方法。
前記マスク層は、第１の酸化膜とシリコン窒化膜と前記第１の酸化膜よりも大きな膜厚を有する第２の酸化膜とを備える
ことを特徴とする請求項３に記載の半導体装置の製造方法。