JP2006114835A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006114835A JP2006114835A JP2004303100A JP2004303100A JP2006114835A JP 2006114835 A JP2006114835 A JP 2006114835A JP 2004303100 A JP2004303100 A JP 2004303100A JP 2004303100 A JP2004303100 A JP 2004303100A JP 2006114835 A JP2006114835 A JP 2006114835A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- insulating film
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title abstract description 37
- 238000000034 method Methods 0.000 title description 44
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 230000002265 prevention Effects 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 321
- 229910052581 Si3N4 Inorganic materials 0.000 description 136
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 136
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 95
- 229920005591 polysilicon Polymers 0.000 description 93
- 229910052785 arsenic Inorganic materials 0.000 description 71
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 71
- 239000010410 layer Substances 0.000 description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- 238000001020 plasma etching Methods 0.000 description 17
- 238000001039 wet etching Methods 0.000 description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 本発明は、短チャネル効果を抑制すると共に、半導体基板の表面上に形成された表面ストラップと孔内に形成された導電層との界面に生じる抵抗を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板１００の表面部分において、孔１４０の底部付近の内部表面を覆うキャパシタ絶縁膜１５０と、孔１４０の内部を埋め込むキャパシタ電極１６０と、孔１４０の内部表面を覆う絶縁膜１８０と、キャパシタ電極１６０上に絶縁膜１８０で覆われた内部を埋め込むように形成された所定の不純物を含む導電層１９０、２１０と、導電層２１０とソース領域２９０又はドレイン領域３００とを電気的に接続するための表面接続層３４０と、孔１４０の内部表面を覆うように形成され、表面接続層３４０と導電層２１０との界面から所定の深さまで形成された、絶縁膜１８０より膜厚が薄い不純物拡散防止膜２００とを備えることを特徴とする。
【選択図】 図１１
【解決手段】 半導体基板１００の表面部分において、孔１４０の底部付近の内部表面を覆うキャパシタ絶縁膜１５０と、孔１４０の内部を埋め込むキャパシタ電極１６０と、孔１４０の内部表面を覆う絶縁膜１８０と、キャパシタ電極１６０上に絶縁膜１８０で覆われた内部を埋め込むように形成された所定の不純物を含む導電層１９０、２１０と、導電層２１０とソース領域２９０又はドレイン領域３００とを電気的に接続するための表面接続層３４０と、孔１４０の内部表面を覆うように形成され、表面接続層３４０と導電層２１０との界面から所定の深さまで形成された、絶縁膜１８０より膜厚が薄い不純物拡散防止膜２００とを備えることを特徴とする。
【選択図】 図１１
Description
本発明は、半導体装置及びその製造方法に関する。
ＤＲＡＭのメモリセルは、１個のトランジスタと１個のキャパシタとからなる。近年では、このＤＲＡＭのメモリセルとして、キャパシタの容量を維持しながら、その寸法を縮小するため、キャパシタを半導体基板の深さ方向に形成したトレンチキャパシタ型ＤＲＡＭのメモリセルが開発されている。
このトレンチキャパシタ型ＤＲＡＭのメモリセルは、半導体基板の表面に孔（トレンチ）を形成し、当該孔の下部の内部表面上に絶縁膜を形成した後、ヒ素（Ａｓ）がドーピングされたポリシリコンであるヒ素ドープポリシリコンを当該孔に埋め込むことより、半導体基板及びヒ素ドープポリシリコンを電極とするトレンチキャパシタを形成する。
さらに、この孔の上部の内部表面上に、カラー酸化膜と呼ばれる絶縁膜を形成した後、さらにヒ素ドープポリシリコンを当該孔に埋め込むことにより、導電層を形成する。
また、半導体基板にはＭＯＳトランジスタが形成され、当該ＭＯＳトランジスタのドレイン領域は、半導体基板の表面部分に、カラー酸化膜に隣接するように形成されている。さらに半導体基板表面上には、ＭＯＳトランジスタのドレイン領域と孔に形成された導電層とを電気的に接続するため、表面ストラップと呼ばれる導電層が形成されている。
これにより、かかるトレンチキャパシタ型メモリセルは、ＭＯＳトランジスタのドレイン領域とトレンチキャパシタとの間を、半導体基板表面上に形成された表面ストラップと孔内に形成された導電層とを順次介して電流を流す。
なお、孔の上部付近には、隣接するトレンチキャパシタ間を分離するための素子分離絶縁膜が形成されている。
ところで、孔の上部の内部表面には、カラー酸化膜が形成されているため、半導体基板表面上に形成されている表面ストラップと、孔内に形成されている導電層とが接触する界面の面積が、当該カラー酸化膜の膜厚の分だけ小さくなり、その結果、界面の抵抗が増加する問題があった。
かかる界面の抵抗を低減する方法として、表面ストラップと導電層の界面付近に形成されているカラー酸化膜の一部を除去することにより、当該界面の面積を大きくする方法がある。
しかし、この場合、孔内にトレンチキャパシタ及び導電層を形成した後に、例えばソース領域やドレイン領域を形成するための熱処理が行われると、孔内の導電層を形成するヒ素ドープポリシリコンから、ヒ素が半導体基板に拡散することにより、ＭＯＳトランジスタのドレイン領域よりも接合深さが深い不純物拡散層が形成される。
これにより、ＭＯＳトランジスタのゲート閾値電圧が低下し、ソース領域とドレイン領域の間でリーク電流が増大する短チャネル効果を引き起こすという問題があった。
以下、トレンチキャパシタに関する文献名を記載する。
特開平１１−２１４６５１号公報
本発明は、短チャネル効果を抑制すると共に、半導体基板の表面上に形成された表面ストラップと孔内に形成された導電層との界面に生じる抵抗を低減することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置は、
半導体基板の所定領域上に選択的に形成されたゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側にそれぞれ形成されたソース領域及びドレイン領域と、
前記半導体基板の表面部分において、前記ソース領域又はドレイン領域に隣接するように形成された孔の底部付近の内部表面を覆うように形成されたキャパシタ絶縁膜と、
前記キャパシタ絶縁膜で覆われた前記孔の内部を埋め込むように形成されたキャパシタ電極と、
前記キャパシタ絶縁膜で覆われていない前記孔の内部表面を覆うように形成された絶縁膜と、
前記孔の内部において、前記キャパシタ電極上に前記絶縁膜で覆われた内部を埋め込むように形成された所定の不純物を含む導電層と、
前記半導体基板の表面上に形成され、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層と、
前記孔の内部表面を覆うように形成され、前記表面接続層と前記導電層との界面から所定の深さまで形成された、前記絶縁膜より膜厚が薄い不純物拡散防止膜と
を備えることを特徴とする。
半導体基板の所定領域上に選択的に形成されたゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側にそれぞれ形成されたソース領域及びドレイン領域と、
前記半導体基板の表面部分において、前記ソース領域又はドレイン領域に隣接するように形成された孔の底部付近の内部表面を覆うように形成されたキャパシタ絶縁膜と、
前記キャパシタ絶縁膜で覆われた前記孔の内部を埋め込むように形成されたキャパシタ電極と、
前記キャパシタ絶縁膜で覆われていない前記孔の内部表面を覆うように形成された絶縁膜と、
前記孔の内部において、前記キャパシタ電極上に前記絶縁膜で覆われた内部を埋め込むように形成された所定の不純物を含む導電層と、
前記半導体基板の表面上に形成され、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層と、
前記孔の内部表面を覆うように形成され、前記表面接続層と前記導電層との界面から所定の深さまで形成された、前記絶縁膜より膜厚が薄い不純物拡散防止膜と
を備えることを特徴とする。
また本発明の一態様による半導体装置は、
半導体基板の所定領域上に選択的に形成されたゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側にそれぞれ形成されたソース領域及びドレイン領域と、
前記半導体基板の表面部分において、前記ソース領域又はドレイン領域に隣接するように形成された孔の内部表面のうち、前記半導体基板の表面付近及び前記孔の底部付近を除く前記内部表面を覆うように形成された絶縁膜と、
前記孔の内部表面及び前記絶縁膜を覆うように形成された、前記絶縁膜より膜厚が薄い不純物拡散防止膜と、
前記不純物拡散防止膜が形成された前記孔を埋め込むように形成された、所定の不純物を含む導電層と、
前記半導体基板の表面上に形成され、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層と
を備えることを特徴とする。
半導体基板の所定領域上に選択的に形成されたゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側にそれぞれ形成されたソース領域及びドレイン領域と、
前記半導体基板の表面部分において、前記ソース領域又はドレイン領域に隣接するように形成された孔の内部表面のうち、前記半導体基板の表面付近及び前記孔の底部付近を除く前記内部表面を覆うように形成された絶縁膜と、
前記孔の内部表面及び前記絶縁膜を覆うように形成された、前記絶縁膜より膜厚が薄い不純物拡散防止膜と、
前記不純物拡散防止膜が形成された前記孔を埋め込むように形成された、所定の不純物を含む導電層と、
前記半導体基板の表面上に形成され、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層と
を備えることを特徴とする。
また本発明の一態様による半導体装置の製造方法は、
半導体基板の表面部分のうち、所望の領域を除去することにより、孔を形成するステップと、
前記孔の底部付近の内部表面を覆うようにキャパシタ絶縁膜を形成するステップと、
前記キャパシタ絶縁膜で覆われた前記孔の内部を埋め込むように第１の不純物を含む導電性材料を堆積して膜を形成することにより、キャパシタ電極を形成するステップと、
前記キャパシタ絶縁膜で覆われていない前記孔の内部表面を覆うように絶縁膜を形成するステップと、
前記孔の内部において、前記キャパシタ電極上に前記絶縁膜で覆われた内部を埋め込むように、第２の不純物を含む前記導電性材料を堆積して膜を形成することにより、第１の導電層を形成するステップと、
前記半導体基板の表面付近における前記孔の内部表面を覆うように、前記絶縁膜より膜厚が薄い不純物拡散防止膜を形成するステップと、
前記孔の内部において、前記第１の導電層上に前記不純物拡散防止膜で覆われた内部を埋め込むように、第３の不純物を含む前記導電性材料を堆積して膜を形成することにより、第２の導電層を形成するステップと、
前記半導体基板の所定領域上に、ゲート絶縁膜を介してゲート電極を形成するステップと、
前記孔にソース領域又はドレイン領域が隣接するように、前記半導体基板の表面部分に前記ソース領域及び前記ドレイン領域を形成するステップと、
前記半導体基板の表面上に、前記第２の導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層を形成するステップと
を備えることを特徴とする。
半導体基板の表面部分のうち、所望の領域を除去することにより、孔を形成するステップと、
前記孔の底部付近の内部表面を覆うようにキャパシタ絶縁膜を形成するステップと、
前記キャパシタ絶縁膜で覆われた前記孔の内部を埋め込むように第１の不純物を含む導電性材料を堆積して膜を形成することにより、キャパシタ電極を形成するステップと、
前記キャパシタ絶縁膜で覆われていない前記孔の内部表面を覆うように絶縁膜を形成するステップと、
前記孔の内部において、前記キャパシタ電極上に前記絶縁膜で覆われた内部を埋め込むように、第２の不純物を含む前記導電性材料を堆積して膜を形成することにより、第１の導電層を形成するステップと、
前記半導体基板の表面付近における前記孔の内部表面を覆うように、前記絶縁膜より膜厚が薄い不純物拡散防止膜を形成するステップと、
前記孔の内部において、前記第１の導電層上に前記不純物拡散防止膜で覆われた内部を埋め込むように、第３の不純物を含む前記導電性材料を堆積して膜を形成することにより、第２の導電層を形成するステップと、
前記半導体基板の所定領域上に、ゲート絶縁膜を介してゲート電極を形成するステップと、
前記孔にソース領域又はドレイン領域が隣接するように、前記半導体基板の表面部分に前記ソース領域及び前記ドレイン領域を形成するステップと、
前記半導体基板の表面上に、前記第２の導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層を形成するステップと
を備えることを特徴とする。
また本発明の一態様による半導体装置の製造方法は、
半導体基板の表面部分のうち、所望の領域を除去することにより、孔を形成するステップと、
前記孔の内部表面を覆うように第１の膜及び第２の膜を順次成膜するステップと、
前記第１及び第２の膜が形成された前記孔を埋め込むように、第１のレジスト材を塗布することにより、前記孔の底部から所望の高さを有する第１のレジスト膜を形成するステップと、
表面が露出している前記第２の膜を除去した後、前記孔内に残存する前記第１のレジスト膜を除去するステップと、
表面が露出した前記第１の膜を酸化することにより、第１の絶縁膜を形成するステップと、
前記孔内に残存する第２及び第１の膜を順次除去するステップと、
前記第１の絶縁膜が形成された前記孔を埋め込むように、第２のレジスト材を塗布することにより、前記半導体基板の表面より低い高さを有する第２のレジスト膜を形成するステップと、
表面が露出している前記第１の絶縁膜を除去するステップと、
前記孔内に残存する前記第２のレジスト膜を除去するステップと、
前記孔の内部表面及び前記第１の絶縁膜の表面に、前記第１の絶縁膜より膜厚が薄い第２の絶縁膜を形成するステップと、
前記第１及び第２の絶縁膜が形成された前記孔を埋め込むように、所定の不純物を含む導電性材料を堆積して膜を形成することにより、導電層を形成するステップと、
前記半導体基板の所定領域上に、ゲート絶縁膜を介してゲート電極を形成するステップと、
前記孔にソース領域又はドレイン領域が隣接するように、前記半導体基板の表面部分に前記ソース領域及び前記ドレイン領域を形成するステップと、
前記半導体基板の表面上に、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層を形成するステップと
を備えることを特徴とする。
半導体基板の表面部分のうち、所望の領域を除去することにより、孔を形成するステップと、
前記孔の内部表面を覆うように第１の膜及び第２の膜を順次成膜するステップと、
前記第１及び第２の膜が形成された前記孔を埋め込むように、第１のレジスト材を塗布することにより、前記孔の底部から所望の高さを有する第１のレジスト膜を形成するステップと、
表面が露出している前記第２の膜を除去した後、前記孔内に残存する前記第１のレジスト膜を除去するステップと、
表面が露出した前記第１の膜を酸化することにより、第１の絶縁膜を形成するステップと、
前記孔内に残存する第２及び第１の膜を順次除去するステップと、
前記第１の絶縁膜が形成された前記孔を埋め込むように、第２のレジスト材を塗布することにより、前記半導体基板の表面より低い高さを有する第２のレジスト膜を形成するステップと、
表面が露出している前記第１の絶縁膜を除去するステップと、
前記孔内に残存する前記第２のレジスト膜を除去するステップと、
前記孔の内部表面及び前記第１の絶縁膜の表面に、前記第１の絶縁膜より膜厚が薄い第２の絶縁膜を形成するステップと、
前記第１及び第２の絶縁膜が形成された前記孔を埋め込むように、所定の不純物を含む導電性材料を堆積して膜を形成することにより、導電層を形成するステップと、
前記半導体基板の所定領域上に、ゲート絶縁膜を介してゲート電極を形成するステップと、
前記孔にソース領域又はドレイン領域が隣接するように、前記半導体基板の表面部分に前記ソース領域及び前記ドレイン領域を形成するステップと、
前記半導体基板の表面上に、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層を形成するステップと
を備えることを特徴とする。
本発明の半導体装置及びその製造方法によれば、短チャネル効果を抑制すると共に、半導体基板の表面上に形成された表面ストラップと孔内に形成された導電層との界面に生じる抵抗を低減することができる
以下、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
図１〜図１１に、本発明の第１の実施の形態によるトレンチキャパシタ型ＤＲＡＭのメモリセルの製造方法を示す。まず図１に示すように、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）によって、半導体基板１００上に２ｎｍ程度のシリコン酸化（ＳｉＯ２）膜（図示せず）を成膜した後、２２０ｎｍ程度のシリコン窒化（ＳｉＮ）膜１２０を成膜し、さらに、ボロン（Ｂ）がドーピングされたシリコン酸化膜であるＢＳＧ膜１３０を１６００ｎｍ程度成膜する。
図１〜図１１に、本発明の第１の実施の形態によるトレンチキャパシタ型ＤＲＡＭのメモリセルの製造方法を示す。まず図１に示すように、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）によって、半導体基板１００上に２ｎｍ程度のシリコン酸化（ＳｉＯ２）膜（図示せず）を成膜した後、２２０ｎｍ程度のシリコン窒化（ＳｉＮ）膜１２０を成膜し、さらに、ボロン（Ｂ）がドーピングされたシリコン酸化膜であるＢＳＧ膜１３０を１６００ｎｍ程度成膜する。
リソグラフィ及びＲＩＥ（Reactive Ion Etching）によって、ＢＳＧ膜１３０、シリコン窒化（ＳｉＮ）膜１２０及びシリコン酸化（ＳｉＯ２）膜（図示せず）に順次パターニングを行う。このＢＳＧ膜１３０をマスクとして、半導体基板１００にエッチングを行うことにより、半導体基板１００の表面からの深さが８μｍ程度の孔（ＤＴ：Deep Trench）１４０を形成する。
図２に示すように、ウエットエッチングによって、ＢＳＧ膜１３０を除去した後、ＬＰＣＶＤによって、半導体基板１００及びシリコン窒化（ＳｉＮ）膜１２０の全面に、シリコン窒化（ＳｉＮ）膜とシリコン酸化（ＳｉＯ２）膜の積層膜であるＮＯ膜１５０を５ｎｍ程度成膜し、さらに全面に例えば導電性材料であるポリシリコンに不純物としてヒ素（Ａｓ）をドーピングしたヒ素ドープポリシリコンを堆積して、ヒ素ドープポリシリコン膜１６０を２００ｎｍ程度形成する。なお、この場合、ヒ素（Ａｓ）に限らず、リン（Ｐ）など他の種々の不純物をドーピングしても良い。
ＲＩＥによって、ヒ素ドープポリシリコン膜１６０を半導体基板１００の表面から１μ程度の深さまで除去した後、ウエットエッチングによって、当該ヒ素ドープポリシリコン膜１６０を除去することによって露出したＮＯ膜１５０を除去する。
このようにして、ＮＯ膜１５０からなるキャパシタ絶縁膜を形成すると共に、導電層のヒ素ドープポリシリコン膜１６０からなるキャパシタ電極を形成することにより、半導体基板１００、ＮＯ膜１５０及びヒ素ドープポリシリコン膜１６０からなるトレンチキャパシタを形成する。
図３に示すように、露出した孔１４０の内部表面と、ヒ素ドープポリシリコン１６０の表面との全面に、８ｎｍ程度のシリコン酸化（ＳｉＯ２）膜（図示せず）を成膜する。ＬＰＣＶＤによって、このシリコン酸化（ＳｉＯ２）膜（図示せず）の全面に、例えばシリコン酸化（ＳｉＯ２）膜などからなるカラー酸化膜１８０を３５ｎｍ程度成膜した後、ＲＩＥによってエッチングを行うことにより、孔１４０の上部の内部表面に、カラー酸化膜１８０からなる絶縁膜を形成する。
図４に示すように、ヒ素ドープポリシリコン膜１６０、カラー酸化膜１８０及びシリコン窒化（ＳｉＮ）膜１２０の全面に、ヒ素ドープポリシリコンを堆積して、２００ｎｍ程度のヒ素ドープポリシリコン膜１９０を形成した後、ＲＩＥによって、半導体基板１００の表面から１００ｎｍ程度の深さまで、ヒ素ドープポリシリコン膜１９０を除去することにより、ヒ素ドープポリシリコン膜１９０からなる導電層を形成する。
図５に示すように、ウエットエッチングによって、カラー酸化膜１８０にエッチングを行うことにより、ヒ素ドープポリシリコン膜１９０の表面から８０ｎｍ程度の深さまで、カラー酸化膜１８０を除去する。
図６に示すように、ＬＰＣＶＤによって、カラー酸化膜１８０、ヒ素ドープポリシリコン膜１９０及びシリコン窒化（ＳｉＮ）膜１２０の全面に、例えば２〜７ｎｍ程度のシリコン窒化（ＳｉＮ）膜２００を形成した後、ＲＩＥによってエッチングを行うことにより、孔１４０の上部の内部表面に、シリコン窒化（ＳｉＮ）膜２００からなる不純物拡散防止膜を形成する。
カラー酸化膜１８０、シリコン窒化（ＳｉＮ）膜２００、ヒ素ドープポリシリコン膜１９０及びシリコン窒化（ＳｉＮ）膜１２０の全面に、２００ｎｍ程度のヒ素ドープポリシリコンを堆積して、ヒ素ドープポリシリコン膜２１０を形成した後、図７に示すように、ＲＩＥによって、半導体基板１００の表面から３０ｎｍ程度の深さまで、ヒ素ドープポリシリコン膜２１０を除去することにより、ヒ素ドープポリシリコン膜２１０からなる導電層を形成する。
図８に示すように、２５０ｎｍ程度のシリコン酸化（ＳｉＯ２）膜２２０を堆積して形成した後、リソグラフィ及びＲＩＥによって、半導体基板１００の表面からの深さが３００ｎｍ程度の孔２３０を形成する。
図９に示すように、ウエットエッチングによって、シリコン酸化（ＳｉＯ２）膜２２０を除去した後、全面にシリコン酸化（ＳｉＯ２）膜からなる熱酸化膜（図示せず）を４ｎｍ程度成膜した後、当該熱酸化膜の全面に例えば４００ｎｍ程度のシリコン酸化（ＳｉＯ２）膜２５０を堆積して形成する。
平坦化技術によって、シリコン窒化（ＳｉＮ）膜１２０の表面より高い位置に形成されているシリコン酸化（ＳｉＯ２）膜２５０を除去した後、さらにウエットエッチングによって、半導体基板１００の表面から３０ｎｍ程度の高さの位置まで、シリコン酸化（ＳｉＯ２）膜２５０を除去する。
ウエットエッチングによって、シリコン窒化（ＳｉＮ）膜１２０を除去することにより、隣接するトレンチキャパシタと電気的に分離するための素子分離絶縁膜であるＳＴＩ（Shallow Trench Isolation）膜２５０を形成する。
図１０に示すように、半導体基板１００の表面上に例えばシリコン酸化（ＳｉＯ２）膜（図示せず）を２.５ｎｍ程度形成した後、リン（Ｐ）がドーピングされたリンドープポリシリコン膜２７０を２００ｎｍ程度形成し、さらにシリコン窒化（ＳｉＮ）膜２８０を１００ｎｍ程度形成する。
リソグラフィ及びＲＩＥによって、シリコン窒化（ＳｉＮ）膜２８０及びリンドープポリシリコン膜２７０にパターニングを行うことにより、シリコン酸化（ＳｉＯ２）膜（図示せず）からなるゲート絶縁膜とリンドープポリシリコン膜２７０からなるゲート電極とを形成する。
半導体基板１００の表面に対して、例えばリン（Ｐ）のイオン注入を行うことにより、ソースエクステンション領域及びドレインエクステンション領域（図示せず）を形成する。
半導体基板１００の全面に、７０ｎｍ程度のシリコン窒化（ＳｉＮ）を堆積し、ＲＩＥによって、リンドープポリシリコン膜２７０及びシリコン窒化（ＳｉＮ）膜２８０の側面に、シリコン窒化（ＳｉＮ）膜３１０からなるゲート電極側壁を形成する。
そして、さらに半導体基板１００の表面に対して、例えばリン（Ｐ）のイオン注入を行うことにより、ソース領域２９０及びドレイン領域３００を形成する。
図１１に示すように、半導体基板１００の全面に、層間絶縁膜となるシリコン酸化（ＳｉＯ２）膜３２０を５００ｎｍ程度形成した後、リソグラフィ及びＲＩＥによって、シリコン酸化（ＳｉＯ２）膜３２０にエッチングを行うことにより、コンタクトホール３３０を形成する。
その際、ＳＴＩ膜２５０のうち、シリコン窒化（ＳｉＮ）膜２００に接触している端部２５０Ａの一部を除去することにより、ＳＴＩ膜２５０の端部２５０Ａの下面側に形成されているヒ素ドープポリシリコン膜２１０の一部を露出させる。
そして、コンタクトホール３３０を埋め込むように、全面にリンドープポリシリコンを堆積したリンドープポリシリコン膜（図示せず）を形成した後、ＲＩＥによって、リンドープポリシリコン膜にエッチングを行うことにより、表面接続層となる表面ストラップ３４０を形成する。
以上の方法により製造されたトレンチキャパシタ型ＤＲＡＭのメモリセル４００の構成を図１１に示す。
半導体基板１００の所定領域上には、ゲート絶縁膜であるシリコン酸化（ＳｉＯ２）膜（図示せず）を介して、ゲート電極であるリンドープポリシリコン膜２７０が形成され、さらにリンドープポリシリコン膜２７０上には、キャップ絶縁膜であるシリコン窒化（ＳｉＮ）膜２８０が形成されている。
これらリンドープポリシリコン膜２７０及びシリコン窒化（ＳｉＮ）膜２８０の側面には、ゲート電極側壁であるシリコン窒化（ＳｉＮ）膜３１０が形成されている。
半導体基板１００の表面部分には、ゲート電極であるリンドープポリシリコン膜２７０の下方に位置するチャネル領域３５０の両側に、ソース領域２９０及びドレイン領域３００がそれぞれ形成されている。
また半導体基板の表面部分には、ドレイン領域３００に隣接するように孔１４０が形成されている。この孔１４０の下部付近の内部表面には、キャパシタ絶縁膜であるＮＯ膜１５０が形成され、またＮＯ膜１５０を埋め込むように、キャパシタ電極である導電層のヒ素ドープポリシリコン膜１６０が形成されている。
このように、半導体基板１００、ＮＯ膜１５０及びヒ素ドープポリシリコン膜１６０は、トレンチキャパシタを形成する。
孔１４０の上部付近の内部表面には、ＮＯ膜１５０に隣接するように、絶縁膜であるカラー酸化膜１８０が形成され、またこのカラー酸化膜１９０を埋め込むように、導電層であるヒ素ドープポリシリコン膜１９０が形成され、さらにこれらカラー酸化膜１９０及びヒ素ドープポリシリコン膜１９０を埋め込むように、導電層であるヒ素ドープポリシリコン膜２１０が形成されている。
半導体基板１００の表面上には、ＭＯＳトランジスタのドレイン領域３００と、孔１４０内のヒ素ドープポリシリコン膜２１０からなる導電層とを電気的に接続するための表面接続層である表面ストラップ３４０が形成されている。
これにより、トレンチキャパシタ型ＤＲＡＭのメモリセル４００は、ＭＯＳトランジスタのドレイン領域３００とトレンチキャパシタのキャパシタ電極であるヒ素ドープポリシリコン膜１６０との間を、表面ストラップ３４０、導電層２１０及び１９０を順次介して電流を流す。
表面ストラップ３４０とヒ素ドープポリシリコン２１０の界面付近における孔１４０の内部表面には、カラー酸化膜１８０より膜厚が薄い不純物拡散防止膜であるシリコン窒化（ＳｉＮ）膜２００が形成されている。
表面ストラップ３４０とヒ素ドープポリシリコン２１０の界面は、半導体基板１００の表面から２０ｎｍ程度の深さに位置し、不純物拡散防止膜であるシリコン窒化（ＳｉＮ）膜２００は、当該界面から３０〜６０ｎｍ程度の深さにまで形成されている。
なお、孔１４０のうち、ドレイン領域３００が形成されていない半導体基板１００側における、上端の角部付近には、隣接するトレンチキャパシタと電気的に分離するためのＳＴＩ膜２５０が形成されている。
半導体基板１００及びシリコン窒化（ＳｉＮ）膜２８０上には、層間絶縁膜であるシリコン酸化（ＳｉＯ２）膜３２０が形成されている。
このように本実施の形態によれば、表面ストラップ３４０と導電層を形成するヒ素ドープポリシリコン膜２１０との界面付近における孔１４０の内部表面に、カラー酸化膜１８０より膜厚が薄い不純物拡散防止膜であるシリコン窒化（ＳｉＮ）膜２００を形成する。
これにより、孔１４０内のヒ素ドープポリシリコン膜２１０から、ヒ素が半導体基板１００に拡散することを防止することができ、従ってゲート閾値電圧が低下することによって生じる短チャネル効果を抑制することができる。
また、表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面付近に、シリコン窒化（ＳｉＮ）膜２００より膜厚が厚いカラー酸化膜１８０を形成する場合と比較して、表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面の面積を広くすることができ、従って表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面に生じる抵抗を低減することができる。
（２）第２の実施の形態
図１２〜図１５に、本発明の第２の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１〜図５における工程は、第２の実施の形態と同一であるため、説明を省略する。
図１２〜図１５に、本発明の第２の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１〜図５における工程は、第２の実施の形態と同一であるため、説明を省略する。
図１２に示すように、ＬＰＣＶＤによって、カラー酸化膜１８０、ヒ素ドープポリシリコン膜１９０及びシリコン窒化（ＳｉＮ）膜１２０の全面に、例えば２〜７ｎｍ程度のシリコン窒化（ＳｉＮ）膜２００を成膜した後、さらに当該シリコン窒化（ＳｉＮ）膜２００を保護するためのポリシリコン膜４１０を２８〜３３ｎｍ程度成膜する。
ＲＩＥによって、ポリシリコン膜４１０及びシリコン窒化（ＳｉＮ）膜２００にエッチングを行うことにより、露出している孔１４０の内部表面に、不純物拡散防止膜となるシリコン窒化（ＳｉＮ）膜２００を形成し、さらに保護膜としてのポリシリコン膜４１０を形成する。
なお、このシリコン窒化（ＳｉＮ）膜２００は、膜厚が２〜７ｎｍ程度の薄膜であるため、第１の実施の形態の図６に示す工程において、シリコン窒化（ＳｉＮ）膜２００にエッチングを行うと、シリコン窒化（ＳｉＮ）膜２００の先端部分が除去されるおそれがあるが、本実施の形態の場合、シリコン窒化（ＳｉＮ）膜２００を、ポリシリコン膜４１０によって保護することにより、シリコン窒化（ＳｉＮ）膜２００にエッチングを行っても、シリコン窒化（ＳｉＮ）膜２００の先端部分が除去されることを抑制することができる。
図１３に示すように、シリコン窒化（ＳｉＮ）膜２００、ポリシリコン膜４１０、ヒ素ドープポリシリコン膜１９０及びシリコン窒化（ＳｉＮ）膜１２０の全面に、ヒ素ドープポリシリコンを堆積して、２００ｎｍ程度のヒ素ドープポリシリコン膜２１０を形成した後、図１４に示すように、ＲＩＥによって、半導体基板１００の表面から３０ｎｍ程度の深さまで、ヒ素ドープポリシリコン膜２１０を除去する。
なお、ヒ素ドープポリシリコン膜２１０にエッチングを行う際、ポリシリコン膜４１０の上部も同時にエッチングされるが、シリコン窒化（ＳｉＮ）膜２００をポリシリコン膜４１０によって保護することにより、第１の実施の形態と比較して、シリコン窒化（ＳｉＮ）膜２００がエッチングされることを抑制することができる。
これ以降、第１の実施の形態の図８〜図１１における工程と同一の工程を実行することにより、トレンチキャパシタ型ＤＲＡＭのメモリセルを製造する。図１５に、本実施の形態によるトレンチキャパシタ型ＤＲＡＭのメモリセル５００の構成を示す。なお、図１１に示された要素と同一のものには同一の符号を付して説明を省略する。
本実施の形態の場合、図１５に示すように、シリコン窒化（ＳｉＮ）膜２００を保護するためのポリシリコン膜４１０が、シリコン窒化（ＳｉＮ）膜２００の表面上に、表面ストラップ３４０とヒ素ドープポリシリコン２１０の界面より若干高い位置にまで形成されている。
このように本実施の形態によれば、表面ストラップ３４０と導電層を形成するヒ素ドープポリシリコン膜２１０との界面付近における孔１４０の内部表面に、カラー酸化膜１８０より膜厚が薄い不純物拡散防止膜であるシリコン窒化（ＳｉＮ）膜２００を形成する。
これにより、孔１４０内のヒ素ドープポリシリコン膜２１０から、ヒ素が半導体基板１００に拡散することを防止することができ、従ってゲート閾値電圧が低下することによって生じる短チャネル効果を抑制することができる。
（３）第３の実施の形態
図１６〜図１９に、本発明の第３の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１〜図５における工程は、第２の実施の形態と同一であるため、説明を省略する。
図１６〜図１９に、本発明の第３の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１〜図５における工程は、第２の実施の形態と同一であるため、説明を省略する。
図１６に示すように、ＬＰＣＶＤによって、カラー酸化膜１８０、ヒ素ドープポリシリコン膜１９０及びシリコン窒化（ＳｉＮ）膜１２０の全面に、例えば２〜７ｎｍ程度のシリコン窒化（ＳｉＮ）膜２００を成膜した後、さらに、ボロン（Ｂ）がドーピングされたシリコン酸化膜であるＢＳＧ膜５１０を成膜する。
ＲＩＥによって、ＢＳＧ膜５１０及びシリコン窒化（ＳｉＮ）膜２００にエッチングを行うことにより、露出している孔１４０の内部表面に、不純物拡散防止膜となるシリコン窒化（ＳｉＮ）膜２００を形成し、さらに当該シリコン窒化（ＳｉＮ）膜２００を保護するためのＢＳＧ膜５１０を形成する。
なお、このシリコン窒化（ＳｉＮ）膜２００は、膜厚が２〜７ｎｍ程度の薄膜であるため、第１の実施の形態の図６に示す工程において、シリコン窒化（ＳｉＮ）膜２００にエッチングを行うと、シリコン窒化（ＳｉＮ）膜２００の先端部分が除去されるおそれがあるが、本実施の形態の場合、シリコン窒化（ＳｉＮ）膜２００を、ＢＳＧ膜５１０によって保護することにより、シリコン窒化（ＳｉＮ）膜２００にエッチングを行っても、シリコン窒化（ＳｉＮ）膜２００の先端部分が除去されることを抑制することができる。
図１７に示すように、ウエットエッチングによって、ＢＳＧ膜５１０を除去した後、カラー酸化膜１８０、ヒ素ドープポリシリコン膜１９０及びシリコン窒化（ＳｉＮ）膜１２０の全面に、ヒ素ドープポリシリコンを堆積して、２００ｎｍ程度のヒ素ドープポリシリコン膜２１０を形成し、図１８に示すように、ＲＩＥによって、半導体基板１００の表面から３０ｎｍ程度の深さまで、ヒ素ドープポリシリコン膜２１０を除去する。
これ以降、第１の実施の形態の図８〜図１１における工程と同一の工程を実行することにより、トレンチキャパシタ型ＤＲＡＭのメモリセルを製造する。図１９に、本実施の形態によるトレンチキャパシタ型ＤＲＡＭのメモリセル６００の構成を示すが、図１１に示す第１の実施の形態によるトレンチキャパシタ型ＤＲＡＭのメモリセル４００と同一の構成であるため、説明を省略する。
なお、本実施の形態によれば、第１の実施の形態と同様に、表面ストラップ３４０と導電層を形成するヒ素ドープポリシリコン膜２１０との界面付近における孔１４０の内部表面に、カラー酸化膜１８０より膜厚が薄い不純物拡散防止膜であるシリコン窒化（ＳｉＮ）膜２００を形成する。
これにより、孔１４０内のヒ素ドープポリシリコン膜２１０から、ヒ素が半導体基板１００に拡散することを防止することができ、従ってゲート閾値電圧が低下することによって生じる短チャネル効果を抑制することができる。
また、本実施の形態の場合、第２の実施の形態のように、シリコン窒化（ＳｉＮ）膜２００を保護するためのポリシリコン膜４１０が形成されていない分、表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面の面積を、第２の実施の形態の場合より広くすることができる。従って、表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面に生じる抵抗を、第２の実施の形態より低減することができる。
（４）第４の実施の形態
図２０〜図２６に、本発明の第４の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１における工程は、第４の実施の形態と同一であるため、説明を省略する。
図２０〜図２６に、本発明の第４の実施の形態による半導体装置の製造方法を示す。なお、第１の実施の形態の図１における工程は、第４の実施の形態と同一であるため、説明を省略する。
図２０に示すように、ウエットエッチングによって、ＢＳＧ膜１３０を除去した後、ＬＰＣＶＤによって、半導体基板１００及びシリコン窒化（ＳｉＮ）膜１２０の全面に、１６ｎｍ程度のポリシリコン膜６１０と、１０ｎｍ程度のシリコン窒化（ＳｉＮ）膜６２０とを順次成膜する。続いて、孔１４０を埋め込むように、シリコン窒化（ＳｉＮ）膜６２０上にレジスト材を塗布することにより、レジスト膜６３０を形成する。
図２１に示すように、ＣＤＥ（Chemical Dry Etching）によって、レジスト膜６３０にエッチングを行うことにより、半導体基板１００の表面から１.３ｎｍ程度の深さまで、レジスト膜６３０を除去する。そして、ＣＤＥによって、シリコン窒化（ＳｉＮ）膜６２０にエッチングを行うことにより、露出したシリコン窒化（ＳｉＮ）膜６２０を除去する。
図２２に示すように、ウエットエッチングによって、孔１４０の下部に残存しているレジスト膜６３０を除去した後、露出しているポリシリコン膜６１０を９５０℃程度の高温炉内で酸化することにより、４５ｎｍ程度のシリコン酸化（ＳｉＯ２）膜６４０を形成する。
ウエットエッチングによって、孔１４０の下部に残存するシリコン窒化（ＳｉＮ）膜６２０を除去した後、さらにＣＤＥによって、シリコン窒化（ＳｉＮ）膜６２０を除去することによって露出したポリシリコン膜６１０を除去する。
図２３に示すように、孔１４０を埋め込むように、半導体基板１００及びシリコン酸化（ＳｉＯ２）膜６４０上にレジスト材を塗布することにより、レジスト膜６５０を形成する。ＣＤＥによって、レジスト膜６５０にエッチングを行うことにより、当該レジスト膜６５０を半導体基板１００の表面から６０ｎｍ程度除去する。
ウエットエッチングによって、露出したシリコン酸化（ＳｉＯ２）膜６４０を除去することにより、カラー酸化膜６６０を形成する。
図２４に示すように、ウエットエッチングによって、孔１４０内に残存するレジスト膜６５０を除去した後、ＬＰＣＶＤによって、孔１４０の内部表面、カラー酸化膜６６０の表面及びシリコン窒化（ＳｉＮ）膜１２０の全面に、５ｎｍ程度のＮＯ膜６７０を成膜し、さらにＮＯ膜６７０の全面に、ヒ素ドープポリシリコンを堆積して、２００ｎｍ程度のヒ素ドープポリシリコン膜６８０を形成する。
図２５に示すように、ＲＩＥによって、ヒ素ドープポリシリコン膜６８０にエッチングを行うことにより、ヒ素ドープポリシリコン膜６８０を半導体基板１００の表面から３０ｎｍ程度の深さまで除去した後、ウエットエッチングによって、シリコン窒化（ＳｉＮ）膜１２０の表面に形成されているＮＯ膜６７０を除去する。
これ以降、第１の実施の形態の図８〜図１１における工程と同一の工程を実行することにより、トレンチキャパシタ型ＤＲＡＭのメモリセルを製造する。
このように本実施の形態によれば、孔１４０の内部表面の全面にＮＯ膜６７０を形成することにより、キャパシタ絶縁膜と不純物拡散防止膜を同時に形成することができ、第１ないし第３の実施の形態のように、キャパシタ絶縁膜と不純物拡散防止膜とを別個に形成する必要がない分、工程数を低減することができる。
また、第１ないし第３の実施の形態のように、ヒ素ドープポリシリコンを３回に分けて孔１４０に埋め込むと、各ヒ素ドープポリシリコン膜１６０、１９０及び２１０の間に、自然酸化膜が形成されるが、本実施の形態のように、ヒ素ドープポリシリコンを一度に孔１４０に埋め込んで、ヒ素ドープポリシリコン膜６８０を形成すれば、自然酸化膜が形成されることがなく、また、第１ないし第３の実施の形態より工程数を低減することができる。
図２６に、本実施の形態によるトレンチキャパシタ型ＤＲＡＭのメモリセル７００の構成を示す。なお、図１１に示された要素と同一のものには同一の符号を付して説明を省略する。この図２６に示すように、トレンチキャパシタ型ＤＲＡＭのメモリセル７００は、キャパシタ絶縁膜と不純物拡散防止膜とが同一のＮＯ膜６７０によって形成されている。
このように本実施の形態によれば、表面ストラップ３４０と導電層を形成するヒ素ドープポリシリコン膜２１０との界面付近における孔１４０の内部表面に、カラー酸化膜１８０より膜厚が薄い不純物拡散防止膜であるシリコン窒化（ＳｉＮ）膜２００を形成する。
これにより、孔１４０内のヒ素ドープポリシリコン膜２１０から、ヒ素が半導体基板１００に拡散することを防止することができ、従ってゲート閾値電圧が低下することによって生じる短チャネル効果を抑制することができる。
また、表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面付近に、シリコン窒化（ＳｉＮ）膜２００より膜厚が厚いカラー酸化膜１８０を形成する場合と比較して、表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面の面積を広くすることができ、従って表面ストラップ３４０とヒ素ドープポリシリコン膜２１０との界面に生じる抵抗を低減することができる。
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば、不純物拡散防止膜としては、シリコン窒化（ＳｉＮ）膜、又はシリコン酸化（ＳｉＯ２）膜、又はアルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）ストロンチウム（Ｓｒ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）などを主成分とする酸化膜、又はこれらを組み合わせて積層することにより形成される積層膜を使用することが可能である。
１００ 半導体基板
１４０ 孔
１５０、６７０ ＮＯ膜
１６０、１９０、２１０、６８０ ヒ素ドープポリシリコン膜
１８０、６６０ カラー酸化膜
２００ シリコン窒化膜
２５０ ＳＴＩ膜
２７０ リンドープポリシリコン膜
２９０ ソース領域
３００ ドレイン領域
３４０ 表面ストラップ
４００、５００、６００、７００ メモリセル
４１０ ポリシリコン膜
５１０ ＢＳＧ膜
１４０ 孔
１５０、６７０ ＮＯ膜
１６０、１９０、２１０、６８０ ヒ素ドープポリシリコン膜
１８０、６６０ カラー酸化膜
２００ シリコン窒化膜
２５０ ＳＴＩ膜
２７０ リンドープポリシリコン膜
２９０ ソース領域
３００ ドレイン領域
３４０ 表面ストラップ
４００、５００、６００、７００ メモリセル
４１０ ポリシリコン膜
５１０ ＢＳＧ膜
Claims (5)
- 半導体基板の所定領域上に選択的に形成されたゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側にそれぞれ形成されたソース領域及びドレイン領域と、
前記半導体基板の表面部分において、前記ソース領域又はドレイン領域に隣接するように形成された孔の底部付近の内部表面を覆うように形成されたキャパシタ絶縁膜と、
前記キャパシタ絶縁膜で覆われた前記孔の内部を埋め込むように形成されたキャパシタ電極と、
前記キャパシタ絶縁膜で覆われていない前記孔の内部表面を覆うように形成された絶縁膜と、
前記孔の内部において、前記キャパシタ電極上に前記絶縁膜で覆われた内部を埋め込むように形成された所定の不純物を含む導電層と、
前記半導体基板の表面上に形成され、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層と、
前記孔の内部表面を覆うように形成され、前記表面接続層と前記導電層との界面から所定の深さまで形成された、前記絶縁膜より膜厚が薄い不純物拡散防止膜と
を備えることを特徴とする半導体装置。 - 前記導電層と前記不純物拡散防止膜の間に形成され、前記不純物拡散防止膜の一部を覆うように形成された保護膜をさらに備えることを特徴とする請求項１記載の半導体装置。
- 半導体基板の所定領域上に選択的に形成されたゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側にそれぞれ形成されたソース領域及びドレイン領域と、
前記半導体基板の表面部分において、前記ソース領域又はドレイン領域に隣接するように形成された孔の内部表面のうち、前記半導体基板の表面付近及び前記孔の底部付近を除く前記内部表面を覆うように形成された絶縁膜と、
前記孔の内部表面及び前記絶縁膜を覆うように形成された、前記絶縁膜より膜厚が薄い不純物拡散防止膜と、
前記不純物拡散防止膜が形成された前記孔を埋め込むように形成された、所定の不純物を含む導電層と、
前記半導体基板の表面上に形成され、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層と
を備えることを特徴とする半導体装置。 - 半導体基板の表面部分のうち、所望の領域を除去することにより、孔を形成するステップと、
前記孔の底部付近の内部表面を覆うようにキャパシタ絶縁膜を形成するステップと、
前記キャパシタ絶縁膜で覆われた前記孔の内部を埋め込むように第１の不純物を含む導電性材料を堆積して膜を形成することにより、キャパシタ電極を形成するステップと、
前記キャパシタ絶縁膜で覆われていない前記孔の内部表面を覆うように絶縁膜を形成するステップと、
前記孔の内部において、前記キャパシタ電極上に前記絶縁膜で覆われた内部を埋め込むように、第２の不純物を含む前記導電性材料を堆積して膜を形成することにより、第１の導電層を形成するステップと、
前記半導体基板の表面付近における前記孔の内部表面を覆うように、前記絶縁膜より膜厚が薄い不純物拡散防止膜を形成するステップと、
前記孔の内部において、前記第１の導電層上に前記不純物拡散防止膜で覆われた内部を埋め込むように、第３の不純物を含む前記導電性材料を堆積して膜を形成することにより、第２の導電層を形成するステップと、
前記半導体基板の所定領域上に、ゲート絶縁膜を介してゲート電極を形成するステップと、
前記孔にソース領域又はドレイン領域が隣接するように、前記半導体基板の表面部分に前記ソース領域及び前記ドレイン領域を形成するステップと、
前記半導体基板の表面上に、前記第２の導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層を形成するステップと
を備えることを特徴とする半導体装置の製造方法。 - 半導体基板の表面部分のうち、所望の領域を除去することにより、孔を形成するステップと、
前記孔の内部表面を覆うように第１の膜及び第２の膜を順次成膜するステップと、
前記第１及び第２の膜が形成された前記孔を埋め込むように、第１のレジスト材を塗布することにより、前記孔の底部から所望の高さを有する第１のレジスト膜を形成するステップと、
表面が露出している前記第２の膜を除去した後、前記孔内に残存する前記第１のレジスト膜を除去するステップと、
表面が露出した前記第１の膜を酸化することにより、第１の絶縁膜を形成するステップと、
前記孔内に残存する第２及び第１の膜を順次除去するステップと、
前記第１の絶縁膜が形成された前記孔を埋め込むように、第２のレジスト材を塗布することにより、前記半導体基板の表面より低い高さを有する第２のレジスト膜を形成するステップと、
表面が露出している前記第１の絶縁膜を除去するステップと、
前記孔内に残存する前記第２のレジスト膜を除去するステップと、
前記孔の内部表面及び前記第１の絶縁膜の表面に、前記第１の絶縁膜より膜厚が薄い第２の絶縁膜を形成するステップと、
前記第１及び第２の絶縁膜が形成された前記孔を埋め込むように、所定の不純物を含む導電性材料を堆積して膜を形成することにより、導電層を形成するステップと、
前記半導体基板の所定領域上に、ゲート絶縁膜を介してゲート電極を形成するステップと、
前記孔にソース領域又はドレイン領域が隣接するように、前記半導体基板の表面部分に前記ソース領域及び前記ドレイン領域を形成するステップと、
前記半導体基板の表面上に、前記導電層と前記ソース領域又はドレイン領域とを電気的に接続するための表面接続層を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004303100A JP2006114835A (ja) | 2004-10-18 | 2004-10-18 | 半導体装置及びその製造方法 |
| US11/245,177 US20060084224A1 (en) | 2004-10-18 | 2005-10-07 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004303100A JP2006114835A (ja) | 2004-10-18 | 2004-10-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006114835A true JP2006114835A (ja) | 2006-04-27 |
Family
ID=36181297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004303100A Abandoned JP2006114835A (ja) | 2004-10-18 | 2004-10-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060084224A1 (ja) |
| JP (1) | JP2006114835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006051765A1 (ja) * | 2004-11-15 | 2008-05-29 | 松下電器産業株式会社 | 情報記録媒体及び光学情報記録再生装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7407852B2 (en) * | 2005-08-16 | 2008-08-05 | United Microelectronics Corp. | Trench capacitor of a DRAM and fabricating method thereof |
| US20070269946A1 (en) * | 2006-05-19 | 2007-11-22 | Chien-Kuo Wang | Dynamic random access memory and fabrication method thereof |
| US20080061340A1 (en) * | 2006-09-07 | 2008-03-13 | Qimonda Ag | Memory cell array and method of forming the memory cell array |
| DE102006045688B3 (de) * | 2006-09-27 | 2008-06-05 | Qimonda Ag | Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur zwischen einem Grabenkondensator und einem Auswahltransistor |
| KR101035393B1 (ko) * | 2008-11-06 | 2011-05-20 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19842665C2 (de) * | 1998-09-17 | 2001-10-11 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen |
| TWI229940B (en) * | 2004-01-30 | 2005-03-21 | Nanya Technology Corp | Memory cell with a vertical transistor and fabrication method thereof |
| US6933192B1 (en) * | 2004-05-07 | 2005-08-23 | International Business Machines Corporation | Method for fabricating a trench having a buried dielectric collar |
-
2004
- 2004-10-18 JP JP2004303100A patent/JP2006114835A/ja not_active Abandoned
-
2005
- 2005-10-07 US US11/245,177 patent/US20060084224A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006051765A1 (ja) * | 2004-11-15 | 2008-05-29 | 松下電器産業株式会社 | 情報記録媒体及び光学情報記録再生装置 |
| JP4584265B2 (ja) * | 2004-11-15 | 2010-11-17 | パナソニック株式会社 | 情報記録媒体及び光学情報記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060084224A1 (en) | 2006-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8569817B2 (en) | Semiconductor device and method for fabricating the same | |
| US8120099B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
| KR101075490B1 (ko) | 매립게이트를 구비한 반도체장치 및 그 제조 방법 | |
| JP2006287191A (ja) | チャネル長を増大させた半導体素子及びその製造方法 | |
| JP2011129566A (ja) | 半導体装置の製造方法 | |
| JP2012134395A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8669152B2 (en) | Methods of manufacturing semiconductor devices | |
| JP2013254815A (ja) | 半導体装置およびその製造方法 | |
| US8013373B2 (en) | Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof | |
| JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20060084224A1 (en) | Semiconductor device and method of fabricating the same | |
| US8598012B2 (en) | Method for fabricating semiconductor device with buried gates | |
| JP4646595B2 (ja) | 半導体記憶装置 | |
| JP2006114755A (ja) | 半導体装置及びその製造方法 | |
| JP2008300489A (ja) | 半導体装置及びその製造方法 | |
| TWI520351B (zh) | 堆疊式電容式結構及其製造方法 | |
| JP2005158899A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2011129761A (ja) | 半導体装置の製造方法 | |
| JP2005175348A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2015041675A (ja) | 半導体装置の製造方法 | |
| JP2011171507A (ja) | 半導体装置の製造方法 | |
| TW201436109A (zh) | 3d記憶體製造方法及結構 | |
| JP2005150159A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP2007096149A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2013098272A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20101102 |