JP2007258232A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007258232A JP2007258232A JP2006077108A JP2006077108A JP2007258232A JP 2007258232 A JP2007258232 A JP 2007258232A JP 2006077108 A JP2006077108 A JP 2006077108A JP 2006077108 A JP2006077108 A JP 2006077108A JP 2007258232 A JP2007258232 A JP 2007258232A
- Authority
- JP
- Japan
- Prior art keywords
- well
- bias voltage
- bias
- deep
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】基板SUB上に形成された第1極性のディープウエルDNWと、ディープウエル上に形成された第1極性の第1ウエルNMと、ディープウエル上に形成された第2極性の第2ウエルPWと、を有するトリプルウエル構造を、少なくとも一部に備える半導体集積回路装置11であって、第2ウエルPW,CPW,RPWは、第1ウエルNWを囲むように、相互に連結して形成されている。
【選択図】図5
Description
12 VBB電源
13 VBBモニタ・制御部
14 バイアス電圧供給経路(VBB電源配線)
21 トリプルウエル構造
DNW ディープNウエル
NW Nウエル
PW Pウエル
RNW リング状Nウエル
RPW リング状Pウエル
Claims (4)
- 基板上に形成された第1極性のディープウエルと、前記ディープウエル上に形成された前記第1極性の第1ウエルと、前記ディープウエル上に形成された第2極性の第2ウエルと、を有するトリプルウエル構造を、少なくとも一部に備える半導体集積回路装置であって、
前記第2ウエルは、前記第1ウエルを囲むように、相互に連結して形成されていることを特徴とする半導体集積回路装置。 - 前記第1ウエル及び前記第2ウエルに印加する第1及び第2バイアス電圧を生成するバイアス電源と、前記第1及び第2バイアス電圧を供給する前記第1ウエル及び前記第2ウエルに供給するバイアス電源経路と、を備え、
前記バイアス電源経路は、前記第1ウエルの少なくとも一箇所に前記第1バイアス電圧を供給し、前記第2ウエルの少なくとも一箇所に前記第2バイアス電圧を供給する請求項1に記載の半導体集積回路装置。 - 前記バイアス電源経路は、メタル配線及び拡散層の少なくとも1つで構成される第1及び第2バイアス用補助配線を備え、
前記第1バイアス電圧の供給経路は、前記第1バイアス用補助配線、前記ディープウエル及び前記第1ウエルにより網目状に形成され、
前記第2バイアス電圧の供給経路は、前記第2バイアス用補助配線及び前記第2ウエルにより網目状に形成される請求項2に記載の半導体集積回路装置。 - 分離されたディープウエルを有する前記トリプルウエル構造を複数個備え、
各トリプルウエル構造は、前記ディープウエルの周辺部上に前記第1極性の第1リング状ウエルと、前記第1リング状ウエルの内側に設けられ当該トリプルウエル構造内の相互に連結した前記第2ウエルにつながる第2リング状ウエルと、を備える請求項1に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006077108A JP2007258232A (ja) | 2006-03-20 | 2006-03-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006077108A JP2007258232A (ja) | 2006-03-20 | 2006-03-20 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007258232A true JP2007258232A (ja) | 2007-10-04 |
Family
ID=38632199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006077108A Pending JP2007258232A (ja) | 2006-03-20 | 2006-03-20 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007258232A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992796A (ja) * | 1995-09-25 | 1997-04-04 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2006
- 2006-03-20 JP JP2006077108A patent/JP2007258232A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992796A (ja) * | 1995-09-25 | 1997-04-04 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007103863A (ja) | 半導体デバイス | |
JP5049691B2 (ja) | 半導体集積回路 | |
US9640480B2 (en) | Cross-couple in multi-height sequential cells for uni-directional M1 | |
JP2008103569A (ja) | 半導体装置 | |
US8928396B2 (en) | Electronic circuit and semiconductor device | |
JP2009289797A (ja) | 半導体装置 | |
JP2006140228A (ja) | Mosトランジスタ回路 | |
JP2009302258A (ja) | 半導体集積回路 | |
JP2008091547A (ja) | 半導体装置 | |
JP2013120852A (ja) | スタンダードセル、および、半導体集積回路 | |
US9627496B2 (en) | Semiconductor with a two-input NOR circuit | |
TWI574378B (zh) | 多電壓互補金氧半導體積體電路及相關方法 | |
JP2007173474A (ja) | ゲートアレイ | |
JP2016051875A (ja) | 半導体装置 | |
JP2010283269A (ja) | 半導体装置 | |
KR100835425B1 (ko) | Mtcmos반도체 집적회로 | |
JP5041760B2 (ja) | 半導体集積回路装置 | |
JP2007258232A (ja) | 半導体集積回路装置 | |
JP2006313814A (ja) | 半導体装置 | |
KR102403383B1 (ko) | 소스 저항기를 갖는 반도체 디바이스 및 그 제조 방법 | |
JP5038616B2 (ja) | 半導体集積回路 | |
WO2008012899A1 (fr) | Dispositif de circuit à semi-conducteurs, système de dispositif de circuit à semi-conducteurs et procédé de fabrication pour le dispositif de circuit à semi-conducteurs | |
JP6510120B2 (ja) | 半導体集積回路 | |
JP5773338B2 (ja) | 半導体集積回路 | |
JP2005347591A (ja) | スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |