JP2007236124A - 電源装置及び電源供給方法 - Google Patents

Abstract

【課題】多数の負荷グループが存在する場合でも、コスト上昇を抑制して、信頼性の高い給電を行う。
【解決手段】通常時には、各通常電源ユニット１Ａ，１Ｂは、それぞれの負荷グループ２Ａ，２Ｂに、通常経路７Ａ，７Ｂを介して電力を供給する。冗長電源ユニット１Ｃは、複数の通常電源ユニット１Ａ，１Ｂに対して一つだけ設けられる。通常電源ユニット１Ａ，１Ｂのいずれかが故障すると、冗長電源ユニット１Ｃは、冗長経路８Ａ，８Ｂを介して、負荷グループ２Ａまたは２Ｂへの給電を続行する。冗長経路を通常経路に接続するためのダイオードＤ２は、各通常電源ユニット１Ａ，１Ｂ内に設けられており、各通常電源ユニット１Ａ，１Ｂを経由する冗長経路は、通常電源ユニット１Ａ，１Ｂ間で交差して接続されている。
【選択図】図１

Description

本発明は、例えば記憶制御装置に使用可能な電源装置及び電源供給方法に関する。

記憶制御装置は、多数のハードディスクドライブをアレイ状に接続した記憶部を備えており、サーバ等のホストコンピュータ（以下「ホスト」）に、論理的な記憶領域（論理ボリューム）を提供する。

信頼性や高可用性を高めるために、記憶制御装置では、RAID（Redundant Array of Independent Disks）に基づく冗長化された記憶領域をホストに提供する。また、記憶制御装置は、マイクロプロセッサや通信経路等の各種資源を冗長化している。このような高信頼性及び高可用性の観点から、記憶制御装置の電源装置も冗長化される。

そこで、従来技術では、複数のハードディスクドライブを一つのグループとして、各グループ毎に、それぞれ複数の電源ユニットを割り当てている（特許文献１）。通常の場合は、一方の電源ユニットからグループ内の各ハードディスクドライブにそれぞれ給電し、一方の電源ユニットが故障した場合は、他方の電源ユニットに自動的に切り替えて、他方の電源ユニットから各ハードディスクドライブにそれぞれ給電する。
特開平１１−１６８８３２号公報

前記文献に記載の装置では、各グループ毎にそれぞれ複数の電源ユニットを設けるため、グループ数の増加に伴って、必要な電源ユニットの数も増大する。また、一方の電源ユニットが正常に機能している間、他方の電源ユニットは機能しない。従って、従来技術では、通常時に使用しない電源ユニットが多いため、コストが増大する。また、従来技術では、電源ユニットの数が多いため、記憶制御装置により多くのハードディスクドライブを搭載するのが難しいという問題がある。

本発明は、上記の問題点に鑑みてなされたもので、その目的は、給電すべき負荷の数が増加した場合でも、コストを大幅に増大させることなく、信頼性を向上できるようにした電源装置及び電源供給方法を提供することにある。本発明のさらなる目的は、後述する実施形態の記載から明らかになるであろう。

上記課題を解決すべく、本発明の一つの観点に従う電源装置は、それぞれ複数の負荷を有する複数の負荷グループに電源をそれぞれ供給するための電源装置であって、第１経路を介して、各負荷グループにそれぞれ接続される交換可能な複数の第１電源ユニットと、第２経路を介して、各負荷グループにそれぞれ接続される少なくとも一つ以上の交換可能な第２電源ユニットと、各負荷グループ毎に、第１経路または第２経路のいずれを介して、当該負荷グループに給電させるかをそれぞれ選択する経路選択部と、を備える。そして、各経路選択部は、通常の場合には第１経路を選択し、通常の場合以外の場合には第２経路を選択する。

本発明の一態様では、各経路選択部は、各第１電源ユニット内に位置して、第２経路上にそれぞれ設けられ。

本発明の一態様では、各経路選択部は、他の第１電源ユニットに接続されている他の第１経路と第２経路との間で前記選択を行う。

本発明の一態様では、各第２経路は、接続先の第１経路を有する第１電源ユニットとは異なる別の第１電源ユニットを介して、接続先の第１経路にそれぞれ接続されており、各経路選択部は、別の第１電源ユニット内に位置して、第２経路上に設けられた逆流防止素子としてそれぞれ構成されている。

本発明の一態様では、各第１電源ユニット及び第２電源ユニットは、それぞれ同一構造で構成されている。

本発明の一態様では、各第１電源ユニットは、入力された電力を直流出力に変換して出力する主回路と、この主回路からの直流出力が第１経路に供給されるのを許可し、逆向きの流れを阻止する逆流防止素子と、この逆流防止素子で生じた電圧降下を検出し、この電圧降下分を補うように主回路の直流出力を補正させる補正回路と、をそれぞれ備えて構成されている。

本発明の一態様では、各第１電源ユニット及び第２電源ユニットには、出力電圧を監視して、出力電圧に異常が検出された場合には警告信号を出力する監視回路がそれぞれ設けられている。

本発明の他の観点に従う電源供給方法は、それぞれ複数の負荷を有する複数の負荷グループに電源をそれぞれ供給するための電源供給方法であって、複数の第１電源ユニットの出力側を、第１経路を介して、各負荷グループにそれぞれ接続し、複数の第２経路の一端側を、接続先の第１経路を有する第１電源ユニットとは異なる別の第１電源ユニットを介して、接続先の第１経路にそれぞれ接続し、各第２経路の他端側を第２電源ユニットの出力側にそれぞれ接続し、各第１電源ユニットの内部に位置して、各第２経路の途中には、第２電源ユニットから負荷グループへの電流の流れを許可し、逆向きの流れを阻止する逆流防止素子をそれぞれ設ける。

本発明のさらに別の観点に従う記憶制御装置の電源装置は、複数の記憶デバイスを備える記憶制御装置に用いられる電源装置であって、複数の前記各記憶デバイスによって、複数のパリティグループがそれぞれ構成可能となっており、各パリティグループを構成する各記憶デバイスがそれぞれ別の負荷グループに所属するようにして、複数の各記憶デバイスから各負荷グループをそれぞれ形成し、複数の第１電源ユニットと、少なくとも一つの第２電源ユニットと、各第１電源ユニット及び第２電源ユニットを各負荷グループに接続するための接続用基板と、を備える。接続用基板には、一端側が第１電源ユニットの出力側に接続され、他端側が負荷グループに接続される複数の第１経路と、一端側が、接続先の第１経路を有する第１電源ユニットとは異なる別の第１電源ユニットを介して、接続先の第１経路にそれぞれ接続され、他端側が第２電源ユニットの出力側にそれぞれ接続される複数の第２経路と、がそれぞれ設けられている。各第１電源ユニットの内部には、第２経路の途中に位置して、第２電源ユニットから負荷グループへの電流の流れを許可し、逆向きの流れを阻止する逆流防止素子がそれぞれ設けられている。

以下、図面に基づき、本発明の実施の形態を説明する。本実施形態では、記憶制御装置に用いた場合を例に挙げて説明する。図１は、本実施形態に係る電源装置の全体概要を示す説明図である。

この電源装置は、例えば、複数のディスクドライブ３にそれぞれ接続された複数の通常電源ユニット１Ａ，１Ｂと、一つの冗長電源ユニット１Ｃと、接続用基板４とを備えて構成可能である。これら各ユニット１Ａ，１Ｂ，１Ｃ、ディスクドライブ３及び接続用基板４は、例えば、同一筐体内に設けることができる。ここで、各通常電源ユニット１Ａ，１Ｂは「第１電源ユニット」に該当し、冗長電源ユニット１Ｃは「第２電源ユニット」に該当する。各電源ユニット１Ａ，１Ｂ，１Ｃは、後述のように、それぞれ同一構造を備えることができる。

各通常電源ユニット１Ａ，１Ｂは、それぞれの負荷グループ２Ａ，２Ｂに、所定電圧の電力をそれぞれ供給する。即ち、一方の通常電源ユニット１Ａは一方の負荷グループ２Ａに、他方の通常電源ユニット１Ｂは他方の負荷グループ２Ｂに、それぞれ電力を供給している。

各負荷グループ２Ａ，２Ｂは、所定数（例えば、８個等）ずつのディスクドライブ３をそれぞれ備えている。ディスクドライブ３としては、ハードディスクに限らず、半導体メモリや光ディスク等を用いても良い。これらの負荷グループ２Ａ，２Ｂ単位で、給電が行われる。従って、負荷グループ２Ａ，２Ｂを、給電単位と呼ぶこともできる。

冗長電源ユニット１Ｃは、複数の通常電源ユニット１Ａ，１Ｂに対して、一つだけ設けられている。即ち、冗長電源ユニット１Ｃは、Ｎ（Ｎは２以上の自然数）個の通常電源ユニット１Ａ，１Ｂをバックアップしている。いずれかの通常電源ユニットが機能を停止したような場合、冗長電源ユニット１Ｃは、その停止した通常電源ユニットに代わって、負荷グループへの給電を行う。

接続用基板４は、各電源ユニット１Ａ，１Ｂ，１Ｃ間の接続と、各電源ユニット１Ａ，１Ｂ，１Ｃとディスクドライブ３との接続を担当する。接続用基板４は、例えば、プリント配線基板のように構成される。接続用基板４には、通常の通常経路７Ａ，７Ｂと、冗長経路８Ａ，８Ｂとがそれぞれ形成されている。通常経路７Ａ，７Ｂは「第１経路」に該当し、冗長経路８Ａ，８Ｂは「第２経路」に該当する。なお、後述の実施例からも明らかなように、接続用基板４には、AC/DC電源から入力される電力を各電源ユニット１Ａ，１Ｂ，１Ｃにそれぞれ供給するための入力経路等も形成される。

各通常経路７Ａ，７Ｂは、通常電源ユニット１Ａ，１Ｂから出力される電力を、負荷グループ２Ａ，２Ｂ内の各ディスクドライブ３に供給するための配線である。各通常電源ユニット１Ａ，１Ｂが正常に機能している通常の場合において、各ディスクドライブ３への給電には、通常経路７Ａ，７Ｂが使用される。

一方の通常経路７Ａは、その入力側が一方の通常電源ユニット１Ａ内の出力用ダイオードＤ１のカソードに接続されている。通常経路７Ａの出力側は、ディスクドライブ３にそれぞれ接続されている。ここで、出力用ダイオードＤ１は、逆流防止のために設けられており、通常電源ユニット１Ａから各ディスクドライブ３への電流の流れを許可し、逆向きの流れを阻止するように設けられている。通常の場合、通常電源ユニット１Ａから出力された電力は、通常経路７Ａを介して、負荷グループ２Ａ内の各ディスクドライブ３にそれぞれ供給される。

同様に、他方の通常経路７Ｂの入力側は、通常電源ユニット１Ｂ内の出力用ダイオードＤ１に接続されており、通常経路７Ｂの出力側は、負荷グループ２Ｂ内の各ディスクドライブ３にそれぞれ接続されている。通常電源ユニット１Ｂは、通常経路７Ｂを介して、負荷グループ２Ｂ内の各ディスクドライブ３にそれぞれ電力を供給する。

冗長経路８Ａ，８Ｂは、冗長電源ユニット１Ｃと各負荷グループ２Ａ，２Ｂ内のディスクドライブ３とを接続するためのものである。冗長経路８Ａ，８Ｂは、冗長電源ユニット１Ｃ内の出力用ダイオードＤ１に接続された共通バス８Ｃからそれぞれ分岐しており、通常電源ユニット１Ａ，１Ｂ内の冗長接続用ダイオードＤ２を介して、所定の通常経路７Ａ，７Ｂの途中にそれぞれ接続されている。冗長接続用ダイオードＤ２は、「経路選択部」に該当する。

一方の冗長経路８Ａは、その入力側が共通バス８Ｃを介して、冗長電源ユニット１Ｃの出力用ダイオードＤ１に接続されている。この冗長経路８Ａの出力側は、通常電源ユニット１Ａ内の冗長接続用ダイオードＤ２を介して、別の通常電源ユニット１Ｂの通常経路７Ｂの途中に接続されている。

即ち、冗長経路８Ａは、冗長接続用ダイオードＤ２によって、該冗長経路８Ａが通過しない別の通常電源ユニット１Ｂの通常経路７ＢにＯＲ接続されている。ここで、通常経路７Ｂ上には、通常電源ユニット１Ｂ内の出力用ダイオードＤ１のみが設けられており、冗長経路８Ａ上には、冗長電源ユニット１Ｃ内の出力用ダイオードＤ１及び通常電源ユニット１Ａ内の冗長接続用ダイオードＤ２が設けられている。従って、通常経路７Ｂと冗長経路８Ａとは、ダイオード段数の重み付けが異なるため、通常電源ユニット１Ｂが正常に機能している場合、通常経路７Ｂが給電経路として使用される。これに対し、故障等によって通常電源ユニット１Ｂの機能が停止した場合、冗長経路８Ａから通常経路７Ｂを介する経路が、給電経路として自動的に選択される。

同様に、冗長経路８Ｂの入力側は、共通バス８Ｃを介して、冗長電源ユニット１Ｃの出力用ダイオードＤ１に接続されている。冗長経路８Ｂの出力側は、通常電源ユニット１Ｂ内の冗長接続用ダイオードＤ２を介して、この冗長経路８Ｂが通過しない別の通常電源ユニット１Ａの通常経路７Ａの途中にＯＲ接続されている。ここでも、冗長経路８Ｂと通常経路７Ａとは、その途中に設けられているダイオードの段数が異なっている。従って、通常の場合は、通常電源ユニット１Ａから負荷グループ２Ａ内の各ディスクドライブ３に電力が供給され、故障等が生じた場合は、冗長電源ユニット１Ｃから各ディスクドライブ３に電力が供給される。

このように、冗長経路８Ａ，８Ｂは、その接続対象の通常経路７Ｂ，７Ａとは異なる通常経路７Ａ，７Ｂを有する通常電源ユニット１Ａ，１Ｂ内の冗長接続用ダイオードＤ２を介して、接続対象の通常経路７Ｂ，７Ａにそれぞれ接続されている。即ち、通常電源ユニット１Ａと通常電源ユニット１Ｂとの間では、冗長経路８Ａ，８Ｂが交差するようにして接続されている。なお、後述のように、２個の通常電源ユニット同士で交差接続する接続形態に限らず、３個以上の通常電源ユニットをループ状に接続する形態でもよい。

このように、接続対象の通常電源ユニットとは異なる通常電源ユニット内の冗長接続用ダイオードＤ２を介して、冗長経路を接続対象の通常経路に接続させることにより、接続対象の通常経路を有する通常電源ユニットを交換する場合でも、給電経路を維持することができる。

各電源ユニット１Ａ，１Ｂ，１Ｃは、それぞれ同一構造を備えており、各電源ユニットの役割は、接続用基板４への取付位置によって定まる。負荷グループ２Ａへの給電を行う通常電源ユニットの位置に取り付けられた場合、その電源ユニットは、通常電源ユニット１Ａとして機能する。同様に、負荷グループ２Ｂへの給電を行う通常電源ユニットの位置に取り付けられた場合、その電源ユニットは、通常電源ユニット１Ｂとして機能する。冗長経路８Ｃに接続された電源ユニットは、冗長電源ユニット１Ｃとして機能する。冗長電源ユニット１Ｃとして使用される電源ユニットでは、冗長接続用ダイオードＤ２は使用されない。この冗長接続用ダイオードＤ２は、結果的に無駄な構成となるが、各電源ユニット１Ａ，１Ｂ，１Ｃを同一構造とすることで、電源ユニットの製造コスト及び管理コストを低減している。但し、各電源ユニット１Ａ，１Ｂ，１Ｃを同一構造に構成する場合に限らず、通常電源ユニット１Ａ，１Ｂと冗長電源ユニット１Ｃとをそれぞれ別々の構造で製造することもできる。図１に示す例では、冗長電源ユニット１Ｃから少なくとも冗長接続用ダイオードＤ２を取り除くことができる。

各電源ユニット１Ａ，１Ｂ，１Ｃは、出力補正部５及び出力監視部６をそれぞれ備えている。出力補正部５は、出力用ダイオードＤ１による電圧降下分を補正するための回路である。出力監視部６は、出力電圧の異常を検出するための回路である。検出された異常は、例えば、外部の管理装置等に出力される。

このように構成される本実施形態によれば、以下の効果を奏する。本実施形態では、複数の通常電源ユニット１Ａ，１Ｂに一つの冗長電源ユニット１Ｃを割り当てて、いずれかの通常電源ユニット１Ａ，１Ｂが機能を停止した場合でも、冗長電源ユニット１Ｃから各ディスクドライブ３に電力を供給できる構成とした。従って、各通常電源ユニット１Ａ，１Ｂにそれぞれ個別に冗長電源ユニットを割り当てる構成に比較して、電源装置のコストを低減することができる。

本実施形態では、通常経路７Ａ，７Ｂと冗長経路８Ａ，８Ｂとを冗長接続用ダイオードＤ２を介してＯＲ接続し、通常経路７Ａ，７Ｂと冗長経路８Ａ，８Ｂとでダイオード段数を異ならせる構成とした。従って、通常電源ユニット１Ａ，１Ｂが正常に機能している場合は、通常経路７Ａ，７Ｂを給電経路として確定させることができ、通常電源ユニット１Ａ，１Ｂが機能を停止した場合は、冗長経路８Ｂ，８Ａに給電経路を自動的かつ速やかに切り替えることができる。また、冗長電源ユニット１Ｃの出力が短絡した場合でも、冗長接続用ダイオードＤ２のカットオフにより、通常経路７Ａ，７Ｂからの給電を継続することができる。このように、比較的簡素な構成で、給電経路を選択することができ、かつ、信頼性を高めることができる。

本実施形態では、各通常電源ユニット１Ａ，１Ｂ内に冗長接続用ダイオードＤ２を設ける構成とした。従って、共通バス８Ｃ等を介して、冗長電源ユニット１Ｃと各通常電源ユニット１Ａ，１Ｂとを接続することができる。これにより、接続用基板４に形成される配線の数を低減することができ、接続用基板４の構成を簡素化することができる。

本実施形態では、接続対象の通常電源ユニットとは異なる通常電源ユニット内の冗長接続用ダイオードＤ２を介して、冗長経路と接続対象の通常経路とを接続させる。従って、接続対象の通常経路を有する通常電源ユニットを交換する場合でも、給電経路を維持することができる。また、接続用基板４上に冗長接続用ダイオードＤ２を設ける必要がないため、接続用基板４の信頼性を高めることができ、これにより、電源装置の信頼性を向上させることができる。

本実施形態では、各電源ユニット１Ａ，１Ｂ，１Ｃを同一構造で構成する。通常電源ユニット１Ａ，１Ｂと冗長電源ユニット１Ｃとを異なる構成とする場合に比べて、電源ユニットの製造コスト及び管理コストを低減することができる。

本実施形態では、各電源ユニット１Ａ，１Ｂ，１Ｃに出力補正部５を内蔵させる構成とした。従って、出力用ダイオードＤ１による電圧降下分を補正することができ、安定した出力を得ることができる。

本実施形態では、各電源ユニット１Ａ，１Ｂ，１Ｃに出力監視部６を内蔵させる構成とした。従って、各電源ユニットの出力電圧に異常が生じた場合は、直ちにこの異常を検出して外部に報知することができる。

なお、図１では、逆流防止素子として、出力ダイオードＤ１及び冗長接続用ダイオードＤ２を用いる場合を説明した。しかし、本発明は、ダイオードに限定されるものではなく、他の逆流防止素子を使用することもできる。例えば、ダイオードで生じる電力損失が許容できない場合、逆流防止素子として、電力損失の小さいMOS-FET（Metal Oxide Semiconductor Field Effect Transistor）を使用することもできる。

図２は、逆流防止素子としてMOS-FETを使用する場合の例を示す説明図である。この実施形態では、図１中の出力ダイオードＤ１，冗長接続ダイオードＤ２に代えて、MOS-FETＱ１，Ｑ２を採用する。さらに、この実施形態では、MOS-FETＱ１，Ｑ２をそれぞれ制御する逆流防止制御部９を設けることにより、逆流防止機能を実現する。逆流防止制御部９は、各MOS-FETＱ１，Ｑ２のゲートに所定電圧の信号を印加することにより、ソースからドレインへ流れる電流を制御し、逆向きの流れを禁止させる。

この本実施形態の構成も本発明の範囲に含まれる。本実施形態の構成を採用することにより、ダイオードを使用する構成に比較して、電力損失を低減させることができる。

以下、本実施形態による電源装置の詳細を説明する。最初に、電源装置の用いられる記憶制御装置の構成を先に説明し、次に、電源装置の詳細を説明する。また、逆流防止素子としてダイオードを使用する構成を先に説明し、その次に、MOS-FETを使用する構成を説明する。

図３は、記憶制御装置１０を正面から見た様子を模式的に示す。記憶制御装置１０は、例えば、制御機能を有する基本筐体１１と、記憶容量を増加するための増設筐体１２とをケーブル６０で接続することにより構成されている。基本筐体１１には、上位装置としてのホスト１３が接続される。

基本筐体１１は、記憶制御装置１０の基本構成を備えており、基本筐体１１のみで記憶制御装置１０としての基本的な機能を実現可能である。基本筐体１１は、例えば、複数のハードディスクボックス（以下「HDDボックス」）２０と、コントローラ３０と、AC/DC電源部４０と、バッテリ部５０とを備えて構成される。増設筐体１２は、オプション品として用意されており、記憶制御装置１０の記憶容量を増強するために使用される。増設筐体１２は、例えば、複数のHDDボックス２０と、AC/DC電源部４０及びバッテリ部５０を備えている。各筐体１１，１２は、それぞれ独立した電源構成を備える。なお、記憶制御装置１０の構成は、図３に示すものに限らない。例えば、基本筐体１１からHDDボックスを除去し、制御機能だけを設ける構成でもよい。

各HDDボックス２０は、複数のディスクドライブ２１０（図４参照）を備えており、記憶領域の提供を担当する。各HDDボックス２０の構成は、図４と共に後述する。コントローラ３０は、記憶制御装置１０の制御機能を担当するものである。コントローラ３０の構成は、図５と共に後述する。

AC/DC電源部４０は、外部から供給される交流電源を数十ボルト程度の直流電源に変換するものである。バッテリ部５０は、例えば、停電等によって外部からの交流電源が停止した場合に、非常用の直流電力を供給するものである。これにより、停電等が発生した場合、キャッシュメモリ１３０（図５参照）に記憶されているライトデータは、バッテリ部５０からの電源を利用して、ディスクドライブ２１０に書き込まれる。

図４は、増設筐体１２の詳細構成を示す正面図である。図４を用いて、HDDボックス２０の構成を説明する。増設筐体１２は、例えば、その前面及び後面に、それぞれ４個ずつのHDDボックス２０を備えている。即ち、増設筐体１２は、合計８個のHDDボックスを備えることができる。図４には、前面に設けられている４個のHDDボックス２０が示されている。なお、説明の便宜上、符号２０の後に（１）〜（４）を添えて説明する場合がある。

ここで、それぞれ２個ずつのHDDボックス２０によって、合計４個の冗長電源グループが構成されている。各冗長電源グループには、それぞれ所定数ｎ（図示の例では、ｎ＝８）個ずつの給電単位２１１が含まれている。これらの冗長電源グループは、一つの冗長電源ユニット２４０によってバックアップされる。即ち、冗長電源グループに属する各HDDボックス２０内の各ディスクドライブ２１０は、共通の冗長電源ユニット２４０によってバックアップされる。

本実施例では、一つの冗長電源ユニット２４０が担当する給電単位２１１の数ｎ（即ち、通常電源ユニット２３０の数でもある）と、一つの給電単位２１１を構成するディスクドライブ２１０の数ｍとは等しくなっている（ｎ＝ｍ＝８）。但し、これに限らず、ｎとｍを異なる値に設定してもよい。

図４に示す例では、最上段のHDDボックス２０（１）及びこのHDDボックス２０（１）の直下に位置するHDDボックス２０（２）とが、一つの冗長電源グループを構成している。上から３番目のHDDボックス２０（３）及び最下段のHDDボックス２０（４）も、別の冗長電源グループを構成している。各冗長電源グループ内には、それぞれ一つずつの冗長電源ユニット２４０が設けられている。

HDDボックス２０の基本的構造を説明する。HDDボックス２０（１）〜２０（４）は、それぞれ複数のディスクドライブ２１０と、複数のファイバ接続制御部（以下、「FSW」）２２０と、複数の通常電源ユニット２３０とを備えている。

ディスクドライブ２１０は、例えば、ATA（AT Attachment）ディスク、SCSI（Small Computer System Interface）ディスク、FC（Fibre Channel）ディスク等のようなハードディスクドライブとして構成される。これに限らず、例えば、半導体メモリドライブ、光ディスクドライブ、光磁気ディスクドライブ等の他の記憶デバイスを用いてもよい。

ここで、所定数ｍ個のディスクドライブ２１０が、一つの給電単位２１１（図６参照）を構成する。給電単位２１１とは、給電を受けるグループの単位を意味し、図１中の負荷グループ２Ａ，２Ｂに対応する。各ディスクドライブ２１０には、それぞれの属する給電単位２１１毎に電源が供給される。

ここで、給電単位２１１を構成するディスクドライブ２１０の数ｍとしては、例えば、「８」を挙げることができるが、この値に限定されない。各HDDボックス２０内には、上下にそれぞれ２個ずつ合計４個の給電単位２１１が設けられている。各給電単位２１１を８個ずつのディスクドライブ２１０から構成する場合、各HDDボックス２０は、合計３２個のディスクドライブ２１０をそれぞれ備える。上述のように、増設筐体１２は、例えば、合計８個のHDDボックス２０を搭載可能であるから、増設筐体１２の全体では、２５６個のディスクドライブ２１０を備えることができる。

なお、詳細は後述するが、例えば、４個１組、８個１組等のような所定数のディスクドライブ２１０によって、RAIDグループ２１２（図５参照）が構成される。RAIDグループ２１２は、それぞれ異なる給電単位２１１に跨るようにして構成される。

FSW２２０は、コントローラ３０（詳しくは、図５中のDKA１２０）と各ディスクドライブ２１０との間の通信を担当する制御回路である。各HDDボックス２０には、それぞれ複数のFSW２２０が設けられる。各FSW２２０は、それぞれ別々のDKA１２０に接続されている。また、各ディスクドライブ２１０は、各FSW２２０にそれぞれ接続されている。即ち、コントローラ３０と各ディスクドライブ２１０との間には、複数の通信経路が設けられており、いずれか一方の通信経路に障害が生じた場合でも、他方の通信経路を介して通信を行うことができるようになっている。なお、各FSW２２０は、ディスクドライブ２１０の電圧状態や冷却ファンの作動状態等を監視することもでき、これらの監視結果をコントローラ３０に通知することもできる。

通常電源ユニット２３０は、各給電単位２１１にそれぞれ一つずつ設けられる。上述のように、各HDDボックス２０内には合計４個の給電単位２１１が設けられているので、各HDDボックス２０は、それぞれ４個ずつの通常電源ユニット２３０を備える。各通常電源ユニット２３０は、それぞれに接続された給電単位２１１内の各ディスクドライブ２１０に、所定電圧の直流電力を供給する。

冗長電源ユニット２４０は、上述のように、冗長電源グループ毎に、それぞれ一つずつ設けられる。冗長電源ユニット２４０は、通常電源ユニット２３０と同一の構成を備えている。冗長電源ユニット２４０は、冗長電源グループに属する各通常電源ユニット２３０のいずれか一つに障害が生じて機能を停止した場合、この機能停止した通常電源ユニット２３０に代わって、給電単位２１１に電力を供給する。通常電源ユニット２３０及び冗長電源ユニット２４０の詳細は、図７と共に後述する。

図５は、記憶制御装置１０のブロック図である。まず、記憶制御装置１０を含むストレージシステムの全体を説明し、次に、コントローラ３０の詳細を説明する。

記憶制御装置１０は、通信ネットワークCN１を介して、複数のホスト１３と接続可能である。ホスト１３は、例えば、図外のクライアント端末からの要求に応じて、記憶制御装置１０にアクセスし、データの読み書きを行う。ホスト１３としては、例えば、メインフレームコンピュータやサーバコンピュータ等を挙げることができる。通信ネットワークCN１としては、例えば、LAN（Local Area Network）、SAN（Storage Area Network）、インターネットあるいは専用回線等を挙げることができる。

LANを用いる場合、ホストコンピュータ１３と記憶制御装置１０とは、TCP/IP（Transmission Control Protocol/Internet Protocol）に従って通信を行う。SANを用いる場合、ホストコンピュータ１３と記憶制御装置１０とは、ファイバチャネルプロトコルに従って通信を行う。また、ホストコンピュータ１３がメインフレームコンピュータである場合、例えば、FICON（Fibre Connection：登録商標）、ESCON（Enterprise System Connection：登録商標）、ACONARC（Advanced Connection Architecture：登録商標）、FIBARC（Fibre Connection Architecture：登録商標）等の通信プロトコルに従ってデータ転送が行われる。

記憶制御装置１０には、管理用の通信ネットワークCN２を介して、管理端末１４を接続することもできる。管理端末１４は、記憶制御装置１０の各種設定等を行うためのコンピュータ端末である。管理端末１４は、通信ネットワークCN５を介して、管理サーバ１５に接続することができる。管理サーバ１５は、複数の記憶制御装置１０を一括して管理するための装置である。通信ネットワークCN２，CN５としては、例えば、LANやインターネット等を挙げることができる。

次に、コントローラ３０の構成を説明する。コントローラ３０は、例えば、チャネルアダプタ（以下、CHA）１１０と、ディスクアダプタ（以下、DKA）１２０と、キャッシュメモリ１３０と、共有メモリ１４０と、接続制御部１５０と、サービスプロセッサ（以下、SVP）１６０とを備えて構成可能である。

各CHA１１０は、各ホスト１３との間のデータ転送を制御するもので、複数の通信ポート１１１を備えている。記憶制御装置１０には、複数のCHA１１０を設けることができる。CHA１１０は、例えば、オープン系サーバ用CHA、メインフレーム系用CHA等のように、ホスト１３の種類に応じて用意される。各CHA１１０は、それぞれに接続されたホスト１３から、データの読み書きを要求するコマンドを受信し、ホスト１３から受信したコマンドに従って動作する。

各DKA１２０は、記憶制御装置１０内に複数個設けることができる。各DKA１２０は、各ディスクドライブ２１０との間のデータ通信を制御する。各DKA１２０と各ディスクドライブ２１０とは、例えば、SAN等の通信ネットワークCN４を介して接続されており、ファイバチャネルプロトコルに従ってブロック単位のデータ転送を行う。各DKA１２０は、ディスクドライブ２１０の状態を随時監視しており、この監視結果は、内部ネットワークCN３を介して、SVP１６０に送信される。

なお、各CHA１１０及び各DKA１２０をそれぞれ別々の制御回路基板として構成することもできるし、一つの制御回路基板にCHA機能及びDKA機能をそれぞれ設けることもできる。

キャッシュメモリ１３０は、例えば、ユーザデータ等を記憶する。キャッシュメモリ１３０は、例えば、不揮発メモリから構成可能であるが、揮発メモリから構成することもできる。キャッシュメモリ１３０が揮発メモリから構成される場合、キャッシュメモリ１３０はバッテリ部５０によってバックアップされる。

共有メモリ（あるいは制御メモリ）１４０は、記憶制御装置１０の作動を制御するための各種制御情報や管理情報等が記憶される。共有メモリ１４０は、例えば、不揮発メモリから構成される。制御情報等は、複数の共有メモリ１４０によって多重管理することができる。

なお、キャッシュメモリ１３０と共有メモリ１４０とを別々のメモリ回路基板として構成してもよいし、一つのメモリ回路基板内にキャッシュメモリ１３０及び共有メモリ１４０を実装してもよい。また、キャッシュメモリの一部を制御情報を格納するための制御領域として使用し、他の部分をデータを記憶するためのキャッシュ領域として使用する構成でもよい。

接続制御部１５０は、各CHA１１０と、各DKA１２０と、キャッシュメモリ１３０と、共有メモリ１４０とをそれぞれ接続するものである。これにより、全てのCHA１１０，DKA１２０は、キャッシュメモリ１３０及び共有メモリ１４０にそれぞれアクセス可能である。接続制御部１５０は、例えば、クロスバスイッチ等として構成することができる。

SVP１６０は、LAN等の内部ネットワークCN３を介して、各CHA１１０及び各DKA１２０とそれぞれ接続されている。あるいは、SVP１６０は、通信ネットワークCN３を介して、各CHA１１０にのみ接続することもできる。SVP１６０は、通信ネットワークＣＮ２を介して、複数の管理端末１４に接続されており、記憶制御装置１０内の各種状態を収集して、管理端末１４に提供する。また、管理端末１４あるいは管理サーバ１５は、SVP１６０を介して、記憶制御装置１０の構成等を変更することもできる。

以上のように、コントローラ３０は、複数種類の基板（CHA１１０，DKA１２０等）をコントローラ筐体に実装することにより、構成することができる。これに限らず、単一の制御基板上に、上述した各機能（ホスト１３との通信機能、ディスクドライブ２１０との通信機能、データ処理機能等）を実装する構成でもよい。この場合、複数の制御基板を設けて冗長構成とするのが、記憶制御装置１０の信頼性向上の観点からは好ましい。

コントローラ３０によるデータ入出力処理を先に説明する。CHA１１０は、ホスト１３から受信したリードコマンドを共有メモリ１４０に記憶させる。DKA１２０は、共有メモリ１４０を随時参照しており、リードコマンドを発見すると、ディスクドライブ２１０からデータを読み出して、キャッシュメモリ１３０に記憶させる。CHA１１０は、キャッシュメモリ１３０にコピーされたデータを読み出し、ホスト１３に送信する。

CHA１１０は、ホスト１３からライトコマンドを受信すると、このライトコマンドを共有メモリ１４０に記憶させる。CHA１１０は、受信したライトデータ（ユーザデータ）をキャッシュメモリ１３０に記憶させる。CHA１１０は、キャッシュメモリ１３０にライトデータを記憶した後、ホスト１３に書込み完了を報告する。DKA１２０は、共有メモリ１４０に記憶されたライトコマンドに従って、キャッシュメモリ１３０に記憶されたライトデータを読出し、所定のディスクドライブ２１０に記憶させる。なお、ライトデータをディスクドライブ２１０に書き込んだ後で、ホスト１３に書込み完了を報告する構成でもよい。

ここで、キャッシュメモリ１３０にのみ記憶されているユーザデータは、ダーティデータと呼ばれ、キャッシュメモリ１３０及びディスクドライブ２１０の両方に記憶されているデータはクリーンデータと呼ばれる。クリーンデータは消去可能であり、例えば、キャッシュメモリ１３０の空き領域が不足した場合には、消去される。記憶制御装置１０の電源供給系統に何らかの障害が発生した場合、バッテリ部５０によって維持される作動時間内に、キャッシュメモリ１３０に記憶されているダーティデータは、ディスクドライブ２１０に格納される。

図５の下側に示すように、所定数のディスクドライブ２１０によってRAIDグループ２１２が構成される。RAIDグループ２１２は、各ディスクドライブ２１０の有する物理的記憶領域に基づいて、冗長記憶領域を構成する。このRAIDグループ２１２の提供する物理的な記憶領域には、一つまたは複数の論理的な記憶領域（LU）２１３を設定することができる。この論理的な記憶領域２１３は、論理ボリュームまたは論理的記憶デバイスと呼ばれる。

図６は、各ディスクドライブ２１０への給電構造を示す説明図である。また、図６には、各ディスクドライブ２１０への給電構造と各ディスクドライブ２１０の論理的な構成との関係も示されている。なお、紙面の都合上、図６では、最上段のHDDボックス２０のみ詳細を示し、他のHDDボックス２０の構成は簡略化している。

上述のように、例えば、８個のディスクドライブ２１０によって一つの給電単位２１１が構成される。各給電単位２１１には、それぞれ別々の通常電源ユニット２３０から所定電圧の直流電源が供給される。所定電圧としては、例えば、１２ボルトや５ボルト等を挙げることができるが、これらの値は一例に過ぎない。通常電源ユニット２３０には、各電圧毎の通常経路Ｌ２，Ｌ３を介して、各ディスクドライブ２１０がそれぞれ並列に接続されている。そして、一つの冗長電源ユニット２４０は、冗長電源グループ内の各通常電源ユニット２３０をサポートする。図６では、便宜上、一方の側の通常電源ユニット２３０のみが冗長電源ユニット２４０によってサポートされているかのように示しているが、上述の通り、冗長電源ユニット２４０は、８個の通常電源ユニット２３０を担当する。

図６に示すように、RAIDグループ２１２は、それぞれ異なる給電単位２１１に属するディスクドライブ２１０によって構成される。従って、いずれか一つの給電単位２１１への給電が停止した場合でも、RAIDグループ２１２を構成する他のディスクドライブ２１０を用いてコレクションコピーを行うことにより、データ入出力が可能である。このように、それぞれ異なる給電単位２１１に属するディスクドライブ２１０を集めてRAIDグループ２１２を構成することにより、信頼性を高めている。

図７は、電源供給系統の詳細を示す説明図である。図７では、説明の都合上、２個の通常電源ユニット２３０と１個の冗長電源ユニット２４０を例に挙げて説明する。実際には、上述の通り、一つの冗長電源ユニット２４０によって、８個の通常電源ユニット２３０がサポートされている。

HDDボックス２０内の電源供給系統は、例えば、AC/DC電源部４０と、バッテリ部５０と、複数の通常電源ユニット２３０と、一つの冗長電源ユニット２４０と、接続用基板２５０とから構成される。

既に述べた通り、AC/DC電源部４０は、記憶制御装置１０の外部から供給された交流電源を、数十ボルト程度の中間電圧を有する直流電源に変換して出力する。複数のAC/DC電源部４０のうち、上側に位置するAC/DC電源部４０は、通常状態で使用されるプライマリAC/DC電源部であり、下側に位置するAC/DC電源部４０は、プライマリAC/DC電源部４０の機能が停止した場合のバックアップ用である。従って、いずれか一方のAC/DC電源部４０が故障した場合でも、他方のAC/DC電源部４０から中間電圧を供給させることができる。

バッテリ部５０は、複数のバッテリ５１と複数の充電回路５２を備える。充電回路５２は、各バッテリ５１への充電と各バッテリ５１からの放電を担当する。充電回路５２を冗長化することにより、信頼性を高めている。

通常電源ユニット２３０の詳細は、図８と共に後述するが、例えば、主回路２３１と、複数のダイオードＤ１１〜Ｄ１７等を備えている。通常電源ユニット２３０は、入力された中間電圧の直流電源を所定電圧（例えば、１２ボルトと５ボルト）に変換し、給電単位２１１を構成する各ディスクドライブ２１０に供給する。

ここで、ダイオードＤ１１，Ｄ１２，Ｄ１３は、入力用ダイオードである。これらダイオードＤ１１〜Ｄ１３は、主回路２３１内に設けることができるが、図７では、説明の便宜上、主回路２３１の外部に示している。通常電源ユニット２３０の有する複数の入力端子のうち、一方の入力端子にはダイオードＤ１１のみが順方向に接続され、他方の入力端子には複数のダイオードＤ１２，Ｄ１３が直列に順方向接続されている。

ダイオードＤ１４，Ｄ１５は、出力用ダイオードである。一方のダイオードＤ１４は、比較的高い電圧（例えば、１２ボルト）を出力するための出力端子に接続されており、他方のダイオードＤ１５は、比較的低い電圧（例えば、５ボルト）を出力するための出力端子に接続されている。

ダイオードＤ１６，Ｄ１７は、冗長接続用のダイオードである。一方のダイオードＤ１６は、比較的高い電圧を供給する通常経路に冗長経路を接続するために用いられ、他方のダイオードＤ１７は、比較的低い電圧を供給する通常経路に別の冗長経路を接続するために用いられる。各冗長接続用ダイオードＤ１６，Ｄ１７毎に、それぞれ複数の冗長接続用端子が設けられている。換言すれば、一組の冗長接続用端子間を接続するようにして、各冗長接続用ダイオードＤ１６，Ｄ１７が設けられている。通常電源ユニット２３０内において、各冗長接続用端子間を結ぶ経路も冗長経路の一部を構成する。これら冗長接続用ダイオードＤ１６，Ｄ１７が、冗長経路に設けられることにより、通常経路と冗長経路とのダイオード数に相違が生じ、このダイオード数の違いによって、通常経路と冗長経路とを自動的かつ速やかに切り替えられる。

冗長電源ユニット２４０は、通常電源ユニット２３０と同一構造を備えるので、その説明を省略する。通常経路に接続された電源ユニットは通常電源ユニット２３０として機能し、冗長経路に接続された電源ユニットは冗長電源ユニット２４０として機能する。各電源ユニット２３０，２４０の構造を共通化することにより、電源ユニットの製造コスト及び管理コストを低減することができる。これに限らず、後述の実施例のように、通常電源ユニット２３０と冗長電源ユニット２４０の構造を異ならせることも可能である。

接続用基板２５０は、例えば、多層のプリント配線基板として構成されるもので、AC/DC電源部４０及びバッテリ部５０と各電源ユニット２３０，２４０とを接続する。また、接続用基板２５０は、電源ユニット２３０，２４０を各ディスクドライブ２１０に接続する。さらに、接続用基板２５０は、各通常電源ユニット２３０と冗長電源ユニット２４０とを接続する。

接続用基板２５０には、複数の経路L0〜L5が形成されている。経路Ｌ０，Ｌ１は、各電源ユニット２３０，２４０に中間電圧の直流電源をそれぞれ供給するための入力経路である。各入力経路Ｌ０，Ｌ１は、分岐経路Ｌ０Ａ，Ｌ１Ａを介して、一方の通常電源ユニット２３０（１）の入力端子に接続されている。また、入力経路Ｌ０，Ｌ１は、分岐経路Ｌ０Ｂ，Ｌ１Ｂを介して、他方の通常電源ユニット２３０（２）の入力端子に接続されている。同様に、入力経路Ｌ０，Ｌ１は、分岐経路Ｌ０Ｃ，Ｌ１Ｃを介して、冗長電源ユニット２４０の入力端子に接続されている。また、入力経路Ｌ０，Ｌ１は、分岐経路Ｌ０Ｃ，ＬＩＣを介して、FSW２２０の入力端子に接続されている。

経路Ｌ２Ａ，Ｌ３Ａ，Ｌ２Ｂ，Ｌ３Ｂは、各通常電源ユニット２３０から各給電単位２１１内の各ディスクドライブ２１０に所定電圧の直流電源をそれぞれ供給するための通常経路である。Ｌ２Ａ，Ｌ２Ｂは、比較的高い電圧を供給するために用いられ、Ｌ３Ａ，Ｌ３Ｂは、比較的低い電圧を供給するために用いられる。各通常経路Ｌ２Ａ，Ｌ３Ａ，Ｌ２Ｂ，Ｌ３Ｂは、通常電源ユニット２３０の出力端子とディスクドライブ２１０の入力端子とを接続する。なお、特に区別しない場合、経路Ｌ２Ａ，Ｌ３Ａ，Ｌ２Ｂ，Ｌ３Ｂを通常経路Ｌ２，Ｌ３と呼ぶ。

経路Ｌ４，Ｌ５は、冗長経路である。一方の冗長経路Ｌ４は、比較的高い電圧を供給するために用いられる。また、他方の冗長経路Ｌ５は、比較的低い電圧を供給するために用いられる。冗長経路Ｌ４，Ｌ５の一端側は、冗長電源ユニット２４０の出力端子に接続されている。冗長経路Ｌ４，Ｌ５の他端側は、通常電源ユニット２３０の冗長接続端子に接続されている。

冗長経路Ｌ４，Ｌ５は、分岐経路Ｌ４Ａ，Ｌ５Ａを介して、一方の通常電源ユニット２３０（１）の各組の一方の冗長接続用端子に接続されている。分岐経路Ｌ４Ａには、一方の通常電源ユニット２３０（１）内に位置して、冗長接続用ダイオードＤ１６が接続されており、分岐経路Ｌ５Ａには、一方の通常電源ユニット２３０（１）内に位置して、冗長接続用ダイオードＤ１７が接続されている。そして、分岐経路Ｌ４Ａは、他方の通常電源ユニット２３０（２）に接続された通常経路Ｌ２Ｂの途中に接続されており、分岐経路Ｌ５Ａは、他方の通常電源ユニット２３０（２）に接続された通常経路Ｌ３Ｂの途中に接続されている。従って、冗長経路Ｌ４，Ｌ５は、冗長接続用ダイオードＤ１６，Ｄ１７を介して、通常経路Ｌ２Ｂ，Ｌ３ＢにＯＲ接続されている。

同様に、冗長経路Ｌ４，Ｌ５は、分岐経路Ｌ４Ｂ，Ｌ５Ｂを介して、他方の通常電源ユニット２３０（２）の冗長接続端子に接続されている。分岐経路Ｌ４Ｂには、他方の通常電源ユニット２３０（２）内に位置して、冗長接続用ダイオードＤ１６が接続されており、分岐経路Ｌ５Ｂには、他方の通常電源ユニット２３０（２）内に位置して、冗長接続用ダイオードＤ１７が接続されている。分岐経路Ｌ４Ｂは、一方の通常電源ユニット２３０（１）に接続された通常経路Ｌ２Ａの途中に接続されている。分岐経路Ｌ５Ｂは、一方の通常電源ユニット２３０（１）に接続された通常経路Ｌ３Ａの途中に接続されている。従って、冗長経路Ｌ４，Ｌ５は、冗長接続用ダイオードＤ１６，Ｄ１７を介して、通常経路Ｌ２Ａ，Ｌ３ＡにＯＲ接続されている。

このように、冗長経路Ｌ４，Ｌ５の一つのルート（Ｌ４Ａ，Ｌ５Ａ）は、一方の通常電源ユニット２３０（１）の内部に設けられたダイオードＤ１６，Ｄ１７を介して、他方の通常電源ユニット２３０（２）の通常経路Ｌ２Ｂ，Ｌ３Ｂに接続される。同様に、冗長経路Ｌ４，Ｌ５の他の一つのルート（Ｌ４Ｂ，Ｌ５Ｂ）は、他方の通常電源ユニット２３０（２）内のダイオードＤ１６，Ｄ１７を介して、一方の通常電源ユニット２３０（１）の通常経路Ｌ２Ａ、Ｌ３Ａに接続される。

つまり、冗長経路は、各通常電源ユニット２３０（１），２３０（２）間で、交差接続されている。これにより、冗長接続先の通常電源ユニット２３０を交換するためにHDDボックス２０から取り外した場合でも、その交換対象の通常電源ユニット２３０とは別の通常電源ユニット２３０内の冗長接続用ダイオードＤ１６，Ｄ１７を介して、通常経路に電力を供給することができる。

図８は、電源ユニット２３０，２４０内の詳細な構成を示す回路図である。各電源ユニット２３０，２４０は同一構造を備えるため、以下、一方の通常電源ユニット２３０（１）を例に挙げて説明する。なお、図８では、説明の便宜上、複数の直流出力のうち、比較的低い方の電圧出力（例えば、５ボルト）の出力回路のみを示している。図８に示す回路は、出力電圧を補正する機能を実現する。

通常電源ユニット２３０（１）は、例えば、主回路２３１と、第１オペアンプ２３２と、第２オペアンプ２３３と、第３オペアンプ２３４と、スイッチ２３５と、信号伝達手段２３６と、電流検出用抵抗２３７と、基準電圧源２３８と、を備えている。

主回路２３１は、AC/DC電源部４０から入力された数十ボルトの直流電圧を、所定電圧に変換して出力する。第１オペアンプ２３２の正の入力端子（非反転入力端子）は、出力用ダイオードＤ１５のアノード側に接続されており、第１オペアンプ２３２の負の入力端子（反転入力端子）は、出力用ダイオードＤ１５のカソード側に接続されている。即ち、第１オペアンプ２３２は、出力電流の逆流を防止する出力用ダイオードＤ１５で生じる電圧降下ＶＦ１を検出し、この電圧降下ＶＦを補正するための電圧信号を出力する。

第２オペアンプ２３３は、電源出力電流Ｉｏ１を検出し、冗長経路で生じた電圧降下ＶＲを補正するための電圧信号を出力する。グランド端子（GND）と主回路２３１とを結ぶ経路Ｌ１１Ａには、電流検出用抵抗２３７が設けられている。このために、第２オペアンプ２３３の各入力端子は、抵抗２３７の両端にそれぞれ接続されている。

スイッチ２３５は、第３オペアンプ２３４の反転入力端子と第２オペアンプ２３３の出力端子との間に設けられている。スイッチ２３５は、第２オペアンプ２３３から出力される電圧信号（ＶＲ補正用の電圧信号）の第３オペアンプ２３４への入力を許可したり、あるいは禁止したりする。スイッチ２３５が開いている場合（スイッチオフの場合）、第２オペアンプ２３３からの電圧信号は、第３オペアンプ２３４に作用しない。スイッチ２３５が閉じている場合（スイッチオンの場合）、第２オペアンプ２３３から出力される電圧信号は、第３オペアンプ２３４に作用する。
なお、スイッチ２３５は、スイッチ素子またはスイッチ回路のようなハードウェア回路として設けられるものではなく、第２オペアンプ２３３の出力を第３オペアンプ２３４への入力として使用するか否かを決定するための機能として設けられる。

上述のように、第２オペアンプ２３３は、冗長経路で生じる電圧降下ＶＲを補正するための信号を出力するものである。従って、各通常電源ユニット２３０では、第２オペアンプ２３３からの電圧信号を考慮する必要がないため、スイッチ２３５は、オフ状態に設定される。これに対し、冗長電源ユニット２４０では、電圧降下ＶＲを補正するために、スイッチ２３５はオン状態に設定される。

第３オペアンプ２３４は、主回路２３１からの出力電圧と基準電圧との誤差を増幅して、主回路２３１にフィードバックさせることにより、主回路２３１の出力電圧を補正させるものである。第３オペアンプ２３４の正の入力端子は、主回路２３１の高電位側と出力用ダイオードＤ１５との間に位置して、主回路２３１と出力端子とを結ぶ経路Ｌ１０Ａに接続されている。

第３オペアンプ２３４の負の入力端子には、第１オペアンプ２３２からの電圧信号と基準電圧源２３８からの基準電圧とを加算した電圧信号が入力される。通常電源ユニット２３０内のスイッチ２３５は、オフ状態に設定されるため、第２オペアンプ２３３からの電圧信号は、第３オペアンプ２３４に入力されない。これに対し、冗長電源ユニット２４０においては、スイッチ２３５がオン状態に設定されるため、第３オペアンプ２３４の負の入力端子には、第１オペアンプ２３２からの電圧信号と基準電圧及び第２オペアンプ２３３からの電圧信号を加算した電圧信号が入力される。

第３オペアンプ２３４から出力されるフィードバック制御用の電圧信号は、信号伝達手段２３６を介して、主回路２３１に入力される。信号伝達手段２３６は、例えば、抵抗やキャパシタ等の回路素子から構成され、電圧信号のノイズ等を除去する。

図９を参照しながら、図８に示す電圧補正回路の作用を説明する。図９（ａ）は、通常電源ユニット２３０の出力電圧が補正される様子を示す電圧−電流特性図である。通常電源ユニット２３０では、当該電源ユニット２３０の外部からの指令Ｖ１により、スイッチ２３５がオフ状態に設定されているため、第１オペアンプ２３２からの電圧信号と基準電圧とを加算した電圧が、第３オペアンプ２３４に入力される。

この結果、主回路２３１からの出力電圧（図８中のＰ１点の電圧）は、出力用ダイオードＤ１５で生じる電圧降下ＶＦ１の分だけ上昇するように制御される。従って、主回路２３１からダイオードＤ１５を介して出力される電圧（図８中のＰ２点の電圧）は、出力電流Ｉｏ１の値にかかわらず一定の値となる。これにより、通常電源ユニット２３０から各ディスクドライブ２１０への給電精度を改善することができる。

図９（ｂ）は、冗長電源ユニット２４０の出力電圧が補正される様子を示す電圧−電流特性図である。冗長電源ユニット２４０では、当該冗長電源ユニット２４０の外部からの指令Ｖ１により、スイッチ２３５はオン状態に設定されるため、第１オペアンプ２３２からの電圧信号と第２オペアンプ２３３からの電圧信号とが基準電圧に加算されて、第３オペアンプ２３４に入力される。

この結果、主回路２３１の出力電圧（図８中のＰ３点の電圧）は、出力用ダイオードＤ１５による電圧降下ＶＦ１及び冗長経路の配線抵抗で生じる電圧降下ＶＲを加算した分だけ上昇するように制御される。従って、冗長電源ユニット２４０から出力される電圧（図８中のＰ４点の電圧）は、一定の値となる。

各ディスクドライブ２１０への給電経路が通常経路から冗長経路に切り替わった場合、各ディスクドライブ２１０には、冗長接続用ダイオードＤ１７で生じる電圧降下ＶＦ２だけ低下した電圧（図８中のＰ５点の電圧）が供給される。

このような電圧補正回路を各電源ユニット２３０，２４０に設け、スイッチ２３５によって動作モードを設定することにより、通常経路を介した通常の給電と冗長経路を介した異常時の給電との安定した切替を確保しつつ、給電電圧の精度を改善できる。

次に、本実施例による電源装置の作用について説明する。通常電源ユニット２３０が正常に機能している通常時では、給電単位２１１内の各ディスクドライブ２１０に、通常電源ユニット２３０から所定電圧の電力が供給される。

通常経路Ｌ２，Ｌ３の途中には、冗長経路Ｌ４，Ｌ５がダイオードＤ１６，Ｄ１７を介して接続されているが、通常経路上のダイオード数（Ｄ１４またはＤ１５のいずれか一つ）と、冗長経路上のダイオード数（Ｄ１４またはＤ１５のいずれか一つと、Ｄ１６またはＤ１７のいずれか一つとの合計２個）とは異なる。通常経路の備えるダイオード数よりも冗長経路の備えるダイオード数の方が多いため、通常時においては、通常電源ユニット２３０から給電単位２１１に常時給電されるように、給電経路が確定する。

これに対し、いずれか一つの通常電源ユニット２３０が機能を停止した場合、機能停止した通常電源ユニット２３０の代わりに、冗長電源ユニット２４０から給電単位２１１内の各ディスクドライブ２１０に所定電圧の電源が供給される。例えば、機能停止した通常電源ユニット２３０に接続されている給電単位２１１を「障害給電単位」と、障害給電単位に接続された通常経路を「障害経路」とそれぞれ呼ぶことにすると、冗長電源ユニット２４０は、障害経路の途中にＯＲ接続された冗長経路を介して、障害給電単位２１１内の各ディスクドライブ２１０に電源を速やかに供給する。

なお、冗長電源ユニット２４０の出力端子や冗長経路に何らかの障害が生じた場合でも、冗長接続用ダイオードＤ１６，Ｄ１７のカットオフにより、各給電単位には、引き続いて通常電源ユニット２３０から給電される。

本実施例は、上述のように構成されるため、以下の効果を奏する。本実施例では、複数の通常電源ユニット２３０に対して一つの冗長電源ユニット２４０を割り当て、冗長電源構成を実現する。従って、各通常電源ユニット２３０毎にそれぞれ一つずつの冗長電源ユニットを設ける場合に比べて、冗長電源ユニット２４０の搭載数を大幅に低減することができ、電源装置の製造コストを低減することができる。

本実施例では、通常電源ユニット２３０と冗長電源ユニット２４０とを共通構造としたため、電源ユニットの製造コスト及び管理コストを低減することができる。また、ユーザは、通常電源ユニット２３０及び冗長電源ユニット２４０のそれぞれについて予備のユニットを備える必要がなく、メンテナンス性も向上する。

本実施例では、各通常電源ユニット２３０内に冗長接続用ダイオードＤ１６，Ｄ１７を設ける構成とした。従って、接続用基板２５０上に冗長接続用ダイオードＤ１６，Ｄ１７を設ける必要がなく、接続用基板２５０に搭載される部品点数を低減して信頼性を高めることができ、この結果、電源装置の信頼性を向上させることができる。

また、各通常電源ユニット２３０内に冗長接続用ダイオードＤ１６，Ｄ１７を搭載するため、接続用基板２５０に形成される冗長経路Ｌ４，Ｌ５の構成を簡素化できる。従って、接続用基板２５０の構成を簡素化して信頼性を改善でき、また、接続用基板２５０の製造コストを低減することができる。この結果、電源装置の信頼性を向上し、コストを低減させることができる。

本実施例では、冗長給電上のペアを構成する各通常電源ユニット２３０間で、互いに相手方をバックアップするための冗長経路の一部を内蔵する構成とした。即ち、上記の例で言えば、接続対象の通常電源ユニット２３０（１）とは異なる通常電源ユニット２３０（２）内の冗長接続用ダイオードＤ１６，Ｄ１７を介して、冗長経路Ｌ４Ｂ，Ｌ５Ｂと接続対象の通常経路Ｌ２Ａ，Ｌ３Ａとを接続させる構成とした。従って、冗長電源ユニット２４０から障害給電単位２１１への給電を行いながら、障害の生じた通常電源ユニット２３０（１）を交換することができる。

本実施例では、各電源ユニット２３０，２４０内に、電圧補正回路をそれぞれ内蔵する構成とした。従って、ダイオードＤ１４，Ｄ１５，Ｄ１６，Ｄ１７による電圧降下の影響を低減して、出力電圧を安定化することができ、電源装置の信頼性が向上する。

図１０，図１１に基づいて、本発明の第２実施例を説明する。本実施例は、第１実施例の変形例に該当する。本実施例では、各電源ユニット２３０，２４０の電源出力を監視してメンテナンス作業を支援する。

図１０は、本実施例による電源装置の要部を示す回路図である。図１０に示す回路は、図７で述べた回路と同様の構成を有するが、説明の便宜上、一部の構成を省略している。なお、逆流防止素子としてダイオードを用いる場合を例に挙げて説明するが、上述の通り、例えば、MOS-FETのような他の逆流防止素子を使用することもできる。各電源ユニット２３０，２４０には、電源出力監視回路３１０及びLEDランプ３２０がそれぞれ設けられている。

電源出力監視回路３１０は、例えば、出力用ダイオードＤ１４，Ｄ１５のアノード側の電圧を監視している。この監視回路３１０は、検出された出力電圧の値が、予め設定されている下限値または上限値に達した場合に、FSW２２０内の環境モニタ２２１に向けて警報信号を出力する。

LEDランプ３２０は、保守作業員にユニットの交換を促すためのものである。LEDランプ３２０は、環境モニタ２２１からの信号により、点灯または消灯する。

環境モニタ２２１は、例えば、FSW２２０内に設けられている。環境モニタ２２１は、監視信号経路Ｌ２１を介して、各電源ユニット２３０，２４０内の電源出力監視回路３１０にそれぞれ接続されている。環境モニタ２２１は、各電源ユニット２３０，２４０の出力状態を監視し、その監視結果をコントローラ３０に通知する。環境モニタ２２１は、LED制御経路Ｌ２２を介して、各電源ユニット２３０，２４０内のLEDランプ３２０にもそれぞれ接続されている。環境モニタ２２１は、コントローラ３０からの指示に応じて、交換対象とされた電源ユニットのLEDランプ３２０を点灯させる。

図１１は、本実施例による電源ユニットのメンテナンス作業支援処理を示すフローチャートである。図１１の左側に示すように、各電源ユニット２３０，２４０内において、電源出力監視回路３１０は、出力電圧を検出し（Ｓ１１）、異常が生じたか否かを監視している（Ｓ１２）。異常が検出された場合（S12:YES）、電源出力監視回路３１０は、警報信号を出力する（Ｓ１３）。

環境モニタ２２１は、電源出力監視回路３１０からの警報信号を受信すると（Ｓ１４）、どの電源ユニットからの警報信号であるかを特定する（Ｓ１５）。例えば、警報信号中に、各電源ユニットを特定するための識別情報を含めておくことにより、いずれの電源ユニットから発せられた警報信号であるかを認識することができる。そして、環境モニタ２２１は、電圧出力に異常の検出された電源ユニットを特定する情報を含めて、警報信号を外部に出力する（Ｓ１６）。

環境モニタ２２１からの警報信号がDKA１２０に受信されると（Ｓ１７）、コントローラ３０は、SVP１６０を介して、所定の警告メッセージを管理端末１４に出力する（Ｓ１８）。この警告メッセージには、例えば、検出された障害の種類を特定するための情報と、障害の生じた電源ユニットを特定するための情報とが含まれる。管理端末１４は、電源ユニットで障害が発生した旨のメッセージと、電源ユニットの取付位置等を端末画面に表示させる。

保守作業員は、管理端末１４の端末画面を確認することにより、電源ユニットに障害の生じたことを知る。保守作業員は、管理端末１４を介して、保守交換作業の手続を開始する旨を、コントローラ３０に指示する（S19:YES）。

コントローラ３０は、保守交換作業の手続開始を指示されると、通常電源ユニット２３０の障害であるか否かを判定する（Ｓ２０）。通常電源ユニット２３０で障害が生じている場合（S20:YES）、コントローラ３０は、冗長電源ユニット２４０が正常であるか否かを確認する（Ｓ２１）。冗長電源ユニット２４０が正常に機能している場合（S21:YES）、コントローラ３０は、障害の生じた通常電源ユニット２３０内のLEDランプ３２０を点灯させるべき旨の指示を、環境モニタ２２１に与える（Ｓ２２）。

環境モニタ２２１は、コントローラ３０からの指示を受領すると、障害の検出された通常電源ユニット２３０内のLEDランプ３２０に信号を出力し（Ｓ２３）、そのLEDランプ３２０を点灯させる（Ｓ２４）。保守作業員は、記憶制御装置１０の電源装置を外部から視認することにより、LEDランプ３２０の点灯している電源ユニット２３０を発見する。保守作業員は、LEDランプ３２０の点灯している電源ユニット２３０をHDDボックス２０から取り外し、予備の電源ユニット２３０と交換する（Ｓ２５）。なお、Ｓ２５はコンピュータにより実行されるステップではないが、理解のために図示している。

通常電源ユニット２３０に障害が検出された場合でも（S20:YES）、冗長電源ユニット２４０が正常に機能していない場合（S21:NO）、フェイルセーフの観点から、電源ユニットの保守交換作業の手続を進めることなく、本処理を終了する。

冗長電源ユニット２４０に障害が検出された場合（S20:NO）、コントローラ３０は、冗長電源ユニット２４０のLEDランプ３２０の点灯を指示する（Ｓ２２）。これにより、保守作業員は、障害の検出された冗長電源ユニット２４０を、予備の電源ユニットと交換する（Ｓ２５）。上述のように、通常電源ユニット２３０と冗長電源ユニット２４０とは共通構造であるから、予備の電源ユニットは、通常電源ユニット２３０としても冗長電源ユニット２４０としても使用可能である。

このように構成される本実施例も、前記第１実施例と同様の作用効果を奏する。これに加えて、本実施例では、電源ユニットの保守交換作業を支援することができ、使い勝手が向上する。

図１２に基づいて、第３実施例を説明する。本実施例では、冗長接続の別の形態について説明する。図１２は、低圧（５ボルト）のラインに着目して、冗長接続の形態を模式的に示す説明図である。

図１２（ａ）は、第１実施例で説明した冗長接続の形態を示す。図１２（ａ）に示すように、前記実施例では、互いに隣接する２個の通常電源ユニット間で、冗長接続用のペアを構成し、冗長経路を交差接続させている。

互いに隣接する通常電源ユニット２３０（１）及び２３０（２）と、互いに隣接する通常電源ユニット２３０（３）及び２３０（４）は、冗長給電時のペアを構成する。冗長電源ユニット２４０は、冗長経路Ｌ５を介して、各通常電源ユニット２３０（１）〜２３０（４）にそれぞれ接続されている。

通常電源ユニット２３０（１）を経由する冗長経路Ｌ５（１）は、ペアとなる通常電源ユニット２３０（２）の通常経路Ｌ３（２）に接続されている。逆に、通常電源ユニット２３０（２）を経由する冗長経路Ｌ５（２）は、ペアとなる通常電源ユニット２３０（１）の通常経路Ｌ３（１）に接続されている。従って、通常電源ユニット２３０（１）を交換する場合に、通常電源ユニット２３０（１）の給電対象である給電単位２１１（１）には、冗長電源ユニット２４０から冗長経路Ｌ５（２）を介して、給電が行われる。

同様に、通常電源ユニット（２）を交換する場合、給電単位２１１（２）には、通常電源ユニット２３０（１）を経由する冗長経路Ｌ５（１）を介して、給電が行われる。図の左側に示す各電源ユニット２３０（３），２３０（４）も、上述の各電源ユニット２３０（１），２３０（２）と同様の関係にある。

図１２（ｂ）に示すように、各通常電源ユニット２３０（１）〜２３０（４）の冗長経路をリング状に接続することもできる。即ち、各通常電源ユニット２３０（１）〜２３０（４）の冗長経路を、反時計回りまたは時計回りのいずれかの方向で隣り合う通常電源ユニットの通常経路に接続することができる。つまり、所定の回転方向で、各通常電源ユニット２３０（１）〜２３０（４）が、冗長給電時のサポートを行うように、ループ状のトポロジを形成することができる。

通常電源ユニット２３０（１）を経由する冗長経路Ｌ５（１）は、通常電源ユニット２３０（３）の通常経路Ｌ３（３）に接続されている。通常電源ユニット２３０（３）を経由する冗長経路Ｌ５（３）は、通常電源ユニット２３０（４）の通常経路Ｌ３（４）に接続されている。通常電源ユニット２３０（４）を経由する冗長経路Ｌ５（４）は、通常電源ユニット２３０（２）の通常経路Ｌ３（２）に接続されている。そして、通常電源ユニット２３０（２）を経由する冗長経路Ｌ５（２）は、通常電源ユニット２３０（１）の通常経路Ｌ３（１）に接続されている。このように構成される本実施例も前記各実施例と同様の効果を奏する。

以上の各実施例では、逆流防止素子としてダイオードを用いる場合を説明した。次に、逆流防止素子としてMOS-FETを用いる場合の実施例を幾つか説明する。まず、最初に、図１３，図１４に基づいて、本発明の第４実施例を説明する。

上述の第１実施例では、図８に示したように、電源ユニット２３０，２４０内の逆流防止素子としてダイオードＤ１５，Ｄ１７を用いた。しかし、ダイオードの電力損失が許容できない場合は、逆流防止素子として、MOS-FETを使用することもできる。

図１３は、電源ユニット２３０，２４０内の逆流防止素子にMOS-FETを使用した場合の回路図である。図１３に示す回路では、ダイオードＤ１５，Ｄ１６の代わりに、MOS-FETＱ１，Ｑ２を用いている。また、各電源ユニット２３０，２４０内には、MOS-FETＱ１，Ｑ２をそれぞれ制御するための逆流防止制御回路２３９も設けられている。

第１オペアンプ２３２は、逆流防止用のMOS-FETＱ１で生じる電圧降下ＶＱ１を検出し、この電圧降下ＶＱ１を補正するための電圧信号を出力する。第２オペアンプ２３２は、出力電流Ｉｏ１を検出し、MOS-FETＱ２で生じる電圧降下ＶＱ２を補正するための電圧信号を出力する。その他の構成については、前記第１実施例と同様であるため、重複した説明を省略する。

図１４は、本実施例による出力電圧の特性を示す電圧−電流特性図である。図１４（ａ）は、通常電源ユニット２３０の出力電圧が補正される様子を示している。通常電源ユニット２３０では、当該電源ユニット２３０の外部から与えられる指令Ｖ１により、スイッチ２３５はオフ状態に設定される。

従って、第１オペアンプ２３２からの電圧信号と基準電圧とを加算した電圧が、第３オペアンプ２３４に入力される。この結果、各通常電源ユニット２３０の主回路２３１からの出力電圧（図１３中のＰ１点の電圧）は、出力電流Ｉｏ１の値だけ増加するように制御される。従って、主回路２３１からMOS-FET Ｑ１を介して出力される電圧（図１４中Ｐ２点の電圧）は、出力電流Ｉｏ１の値にかかわらず一定の値となる。これにより、通常電源ユニット２３０からディスクドライブ２１０への給電精度を改善できる。

図１４（ｂ）は、冗長電源ユニット２４０の出力電圧が補正される様子を示す。冗長電源ユニット２４０では、当該電源ユニット２４０の外部から与えられる指令Ｖ１により、スイッチ２３５はオン状態に設定される。

従って、第１オペアンプ２３２からの電圧信号と第２オペアンプ２３３からの電圧とが基準電圧に加算されて、第３オペアンプ２３４に入力される。この結果、主回路２３１の出力電圧（図１４中のＰ３点の電圧）は、MOS-FETＱ１による電圧降下ＶＱ１及び冗長経路の配線抵抗で生じる電圧降下ＶＲを加算した分だけ増加するように制御される。これにより、冗長電源ユニット２４０から出力される出力電圧（図１４中のＰ４点の電圧）は一定の値となる。

冗長給電経路には、冗長接続のためにMOS-FETＱ２が設けられている。MOS-FET段数の重みづけにより、通常電源ユニット２３０が正常な場合は、通常電源ユニット２３０から各ディスクドライブ２１０へ給電が行われる。しかし、通常電源ユニット２３０が故障した場合は、自動的に給電経路が冗長経路に切り替り、冗長電源ユニット２４０から冗長接続用MOS-FETＱ２を介して、対象のディスクドライブ２１０へ給電される。

各ディスクドライブ２１０への給電経路が通常経路から冗長経路に切り替った場合、各ディスクドライブ２１０には、冗長接続用MOS-FETＱ２で生じる電圧降下ＶＱ２（図１４中のＰ５点の電圧）が供給される。

このように逆流防止素子としてMOS-FETを使用した場合においても、ダイオードを使用した場合と同様の効果を得ることができる。さらに、本実施例では、MOS-FETを使用するため、電力損失を低減することができる。

また、本実施例では、冗長経路を介してディスクドライブ２１０へ給電する場合、冗長接続用MOS-FET Ｑ２で生じる電圧降下ＶＱ２は、ダイオードを使用した場合に比べて、より小さく抑えられる。従って、冗長電源ユニット２４０からディスクドライブ２１０への給電精度を、第１実施例の場合よりも、改善することができる。

逆流防止素子としてMOS-FETを使用する場合、MOS-FETＱ１の電圧降下ＶＱ１と、冗長経路の配線抵抗とによって生じる電圧降下ＶＲは、図１４に示すように、線形の電圧降下特性を有する。このため、それぞれの補正電圧を出力する第１オペアンプ２３２と第２オペアンプ２３３を共通化して、補正回路をより簡略化することも可能である。

図１５〜図１７に基づいて、本発明の第５実施例を説明する。本実施例では、図１３と共に述べた第４実施例に比べて、電源ユニット２３０，２４０内の補正回路が、より簡略化されている。

図１５は、本実施例による回路図である。本実施例の補正回路は、図１３に示す回路構成から第１オペアンプ２３２及びスイッチ２３５を削除し、第２オペアンプ２３３の出力を基準電圧２３８に加算することにより、構成されている。以下、第２オペアンプ２３３をオペアンプ２３３と呼ぶ。

ここで、オペアンプ２３３は、外部より与えられる切替指令Ｖ１により、補正するための電圧信号を選択して出力する機能を備えている。通常電源ユニット２３０におけるオペアンプ２３３は、Ｉｏ1を検出して、MOS-FETＱ１で生じる電圧降下ＶＱ１を補正するための電圧信号を出力する。

一方、冗長電源ユニット２４０のオペアンプ２３３は、外部から与えられる補正値切替指令Ｖ１により、通常電源ユニット２３０内のオペアンプ２３３とは異なる電圧信号を出力する。即ち、冗長電源ユニット２４０内のオペアンプ２３３は、Ｉｏ１を検出して、MOS-FETＱ１で生じる電圧降下ＶＱ１を補正するための電圧値と、冗長経路の配線抵抗で生じる電圧降下ＶＲを補正するための電圧値と、を加算した電圧信号を、出力する。

この結果、通常電源ユニット２３０における主回路２３１の出力電圧（図１５中のＰ１点の電圧）及び主回路２３１からMOS-FETＱ１を介して出力される電圧（図１５中のＰ２点の電圧）の特性は、図１４（ａ）に示すものと等しくなる。

また同様に、冗長電源ユニット２４０における主回路２３１の出力電圧（図１５中のＰ３点の電圧），冗長電源ユニット２４０から出力される電圧（図１５中のＰ４点の電圧）及び冗長接続用MOS-FETＱ２を介して出力される電圧（図１５中のＰ５点の電圧）については、図１４（ｂ）と同様の特性が得られる。

従って、本実施例では、図１３に示す構成に比べて補正回路を簡素化することができ、かつ、図１３に示す構成と同様の電圧補正効果を得ることができる。従って、同様の効果を維持しながら、製造コストを低減することができる。

ここで、図１５の通常電源ユニット２３０のオペアンプ２３３が出力する補正電圧（電圧降下ＶＱ１を補正する電圧値）をゼロに設定し、また、冗長電源ユニット２４０のオペアンプ２３３が出力する補正電圧を冗長経路の配線抵抗で生じる電圧降下ＶＲを補正するための電圧値のみに設定すると、冗長経路の配線抵抗で生じる電圧降下ＶＲのみが補正されることになる。従って、この場合の電圧-電流特性（図１５中のＰ１点，Ｐ２点，Ｐ３点，Ｐ４点，Ｐ５点の電圧）は、図１６に示す特性となる。

また、通常電源ユニット２３０のオペアンプ２３３の出力電圧を電圧降下ＶＱ１を補正するための電圧値に設定し、同様に、冗長電源ユニット２４０のオペアンプ２３３の出力電圧を電圧降下ＶＱ１を補正するための電圧値に設定すると、MOS-FETＱ１の電圧降下ＶＱ１のみが補正されることになる。従って、この場合の電圧-電流特性（図１５中のＰ１点，Ｐ２点，Ｐ３点，Ｐ４点，Ｐ５点の電圧）は、図１７に示す特性となる。

従って、逆流防止素子にMOS-FETを使用する本実施例の構成によれば、補正回路を簡素化することができ、この簡素化された補正回路により、逆流防止素子で生じる電圧降下及び冗長経路の配線ドロップのそれぞれについて、オペアンプ２３３の設定を切り替えるだけで補正することができる。

逆流防止素子としてMOS-FETを使用する場合、MOS-FETの電力損失が小さいため、MOS-FETＱ１の電圧降下ＶＱ１を許容できる場合も考えられる。また、冗長経路の配線抵抗で生じる電圧降下ＶＲについても許容できる場合は、補正回路を省略することができ、製造コストをさらに低減することができる。

図１８に基づいて、本発明の第６実施例を説明する。本実施例では、逆流防止素子としてMOS-FETを採用し、かつ、補正回路を省略している。
図１８は、本実施例の回路図である。本実施例では、出力電圧を補正するための回路を全て取り払っている。このため、本実施例では、図１９に示す電圧-電流特性（図１５中のＰ１点，Ｐ２点，Ｐ３点，Ｐ４点，Ｐ５点の電圧）が得られる。

次に、図２０及び図２１に基づいて、変形例を説明する。図２０に示す回路図では、冗長接続用ダイオードＤ１６，Ｄ１７を、接続用基板２５０上に搭載している。通常電源ユニット２３０Ａ及び冗長電源ユニット２４０Ａは、冗長接続用ダイオードＤ１６，Ｄ１７を内蔵していない。

この場合、接続用基板２５０の構成が複雑化し、ダイオードＤ１６，Ｄ１７を搭載する分だけ故障の可能性が増加する。しかし、接続用基板２５０を交換する間、記憶制御装置１０の機能停止が許可されるような場合、図２０に示す構成を採用可能である。

図２１は、第２変形例を示す回路図である。図２１の回路図では、通常電源ユニット２３０Ｂと冗長電源ユニット２４０Ｂの構成を違え、冗長接続用ダイオードＤ１６，Ｄ１７を冗長電源ユニット２４０Ｂ内に設けている。

この場合、各給電単位２１１毎にそれぞれ別々の冗長経路Ｌ４，Ｌ５を設ける必要があるため、接続用基板２５０の構成が複雑化し、そのコストも増大する。また、冗長電源ユニット２４０Ｂと各通常電源ユニット２３０Ｂとは別々のユニットとして構成されるため、製造コスト及び管理コストが増大する。また、それぞれ別々の予備ユニットを用意する必要があり、メンテナンス性も低下する。しかし、これらの不具合を許容できる場合、図２１に示す構成を採用することも可能である。

なお、本発明は、上述した実施の形態に限定されない。当業者であれば、本発明の範囲内で、種々の追加や変更等を行うことができる。例えば、各実施例を適宜組み合わせることができる。

本発明の実施形態の概念を示す説明図である。 本発明の他の実施形態の概念を示す説明図である。 記憶制御装置の正面図である。 ハードディスクボックスの構成を示す説明図である。 記憶制御装置のブロック図である。 各ディスクドライブへの給電を行うグループ（給電単位）とRAIDグループとの関係を示す説明図である。 各電源ユニットと各ディスクドライブとの接続等を示す回路図である。 各電源ユニットの内部回路を示す回路図である。 出力電圧が補正される様子を示す特性図であり、（ａ）は通常電源ユニットの出力電圧を、（ｂ）は冗長電源ユニットの出力電圧をそれぞれ示す。 本発明の第２実施例に係る電源装置の要部を示す回路図である。 各電源ユニットの出力電圧を監視して保守交換作業を支援する処理を示すフローチャートである。 本発明の第３実施例に係る電源装置の各電源ユニット間の接続形態を模式的に示す説明図である。 本発明の第４実施例に係る電源装置の回路図である。 出力電圧の特性を示す特性図である。 本発明の第５実施例に係る電源装置の回路図である。 出力電圧の特性を示す特性図である。 出力電圧の特性を示す別の特性図である。 本発明の第６実施例に係る電源装置の回路図である。 出力電圧の特性を示す特性図である。 第１変形例に係る電源装置の要部を示す回路図である。 第２変形例に係る電源装置の要部を示す回路図である。

符号の説明

１Ａ，１Ｂ…通常電源ユニット、１Ｃ…冗長電源ユニット、２Ａ，２Ｂ…負荷グループ、３…ディスクドライブ、４…接続用基板、５…出力補正部、６…出力監視部、７Ａ，７Ｂ…通常経路、８Ａ，８Ｂ…冗長経路、８Ｃ…冗長経路（共通バス）、１０…記憶制御装置、１１…基本筐体、１２…増設筐体、１３…ホストコンピュータ、１４…管理端末、１５…管理サーバ、２０…ハードディスクボックス、３０…コントローラ、４０…AC/DC電源、５０…バッテリ部、５１…バッテリ、５２…充電回路、６０…ケーブル、１１０…チャネルアダプタ（CHA）、１１１…通信ポート、１２０…ディスクアダプタ（DKA）、１３０…キャッシュメモリ、１４０…共有メモリ、１５０…接続制御部、２１０…ディスクドライブ、２１１…給電単位、２１２…RAIDグループ、２１３…論理ボリューム、２２０…ファイバ接続制御部（FSW）、２２１…環境モニタ、２３０，２３０Ａ，２３０Ｂ…通常電源ユニット、２３１…主回路、２３２…第１オペアンプ、２３３…オペアンプ、２３４…第３オペアンプ、２３５…スイッチ、２３６…信号伝達手段、２３７…電圧検出用抵抗、２３８…基準電圧源、２３９…逆流防止制御回路、２４０，２４０Ａ，２４０Ｂ…冗長電源ユニット、２５０…接続用基板、３１０…電源出力監視回路、３２０…LEDランプ、Ｄ１，Ｄ１４，Ｄ１５…出力用ダイオード、Ｄ２，Ｄ１６，Ｄ１７…冗長接続用ダイオード、Ｑ１…出力用MOS-FET、Ｑ２…冗長接続用MOS-FET、Ｌ２，Ｌ３，Ｌ２Ａ，Ｌ３Ａ，Ｌ２Ｂ，Ｌ３Ｂ…通常経路、Ｌ４，Ｌ５，Ｌ４Ａ，Ｌ５Ａ，Ｌ４Ｂ，Ｌ５Ｂ…冗長経路

Claims (9)

1. それぞれ複数の負荷を有する複数の負荷グループに電源をそれぞれ供給するための電源装置であって、
   第１経路を介して、前記各負荷グループにそれぞれ接続される交換可能な複数の第１電源ユニットと、
   第２経路を介して、前記各負荷グループにそれぞれ接続される少なくとも一つ以上の交換可能な第２電源ユニットと、
   前記各負荷グループ毎に、前記第１経路または前記第２経路のいずれを介して、当該負荷グループに給電させるかをそれぞれ選択する経路選択部と、
   を備え、
   前記各経路選択部は、通常の場合には前記第１経路を選択し、前記通常の場合以外の場合には前記第２経路を選択する電源装置。
2. 前記各経路選択部は、前記各第１電源ユニット内に位置して、前記第２経路上にそれぞれ設けられている請求項１に記載の電源装置。
3. 前記各経路選択部は、他の第１電源ユニットに接続されている他の第１経路と前記第２経路との間で前記選択を行う請求項２に記載の電源装置。
4. 前記各第２経路は、接続先の前記第１経路を有する前記第１電源ユニットとは異なる別の前記第１電源ユニットを介して、前記接続先の第１経路にそれぞれ接続されており、
   前記各経路選択部は、前記別の第１電源ユニット内に位置して、前記第２経路上に設けられた逆流防止素子としてそれぞれ構成されている請求項１に記載の電源装置。
5. 前記各第１電源ユニット及び前記第２電源ユニットは、それぞれ同一構造で構成されている請求項１に記載の電源装置。
6. 前記各第１電源ユニットは、
   入力された電力を直流出力に変換して出力する主回路と、
   この主回路からの直流出力が前記第１経路に供給されるのを許可し、逆向きの流れを阻止する逆流防止素子と、
   この逆流防止素子で生じた電圧降下を検出し、この電圧降下分を補うように前記主回路の前記直流出力を補正させる補正回路と、
   をそれぞれ備えて構成されている請求項１に記載の電源装置。
7. 前記各第１電源ユニット及び前記第２電源ユニットには、出力電圧を監視して、出力電圧に異常が検出された場合には警告信号を出力する監視回路がそれぞれ設けられている請求項１に記載の電源装置。
8. それぞれ複数の負荷を有する複数の負荷グループに電源をそれぞれ供給するための電源供給方法であって、
   複数の第１電源ユニットの出力側を、第１経路を介して、前記各負荷グループにそれぞれ接続し、
   複数の第２経路の一端側を、接続先の前記第１経路を有する前記第１電源ユニットとは異なる別の前記第１電源ユニットを介して、前記接続先の第１経路にそれぞれ接続し、
   前記各第２経路の他端側を第２電源ユニットの出力側にそれぞれ接続し、
   前記各第１電源ユニットの内部に位置して、前記各第２経路の途中には、前記第２電源ユニットから前記負荷グループへの電流の流れを許可し、逆向きの流れを阻止する逆流防止素子をそれぞれ設ける、電源供給方法。
9. 複数の記憶デバイスを備える記憶制御装置に用いられる電源装置であって、
   複数の前記各記憶デバイスによって、複数のパリティグループがそれぞれ構成可能となっており、
   前記各パリティグループを構成する前記各記憶デバイスがそれぞれ別の負荷グループに所属するようにして、複数の前記各記憶デバイスから前記各負荷グループをそれぞれ形成し、
   複数の第１電源ユニットと、
   少なくとも一つの第２電源ユニットと、
   前記各第１電源ユニット及び前記第２電源ユニットを前記各負荷グループに接続するための接続用基板と、を備え、
   前記接続用基板には、
   一端側が前記第１電源ユニットの出力側に接続され、他端側が前記負荷グループに接続される複数の第１経路と、
   一端側が、接続先の前記第１経路を有する前記第１電源ユニットとは異なる別の前記第１電源ユニットを介して、前記接続先の第１経路にそれぞれ接続され、他端側が前記第２電源ユニットの出力側にそれぞれ接続される複数の第２経路と、
   がそれぞれ設けられており、
   前記各第１電源ユニットの内部には、前記第２経路の途中に位置して、前記第２電源ユニットから前記負荷グループへの電流の流れを許可し、逆向きの流れを阻止する逆流防止素子がそれぞれ設けられている、記憶制御装置の電源装置。

Images