JP2007235383A - 無線機 - Google Patents

無線機 Download PDF

Info

Publication number
JP2007235383A
JP2007235383A JP2006052787A JP2006052787A JP2007235383A JP 2007235383 A JP2007235383 A JP 2007235383A JP 2006052787 A JP2006052787 A JP 2006052787A JP 2006052787 A JP2006052787 A JP 2006052787A JP 2007235383 A JP2007235383 A JP 2007235383A
Authority
JP
Japan
Prior art keywords
power supply
digital data
data value
signal
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006052787A
Other languages
English (en)
Other versions
JP4373988B2 (ja
Inventor
Tsukasa Ishii
司 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006052787A priority Critical patent/JP4373988B2/ja
Publication of JP2007235383A publication Critical patent/JP2007235383A/ja
Application granted granted Critical
Publication of JP4373988B2 publication Critical patent/JP4373988B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplitude Modulation (AREA)
  • Amplifiers (AREA)

Abstract

【課題】回路構成の複雑化,大型化やコストの上昇をなくして、電源電圧Vの変動による影響をなくすことができるようにする。
【解決手段】入力端子1からの搬送波信号Cは、電力増幅器61〜632に供給される。入力端子2からの変調信号MはA/D変換器3でデジタル変換され、そのデジタルデータ値Ad1が切替信号生成部5に供給される。PA電源9の電源電圧Vが電圧検出部10で検出され、A/D変換器4でデジタル変換され、デジタルデータ値Ad2として切替信号生成部5に供給される.切替信号生成部5では、減算器11でデジタルデータ値Ad2から電源電圧Vの変動分が検出され、減算器12でデジタルデータ値Ad1からこの変動分が減算される。減算器12からのデジタルデータ値Ad1’の下位6ビットは夫々電力増幅器627〜632のON/OFF切替信号となり、上位5ビットからPA選択部13で電力増幅器61〜626のON/OFF切替信号が生成される。
【選択図】図1

Description

本発明は、信号を電力増幅する複数の電力増幅器を備えた無線機に係り、特に、これら電力増幅器を変調信号に応じてON/OFF制御し、かつこれら電力増幅器の出力を合成することにより、電力増幅された送信信号を得ることができるようにした無線機に関する。
従来、搬送波信号を電力増幅する複数の電力増幅器を用い、これら電力増幅器を変調信号に応じてON/OFF制御し、かつこれら電力増幅器の出力を合成することにより、電力増幅された送信信号を得ることができるようにした無線機が提案されている(例えば、特許文献1参照)。
この特許文献1に記載の無線機では、入力される音声信号(変調信号)をA/D変換回路でデジタル信号に変換し、これを信号分配器としての変調エンコーダに供給し、このデジタル信号の各ビットをON/OFF切替信号として、夫々の電力増幅器に供給し、変調信号の振幅に応じて夫々の電力増幅器をON/OFF切り替える。そして、これら電力増幅器の出力信号を合成して、変調信号で搬送波信号が変調された送信信号を得るようにしている。
特許文献1に記載の無線機では、さらに、上記の電力増幅器の電源回路の電源電圧の変動による送信信号の振幅変動を防止するための手段が設けられている。
これは、かかる電源電圧の変動を検出し、この変動成分を反転してアナログの電力増幅器で増幅し、上記の電力増幅された送信信号に加算するものである。この送信信号は、複数の電力増幅器の出力信号の合成信号として得られたときには、上記電源回路の電源電圧の変動によって振幅が変動するが、これがアナログの電力増幅器の出力信号が加算されることにより、この振幅変動分がキャンセルされ、一定の振幅の送信信号が得られようにしたものである。
特開平9−284053号公報
ところで、上記従来技術では、電源電圧Vの変動による影響をなくすために、アナログの電力増幅器やこれを動作させるための手段などが付加されることになり、部品点数が増加して回路構成の複雑化、大型化することになるし、また、コストの上昇を招くという問題があった。
本発明の目的は、かかる問題を解消し、回路構成の複雑化,大型化やコストの上昇をなくして、電源電圧Vの変動による影響をなくすことができるようにした無線機を提供することにある。
また、上記従来技術では、補正信号生成部11で生成された補正信号を演算部3に供給されることにより、変調信号Mが常時補正されているものであるから、補正信号にわずかな変動があっても、A/D変換器4から出力されるデジタル信号の値が変化する。このため、特に、小振幅の変動に対してON/OFF制御されるバイナリの関係にある振幅の信号を出力する電力増幅器627〜632が頻繁にON/OFFの切替制御がなされることになり、さらに、場合によっては、一定振幅の信号を出力する電力増幅器61〜626もON/OFFの切替制御がなされることになり、これによる切替ノイズが頻繁に発生することになる。
本発明の他の目的は、さらに、切替ノイズの低減を可能とした無線機を提供することにある。
上記目的を達成するために、本発明は、同じ搬送波信号を増幅する複数の電力増幅器と、アナログ変調信号をデジタル変調信号に変換するアナログ・デジタル変換する第1のアナログ・デジタル変換器と、該電力増幅器の電源からの電源電圧を検出する検出部と、該検出部で検出された該電源電圧をデジタル電圧に変換する第2のアナログ・デジタル変換器と、該第1のアナログ・デジタル変換器から出力されるデジタルデータ値と該第2のアナログ・デジタル変換器から出力される第2のデジタルデータ値とに応じて、該電力増幅器毎のON/OFF切替信号を生成する切替信号生成部と、該複数の電力増幅器の出力信号を加算合成する加算合成部とを備え、該電源電圧の変動に伴う該加算合成部からの出力信号の振幅変動を低減するように構成したことを特徴とするものである。
また、本発明は、上記の電源電圧の変動に伴う前記複数の電力増幅器のON/OFFの切替え回数を低減する手段を設けたことを特徴とするものである。
本発明によると、部品点数や回路規模の増大化を防止し、コストの低減などを可能として、複数の電力増幅器に供給される電源電圧の変動による影響を除くことができる。
また、本発明は、複数の電力増幅器のON/OFFの切り替え回数を低減するものであるから、切替ノイズを低減できる。
以下、本発明の実施形態を図面を用いて説明する。
図1は本発明による無線機の第1の実施形態を示すブロック構成図であって、1,2は入力端子、3,4はA/D(アナログ・デジタル)変換器、5は切替信号生成部、61〜632は電力増幅器、7は加算合成部、8は出力端子、9はPA電源、10は電圧検出部、11,12は減算器、13はPA(電力増幅器)選択部である。
同図において、入力端子1から入力される搬送波信号Cは、複数の電力増幅器、ここでは、32個の電力増幅器61〜632に同時に供給され、夫々毎に増幅される。これら電力増幅器61〜632には、PA電源9から電源電圧Vが供給されている。
入力端子2から入力された変調信号Mは、A/D変換器3で、例えば、11ビットのデジタルデータ値Ad1のデジタル信号に変換された後、切替信号生成部5に供給される。また、電圧検出部10で検出されたPA電源9の電源電圧Vは、A/D変換器4で、例えば、8ビットのデジタルデータ値Ad2のデジタル電圧に変換された後、切替信号生成部5に供給される。
切替信号生成部5では、A/D変換器3からのデジタル信号が減算器12に供給される。また、A/D変換器4からのデジタル信号が減算器11に供給されて、設定値ADsが減算される。設定値ADsは、電源電圧Vが所定の基準電圧値であるときのA/D変換器4から出力されるデジタルデータ値であり、A/D変換器4から出力されるデジタルデータ値Ad2からこの設定値ADsが減算されることにより、電源電圧Vがその所定の基準電圧値から変動したときの電圧変動分±ΔAd2が得られる。この電圧変動分±△Ad2が減算器12に供給され、A/D変換器3から供給されるディジタル化された変調信号Mのデジタルデータ値Ad1からこの電圧変動分±ΔAd2が減算される。これにより、減算器12からは、デジタルデータ値Ad1から電源電圧Vの所定の基準電圧値からの変動分に相当するデジタルデータ値±△Ad2だけ増減したデジタルデータ値Ad1’が得られる。
このデジタルデータ値Ad1’の、例えば、下位6ビットは夫々、ON/OFF切替信号として、出力電圧の関係がバイナリの電力増幅器627,628,……,632に供給される。これら電力増幅器627,628,……,632は、供給されるON/OFF切替信号が“1”(例えば、高レベル)ビットであるときには、ONして増幅動作を行ない、“0”(例えば、低レベル)ビットであるときには、OFFして増幅動作を行なわない。
A/D変換器3から出力されるデジタルデータ値Ad1’の残りのビット、即ち、上位5ビットはPA選択部13に供給される。このPA選択部13では、この5ビットのデータが2進32ビットのデータに変換される。この2進32ビットのデータは、この5ビットのデータが10進数で値0のとき、32ビット全てが“0”であり、この5ビットのデータが10進数で値1のとき、32ビットの最下位のビットが“1”、この5ビットのデータが10進数で値2のとき、32ビットの下位側の2ビットが“1”、この5ビットのデータが10進数で値3のとき、32ビットの下位側の3ビットが“1”,……となるように、5ビットのデータの値に応じた個数だけ32ビットの下位からのビットが“1”となるものである。
また、PA選択部13で生成される32ビットのうち、下位26ビットが夫々、ON/OFF切替信号として、下位側から順に電力増幅器626,625,……,62,61に供給される。これら電力増幅器626,625,……,62,61は、そこに供給されるON/OFF切替信号が“1”ビットであるときには、ONして増幅動作を行ない、“0”ビットであるときには、OFFして増幅動作を行なわない。
ここで、電力増幅器626,625,……,62,61は増幅率が等しく、等振幅の信号を出力する。これに対し、電力増幅器627は、電力増幅器626,625,……,62,61の出力振幅をAとすると、A/2の振幅の信号を出力し、以下、電力増幅器628はA/4の振幅の信号を、……、電力増幅器632はA/64の振幅の信号を夫々出力する。このように、電力増幅器626,625,……,62,61は夫々等振幅Aの信号を出力するが、電力増幅器627,628,……,632は順次1/2倍ずつ小さくなるバイナリ振幅の信号を出力する。
これら電力増幅器61〜632の出力信号は加算合成部7で加算合成され、送信信号Tとして出力端子8から出力される。従って、これら電力増幅器61〜632がON/OFF切替信号にON/OFF制御されることにより、出力端子8では、振幅が0から(26+63/64)×Aまでの(26+1)×26=1728通りの振幅の送信信号Tが得られることになる。即ち、入力端子2から入力されるアナログの変調信号Mで搬送波信号Cが振幅変調され、かつ電力増幅された送信信号Tが出力端子8に得られることになる。
この場合、デジタルデータ値Ad1’は、電源電圧Vの所定の基準電圧値からの変動分に相当する値だけ補正されているから、その変動分だけPA電源9の電源電圧が変動しても、この変動分がこの補正による電力増幅器61,62,……,626のON/OFF切替信号の組み合わせの変化によってキャンセルされることになり、加算合成部7からはPA電源9の電源電圧の変動に影響されない振幅の合成信号が得られることになる。
そして、この第1の実施形態では、構成が簡単で低コストのデジタルの減算器11,12を用いることにより、PA電源9の電源電圧の変動による影響を除くことができるものであって、部品点数の低減して規模の増大化を防止でき、コストの低減などを図ることができる。
なお、図示しないが、例えば、減算器12はラッチ機能を備えており、減算処理されたデジタルデータ値Ad1’はこのラッチ機能によって次のデジタルデータ値Ad1’が得られるまで保持されて出力される。これにより、ON/OFF切替信号は、この“1”,“0”状態が、その切り替わりがあるまで、連続的に保持される。従って、各電力増幅器61〜632は、ON/OFF切替信号の“1”,“0”の切り替えがあるまで、ONまたはOFFの状態を継続する。
図2は本発明による無線機の第2の実施形態を示すブロック構成図であって、14は選択テーブルであり、図1に対応する部分には同一符号を付けて重複する説明を省略する。
同図において、この第2の実施形態は、切替信号生成部5として、選択テーブル14を備えたものを用いるものである。
入力端子2から入力された変調信号Mは、A/D変換器4で、例えば、11ビットのデジタル信号に変換された後、切替信号生成部5に供給される。また、電圧検出部10で検出されたPA電源9の電源電圧Vは、A/D変換器4で、例えば、8ビットのデジタル電圧に変換された後、切替信号生成部5に供給される。
切替信号生成部5には、電力増幅器61〜632のON/OFF切替信号の各種組み合わせが格納されている選択テーブル14が設けられており、A/D変換器3からのデジタルデータ値(以下、入力デジタルデータ値という)Ad1とA/D変換器4からのデジタルデータ値(以下、補正デジタルデータ値という)Ad2とのビット配列が単純に組み合わされたものが、切替信号生成部5での選択テーブル14のアドレスを指定するアドレス値Adとなる。このアドレス値Adで選択テーブル14のアドレスAdが指定されることにより、この指定されたアドレスAdに記憶されている電力増幅器61〜632のON/OFF切替信号の組み合わせが読み出されて夫々電力増幅器61〜632に供給される。
この選択テーブル14では、かかるデジタルデータ値Ad1,Ad2の組み合わせによるアドレス値Adで指定されるアドレスAdに、このアドレス値Adを形成するデジタルデータ値Ad1,Ad2に応じた電力増幅器61〜632のON/OFF切替信号の組み合わせが記憶されている。具体的には、上記のように、PA電源9の電源電圧Vが変動すると、電力増幅器61〜632の出力信号の振幅も変動して加算合成部7の出力信号の振幅も変動するが、この振幅変動を除去してこのときの入力デジタルデータ値Ad1に応じた振幅の出力信号が得られるように、電力増幅器61〜632のうちのONとなる電力増幅器の組み合わせを生じさせるON/OFF切替信号の組み合わせが、このときの入力デジタルデータ値Ad1と補正デジタルデータ値Ad2とのアドレス値Adによって指定される選択テーブル14のアドレスAdに格納されているものである。
例えば、PA電源9の電源電圧Vが規定の基準電圧値であるときのA/D変換器4から出力されるデジタルデータ値Ad2をAD2とすると、この電源電圧Vのこの規定電圧値AD2からの変動分△Ad2は、
△Ad2=Ad2−AD2
となる。また、A/D変換器3からの入力デジタルデータ値Ad1とA/D変換器4からの補正デジタルデータ値Ad2とによる選択テーブル14での上記のアドレス値Adをアドレス〔Ad1・Ad2〕として表わすものとすると、選択テーブル14でのこのアドレス〔Ad1・Ad2〕に格納されているデータDは、
D=Ad1±ΔAd2 …………(1)
となる。ここで、+△Ad2(即ち、Ad2≧AD2)のときには、上記式(1)は、
D=Ad1−ΔAd2
であり、−Ad2(即ち、Ad2<AD2)のときには、上記式(1)は、
D=Ad1+ΔAd2
である。かかるデータDの各ビットが電力増幅器61〜632夫々のON/OFF切替信号である。
従って、順次A/D変換器3からの入力デジタルデータ値Ad1とA/D変換器4からの補正デジタルデータ値Ad2とが切替信号生成部5に供給されることにより、選択テーブル14では、これら入力デジタルデータ値Ad1と補正デジタルデータ値Ad2との組み合わせ〔Ad1・Ad2〕によってアドレスAdが指定されると、この指定されたアドレスAdからこれら入力デジタルデータ値Ad1と補正デジタルデータ値Ad2とに応じた上記のON/OFF切替信号(即ち、ビット)の組み合わせ(上記のデータD)が読み出され、夫々のON/OFF切替信号が該当する電力増幅器61〜632に供給される。これにより、このとき、PA電源9の電源電圧Vが変動しても、これによって振幅が影響されない送信信号Tが加算合成部7から得られるように、電力増幅器61〜632がON/OFF制御されることになる。
以上のように、この第2の実施形態では、電力増幅器61〜632のON/OFF切替信号が上記選択テーブル14が格納された切替信号生成部5で作成されるものであって、PA電源9からの電源電圧Vは、入力される変調信号Mとともに、選択テーブル14からこの電源電圧Vの変動を除くような電力増幅器61〜632のON/OFF切替信号を読み出すためのアドレス値として使用するものであるから、この電源電圧Vの変動分を除くための上記変調信号Mの演算処理部やこれを動作させるための手段を用いる必要がなく、部品点数の増加やコストアップを回避して電源電圧Vの変動による影響を効果的に取り除くことが可能となる。
図3は本発明による無線機の第3の実施形態を示すブロック構成図であって、4’はA/D変換器、15はサンプリングパルス発生部、16は分周回路であり、図2に対応する部分には同一符号を付けて重複する説明を省略する。
この第3の実施形態は、さらに、かかる切替ノイズの発生を低減し、安定した送信信号Tを得ることができるようにすることをも目的とするものである。
図3において、A/D変換器4では、サンプリングパルス発生部15から、例えば、周波数1MHzのサンプリングパルスSが供給され、入力端子2からの変調信号MがこのサンプリングパルスSの周期でサンプリングされてデジタルデータ値Ad1のデジタル信号に変換される。
また、サンプリングパルス発生部15で発生されるサンプリングパルスSは分周回路16で分周され、サンプリングパルスS’としてA/D変換器4’に供給される。これにより、電圧検出部10で検出されたPA電源9の電源電圧Vは、このA/D変換器4’において、このサンプリングパルスS’の周期でサンプリングされてデジタル信号に変換される。
ここで、A/D変換器4’はサンプリングパルスS’をラッチパルスとするラッチ機能も備えており、変換されたデジタル信号のデジタルデータ値はラッチパルスでラッチされて、次のデジタルデータ値が得られるまで連続して同じデジタルデータ値が補正デジタルデータ値Ad2として出力される。A/D変換器4’から出力される補正デジタルデータ値Ad2は、第2の実施形態と同様、A/D変換器4からのデジタルデータ値Ad1とともに、切替信号生成部5に供給されて選択テーブル14のアドレス値Adを形成するのであるが、次のサンプリングパルスS’によるサンプリングタイミングまで保持されて切替信号生成部5に供給され続ける。
ここで、一般には、変調信号Mの振幅の変化に対し、電源電圧Vの変動は緩やかである。この第3の実施形態では、このことから、A/D変換器4’での電源電圧Vのサンプリング周期を長くすることにより、単位時間当たりのサンプリング回数を低減し、サンプリングタイミング間では同じ補正デジタルデータ値Ad2が切替信号生成部5に供給されるようにしている。これにより、電源電圧Vの変動が緩やかであっても、その変動による電力増幅器61〜632のON/OFFの割り当ての変化による電力増幅器61〜632での切替ノイズを低減することができる。
なお、この第3の実施形態では、図2に示す選択テーブル14を備えた切替信号生成部5を用いたものとしたが、図1に示す切替信号生成部5を用いるようにしてもよい。
図4は本発明による無線機の第4の実施形態を示すブロック構成図であって、17はゲート、18はレジスタ、19は比較器であり、図1,図2に対応する部分には同一符号を付けて重複する説明を省略する。
この第4の実施形態も、さらに、かかる切替ノイズの発生を低減し、安定した送信信号Tを得ることができるようにすることをも目的とするものである。
図4において、A/D変換器3からの入力変調信号Mの入力デジタルデータ値Ad1からなるデジタル信号は、切替信号生成部5に供給される。
A/D変換器4からの電源電圧Vのデジタルデータ値Ad2からなるデジタル信号は、ゲート17と比較器19とに供給される。比較器19は、デジタルデータ値Ad2がA/D変換器4から出力される毎に、このデジタルデータ値Ad2とレジスタ18に保持されているデジタルデータ値Ad2”とを比較し、これらの差分値の絶対値|△Ad2|が予め決められた閾値TAd2以下のときには、ゲート17を閉じた状態にするが、この差分値の絶対値|△Ad2|がこの閾値TAd2を越えたときには、ゲート17を開き、このときの補正デジタルデータ値Ad2をゲート17を介してレジスタ18に保持させる。このレジスタ18に保持されたデジタルデータ値Ad2”が、補正デジタルデータ値として、切替信号生成部5に供給される。
これにより、A/D変換器4から出力されるデジタルデータ値Ad2が上記閾値TAd2を越えるように、PA電源9の電源電圧Vが変動する場合には、レジスタ18から切替信号生成部5に供給される補正デジタルデータ値Ad2”が変化するが、電源電圧Vに変動があっても、これによるデジタルデータ値Ad2の変動が上記閾値TAd2を越えない程度の小さい変動である場合には、補正デジタルデータ値Ad2”は変化せず、一定に保持されている。
このようにして、この第4の実施形態では、PA電源9の電源電圧Vの変動が所定の閾値内の加算合成部7から出力される信号で小さい振幅変動がある場合には、補正デジタルデータ値Ad2”は変化することなく、このため、電力増幅器61〜632のON/OFFの割り当ての変化の回数が低減されることになり、かかる変化による切替ノイズを低減できる。
ここで、電源電圧Vの変動が大きいか、小さいかにかかわらず、これによって電力増幅器のON,OFFが切り替わった場合には、1つの電力増幅器についてみると、それによって発生する切替ノイズの大きさは同じであり、ON,OFFの切替えが行なわれる電力増幅器の個数に応じて加算合成部7から出力される送信信号での切替えノイズの大きさが異なる。しかし、例えば、いま、A/D変換器4のデジタルデータ値Ad2が補正デジタルデータ値として直接切替信号生成部5に供給されている場合には、電力増幅器626がOFF状態にあり、電力増幅器627〜632の全てがON状態にあって、電源電圧Vのわずかな変動により、この補正デジタルデータ値Ad2の最下位ビットが変化した場合でも、電力増幅器627〜632の全てがOFF状態となって、電力増幅器626がON状態となるような場合もあり、電源電圧Vのわずかな変動に対して、多くの電力増幅器の状態が切り替わることになる。この第4の実施形態は、このような電源電圧Vの変動に対しては、電力増幅器61〜632の状態の切り替わりが行なわれないようにするものであり、これにより、切替えノイズの発生を低減できるものである。
なお、切替信号生成部5としては、図1に示す切替信号生成部5を用いてもよいし、また、図2に示す切替信号生成部5を用いてもよい。
本発明による無線機の第1の実施形態を示すブロック構成図である。 本発明による無線機の第2の実施形態を示すブロック構成図である。 本発明による無線機の第3の実施形態を示すブロック構成図である。 本発明による無線機の第4の実施形態を示すブロック構成図である。
符号の説明
1,2 入力端子
3,4 A/D変換器
5 切替信号生成部
1〜632 電力増幅器
7 加算合成部
8 出力端子
9 PA電源
10 電圧検出部
11,12 減算器
13 PA(電力増幅器)選択部
14 選択テーブル
15 サンプリングパルス発生部
16 分周回路
17 ゲート
18 レジスタ
19 比較器12

Claims (2)

  1. 同じ搬送波信号を増幅する複数の電力増幅器と、
    アナログ変調信号をデジタル変調信号に変換する第1のアナログ・デジタル変換器と、
    該電力増幅器の電源からの電源電圧を検出する検出部と、
    該検出部で検出された該電源電圧をデジタル電圧に変換する第2のアナログ・デジタル変換器と、
    該第1のアナログ・デジタル変換器から出力されるデジタルデータ値と該第2のアナログ・デジタル変換器から出力される第2のデジタルデータ値とに応じて、該電力増幅器毎のON/OFF切替信号を生成する切替信号生成部と、
    該複数の電力増幅器の出力信号を加算合成する加算合成部と
    とを備え、
    該電源電圧の変動に伴う該加算合成部からの出力信号の振幅変動を低減するように構成したことを特徴とする無線機。
  2. 請求項1において、
    前記電源電圧の変動に伴う前記複数の電力増幅器のON/OFFの切替え回数を低減する手段を設けたことを特徴とする無線機。
JP2006052787A 2006-02-28 2006-02-28 無線機 Active JP4373988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006052787A JP4373988B2 (ja) 2006-02-28 2006-02-28 無線機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006052787A JP4373988B2 (ja) 2006-02-28 2006-02-28 無線機

Publications (2)

Publication Number Publication Date
JP2007235383A true JP2007235383A (ja) 2007-09-13
JP4373988B2 JP4373988B2 (ja) 2009-11-25

Family

ID=38555545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006052787A Active JP4373988B2 (ja) 2006-02-28 2006-02-28 無線機

Country Status (1)

Country Link
JP (1) JP4373988B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188430A (ja) * 2010-03-11 2011-09-22 Nec Corp 振幅変調回路および振幅変調方法
WO2013042754A1 (ja) * 2011-09-23 2013-03-28 日本電気株式会社 電力増幅装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188430A (ja) * 2010-03-11 2011-09-22 Nec Corp 振幅変調回路および振幅変調方法
WO2013042754A1 (ja) * 2011-09-23 2013-03-28 日本電気株式会社 電力増幅装置
JPWO2013042754A1 (ja) * 2011-09-23 2015-03-26 日本電気株式会社 電力増幅装置
US9236838B2 (en) 2011-09-23 2016-01-12 Nec Corporation Power amplification device

Also Published As

Publication number Publication date
JP4373988B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
JP5299404B2 (ja) アナログデジタル変換装置及びアナログデジタル変換方法
US9571117B2 (en) Digital-analog conversion apparatus and method
US20050174277A1 (en) Analog-digital converter with advanced scheduling
JP2005045795A (ja) アナログフロントエンド回路及びその直流オフセットの調整方法
US7522085B1 (en) Pipelined analog to digital converter without input sample/hold
JP4373988B2 (ja) 無線機
US6803873B1 (en) Pipeline analog to digital converter
JP3918561B2 (ja) 黒レベル補正装置および黒レベル補正方法
US7847713B2 (en) Algorithmic analog-to-digital converter
JP2008205956A (ja) 受信装置、無線装置、オフセットキャンセル方法
JP4989134B2 (ja) イメージセンサ用読み出し回路およびそのアナログ−デジタル変換方法
USRE41371E1 (en) Two stage analog-to-digital conversion with second stage offset correction
JP2009177446A (ja) パイプライン型アナログ・デジタル変換器
JP6593808B2 (ja) Ad変換器、半導体集積回路および回転検出装置
US7456776B2 (en) Analog-to-digital converter circuit and signal processing circuit
JP2005214849A (ja) 自動利得制御回路
US20070176817A1 (en) Analog-to-digital converter
US7154424B2 (en) Digital equalization apparatus
JPH0685672A (ja) Ad変換器およびアナログ・ディジタル混在システム
JP2012217170A (ja) 信号生成器
TWI429193B (zh) 放大器電路及偏移消除方法
JP2007208424A (ja) アナログデジタル変換器
JP4363416B2 (ja) 振幅変調回路
JP2881170B2 (ja) 加減算器
JP2006138822A (ja) エンコーダ位置検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4373988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140911

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250