JP2007233353A5 - - Google Patents

Claims (12)

1. ゲートラインと、
   ソースラインと、
   前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
   前記ゲートラインと平行に配置された第１の配線と、
   前記ソースラインと平行に配置された第２の配線と、
   前記第１の配線及び前記第２の配線に接続された検査回路と、を有し、
   前記検査回路は、前記第１の配線及び前記第２の配線の電位により、前記画素部の不良
   を判別する信号を形成することを特徴とする表示装置。
2. ゲートラインと、
   ソースラインと、
   前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
   前記ゲートラインと平行に配置された第１の配線と、
   前記ソースラインと平行に配置された第２の配線と、
   前記第１の配線及び前記第２の配線に接続された検査回路と、
   前記検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、
   前記検査回路は、
   前記第１の配線及び前記第２の配線に接続された第１の回路と、
   前記第２の配線に接続された第２の回路と、
   前記第１の配線及び前記第２の回路に接続された第３の回路と、を有し、
   前記第１の回路は、前記第１の配線の電位と前記第２の配線の電位とを比較し、前記第
   ２の配線の電位が前記第１の配線の電位を下回った場合に第１の電位を前記第１の接続端
   子に出力し、
   前記第２の回路は、前記第２の配線の電位から基準となる電位を減算した第２の電位を
   前記第３の回路に入力し、
   前記第３の回路は、前記第１の配線の電位と前記第２の電位とを比較し、前記第２の電
   位が前記第１の配線の電位を下回った場合に第３の電位を前記第２の接続端子に出力する
   ことを特徴とする表示装置。
3. ゲートラインと、
   ソースラインと、
   前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
   前記ゲートラインと平行に配置された第１の配線と、
   前記ソースラインと平行に配置された第２の配線と、
   前記第１の配線及び前記第２の配線に接続された検査回路と、
   前記検査回路に接続された補正回路と、
   前記検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、
   前記検査回路は、
   前記第１の配線及び前記第２の配線に接続された第１の回路と、
   前記第２の配線に接続された第２の回路と、
   前記第１の配線及び前記第２の回路に接続された第３の回路と、を有し、
   前記第１の回路は、前記第１の配線の電位と前記第２の配線の電位とを比較し、前記第
   ２の配線の電位が前記第１の配線の電位を下回った場合に第１の電位を前記第１の接続端
   子に出力し、
   前記第２の回路は、前記第２の配線の電位から基準となる電位を減算した第２の電位を
   前記第３の回路に入力し、
   前記第３の回路は、前記第１の配線の電位と前記第２の電位とを比較し、前記第２の電
   位が前記第１の配線の電位を下回った場合に第３の電位を前記第２の接続端子に出力し、
   前記補正回路は、前記第２の接続端子に前記第３の電位が出力された際に、前記第２の
   配線の電位を前記第１の配線の電位よりも高くすることにより、前記第１の接続端子及び
   前記第２の接続端子に出力される電位の補正を行うことを特徴とする表示装置。
4. 請求項２または請求項３において、
   前記第１接続端子及び第２の接続端子は、前記画素部が形成される基板と対向基板によ
   り封止される領域の外側に設けられていることを特徴とする表示装置。
5. ゲートラインと、
   ソースラインと、
   前記ソースラインに信号を供給する駆動回路と、
   前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
   前記ゲートライン及び前記ソースラインに接続された切り替え回路と、
   検査回路と、を有し、
   前記切り替え回路は、前記ソースラインの書き込みを制御する信号が前記駆動回路に供
   給されない場合に、前記ゲートライン及び前記ソースラインと前記検査回路とを接続させ
   、
   前記検査回路は、入力された前記ゲートラインの電位及び前記ソースラインの電位によ
   り前記画素部の不良を判別する信号を出力することを特徴とする表示装置。
6. ゲートラインと、
   ソースラインと、
   前記ソースラインに信号を供給する駆動回路と、
   前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
   前記ゲートライン及び前記ソースラインに接続された切り替え回路と、
   検査回路と、
   前記検査回路に接続された第１の接続端子及び第２の接続端子と、を有し、
   前記検査回路は、
   前記ゲートライン及び前記ソースラインに接続された第１の回路と、
   前記ソースラインに接続された第２の回路と、
   前記ゲートライン及び前記第２の回路に接続された第３の回路と、を有し、
   前記切り替え回路は、前記ソースラインの書き込みを制御する信号が前記駆動回路に供
   給されない場合に、前記ゲートライン及び前記ソースラインと前記検査回路とを接続させ
   、
   前記第１の回路は、入力された前記ゲートラインの電位と前記より入力された電位とを
   比較し、入力された前記ソースラインの電位が前記ゲートラインの電位を下回った場合に
   第１の電位を前記第１の接続端子に出力し、
   前記第２の回路は、入力された前記ソースラインの電位から基準となる電位を減算した
   第２の電位を前記第３の回路に入力し、
   前記第３の回路は、入力された前記ゲートラインの電位と前記第２の電位とを比較し、
   前記第２の電位が前記ゲートラインの電位を下回った場合に第３の電位を前記第２の接続
   端子に出力することを特徴とする表示装置。
7. ゲートラインと、
   ソースラインと、
   前記ソースラインに信号を供給する駆動回路と、
   前記ゲートライン及び前記ソースラインの電位により駆動される画素部と、
   前記ゲートライン及び前記ソースラインに接続された切り替え回路と、
   検査回路と、
   前記検査回路に接続された第１の接続端子及び第２の接続端子と、
   前記検査回路及び前記第２の接続端子に接続された補正回路と、を有し、
   前記検査回路は、
   前記ゲートライン及び前記ソースラインに接続された第１の回路と、
   前記ソースラインに接続された第２の回路と、
   前記ゲートライン及び前記第２の回路に接続された第３の回路と、を有し、
   前記切り替え回路は、前記ソースラインに書き込みを制御する信号が前記駆動回路に供
   給されない場合に、前記ゲートライン及び前記ソースラインと前記検査回路とを接続させ
   、
   前記第１の回路は、入力された前記ゲートラインの電位と前記ソースラインの電位とを
   比較し、前記ソースラインの電位が前記ゲートラインの電位を下回った場合に第１の電位
   を前記第１の接続端子に出力し、
   前記第２の回路は、入力された前記ソースラインの電位から基準となる電位を減算した
   第２の電位を前記第３の回路に入力し、
   前記第３の回路は、入力された前記ゲートラインの電位と前記第２の電位とを比較し、
   前記第２の電位が前記ゲートラインの電位を下回った場合に第３の電位を前記第２の接続
   端子に出力し、
   前記補正回路は、前記第２の接続端子に前記第３の電位が出力された際に、前記ソース
   ラインの電位を前記ゲートラインの電位よりも高くすることにより、前記第１の接続端子
   及び前記第２の接続端子に出力される電位の補正を行うことを特徴とする表示装置。
8. 請求項６または請求項７において、
   前記第１接続端子及び第２の接続端子は、前記画素部が形成される基板と対向基板によ
   り封止される領域の外側に設けられていることを特徴とする表示装置。
9. 請求項１乃至請求項８のいずれか一において、
   前記画素部は、前記ゲートライン及び前記ソースラインに接続されたトランジスタを有
   し、
   前記トランジスタは、前記ゲートラインに入力される信号により選択され、前記ソース
   ラインからの信号が書き込まれることを特徴とする表示装置。
10. 請求項９において、
    前記トランジスタは、Ｎチャネル型トランジスタであることを特徴とする表示装置。
11. 請求項１乃至請求項１０のいずれか一において、
    前記画素部は、前記第１の配線の電位及び前記第２の配線の電位により駆動され、表示に寄与しない画素を有することを特徴とする表示装置。
12. 請求項１乃至請求項１１のいずれか一に記載の表示装置を表示部に備えたことを特徴とする電子機器。