JP2002268615A5

JP2002268615A5 -

Info

Publication number: JP2002268615A5
Application number: JP2001381434A
Authority: JP
Filing date: 2001-12-14
Publication date: 2005-07-14
Anticipated expiration: 2021-12-14

Claims

複数の画素を含む画素部、出力切り替え回路及び信号線駆動回路を有し、
前記複数の画素の各々は、発光素子を含む発光素子部と、光電変換素子を含むセンサ部を有し、
前記出力切り替え回路は、第１の回路、第２の回路、及び前記第１の回路と前記第２の回路に第１の信号又は第２の信号を出力するための配線を有し、
前記信号線駆動回路は、前記第１の回路と前記第２の回路に第３の信号を出力し、
前記第１の信号と前記第３の信号が出力されると、前記第１の回路は前記発光素子部に第４の信号を出力し、前記第２の回路は前記センサ部に第５の信号を出力し、前記画素部は画像を表示し、
前記第２の信号と前記第３の信号が出力されると、前記第１の回路は前記発光素子部に第６の信号を出力し、前記第２の回路は前記センサ部に第７の信号を出力し、前記画素部は被写体の画像情報を読み取ることを特徴とする半導体装置。
複数の画素を含む画素部、出力切り替え回路及び信号線駆動回路を有し、
前記複数の画素の各々は、発光素子、第１のトランジスタ及び駆動用トランジスタを含む発光素子部と、光電変換素子と第２のトランジスタを含むセンサ部を有し、
前記出力切り替え回路は、第１の回路、第２の回路、及び前記第１の回路と前記第２の回路に第１の信号又は第２の信号を出力するための配線を有し、
前記信号線駆動回路は、前記第１の回路と前記第２の回路に第３の信号を出力し、
前記第１の信号と前記第３の信号が出力されると、前記第１の回路は前記第１のトランジスタに第４の信号を出力し、前記第２の回路は前記第２のトランジスタに第５の信号を出力し、前記第１のトランジスタを介して前記駆動用トランジスタにビデオ信号が供給され、当該ビデオ信号に基づき前記発光素子は発光し、
前記第２の信号と前記第３の信号が出力されると、前記第１の回路は前記第１のトランジスタに第６の信号を出力し、前記第２の回路は前記第２のトランジスタに第７の信号を出力し、前記第１のトランジスタを介して前記駆動用トランジスタにビデオ信号が供給され、当該ビデオ信号に基づき前記発光素子は被写体に光を照射し、前記光電変換素子は前記被写体において反射した光を受け取って前記被写体の画像情報を示す信号を生成することを特徴とする半導体装置。
複数の画素を含む画素部、出力切り替え回路及び信号線駆動回路を有し、
前記複数の画素の各々は、液晶素子を含む液晶素子部と、光電変換素子を含むセンサ部を有し、
前記出力切り替え回路は、第１の回路、第２の回路、及び前記第１の回路と前記第２の回路に第１の信号又は第２の信号を出力するための配線を有し、
前記信号線駆動回路は、前記第１の回路と前記第２の回路に第３の信号を出力し、
前記第１の信号と前記第３の信号が出力されると、前記第１の回路は前記液晶素子部に第４の信号を出力し、前記第２の回路は前記センサ部に第５の信号を出力し、前記画素部は画像を表示し、
前記第２の信号と前記第３の信号が出力されると、前記第１の回路は前記液晶素子部に第６の信号を出力し、前記第２の回路は前記センサ部に第７の信号を出力し、前記画素部は被写体の画像情報を読み取ることを特徴とする半導体装置。
複数の画素を含む画素部、出力切り替え回路、信号線駆動回路及び光源を有し、
前記複数の画素の各々は、液晶素子と第１のトランジスタを含む液晶素子部と、光電変換素子と第２のトランジスタを含むセンサ部を有し、
前記出力切り替え回路は、第１の回路、第２の回路、及び前記第１の回路と前記第２の回路に第１の信号又は第２の信号を出力するための配線を有し、
前記信号線駆動回路は、前記第１の回路と前記第２の回路に第３の信号を出力し、
前記第１の信号と前記第３の信号が出力されると、前記第１の回路は前記第１のトランジスタに第４の信号を出力し、前記第２の回路は前記第２のトランジスタに第５の信号を出力し、前記第１のトランジスタを介して前記液晶素子にビデオ信号が供給され、前記画素部は当該ビデオ信号に基づいた画像を表示し、
前記第２の信号と前記第３の信号が出力されると、前記第１の回路は前記第１のトランジスタに第６の信号を出力し、前記第２の回路は前記第２のトランジスタに第７の信号を出力し、前記第１のトランジスタを介して前記液晶素子にビデオ信号が供給され、前記液晶素子を介して前記光源は被写体に光を照射し、前記光電変換素子は前記被写体において反射した光を受け取って前記被写体の画像情報を示す信号を生成することを特徴とする半導体装置。
複数の画素を含む画素部、第１の出力切り替え回路、第２の出力切り替え回路、第１の信号線駆動回路及び第２の信号線駆動回路を有し、
前記複数の画素の各々は、発光素子を含む発光素子部と、光電変換素子を含むセンサ部を有し、
前記第１の出力切り替え回路は、第１の回路、第２の回路、及び前記第１の回路と前記第２の回路に第１の信号又は第２の信号を出力するための配線を有し、
前記第２の出力切り替え回路は、第３の回路、第４の回路、及び前記第３の回路と前記第４の回路に前記第１の信号又は前記第２の信号を出力するための前記配線を有し、
前記第１の信号線駆動回路は、前記第１の回路と前記第２の回路に第３の信号を出力し、
前記第２の信号線駆動回路は、前記第３の回路と前記第４の回路に第４の信号を出力し、
前記第１の信号と前記第３の信号と前記第４の信号が出力されると、前記第１の回路は前記発光素子部に第５の信号を出力し、前記第２の回路は前記センサ部に第６の信号を出力し、前記第３の回路は前記発光素子部に第７の信号を出力し、前記第４の回路は前記センサ部に第８の信号を出力し、前記画素部は画像を表示し、
前記第２の信号と前記第３の信号と前記第４の信号が出力されると、前記第１の回路は前記発光素子部に第９の信号を出力し、前記第２の回路は前記センサ部に第１０の信号を出力し、前記第３の回路は前記発光素子部に第１１の信号を出力し、前記第４の回路は前記センサ部に第１２の信号を出力し、前記画素部は被写体の画像情報を読み取ることを特徴とする半導体装置。
複数の画素を含む画素部、第１の出力切り替え回路、第２の出力切り替え回路、第１の信号線駆動回路及び第２の信号線駆動回路を有し、
前記複数の画素の各々は、発光素子部とセンサ部を有し、
前記発光素子部は、発光素子、第１のトランジスタ、第２のトランジスタ及び駆動用トランジスタを有し、
前記センサ部は、光電変換素子、第３のトランジスタ及び第４のトランジスタを有し、
前記第１の出力切り替え回路は、第１の回路、第２の回路、及び前記第１の回路と前記第２の回路に第１の信号又は第２の信号を出力するための配線を有し、
前記第２の出力切り替え回路は、第３の回路、第４の回路、及び前記第３の回路と前記第４の回路に前記第１の信号又は前記第２の信号を出力するための前記配線を有し、
前記第１の信号線駆動回路は、前記第１の回路と前記第２の回路に第３の信号を出力し、
前記第２の信号線駆動回路は、前記第３の回路と前記第４の回路に第４の信号を出力し、
前記第１の信号と前記第３の信号と前記第４の信号が出力されると、前記第１の回路は前記第１のトランジスタに第５の信号を出力し、前記第２の回路は前記第３のトランジスタに第６の信号を出力し、前記第３の回路は前記第２のトランジスタに第７の信号を出力し、前記第４の回路は前記第４のトランジスタに第８の信号を出力し、前記第１のトランジスタ又は前記第２のトランジスタを介して前記駆動用トランジスタにビデオ信号が供給され、当該ビデオ信号に基づき前記発光素子が発光し、
前記第１の信号と前記第３の信号と前記第４の信号が出力されると、前記第１の回路は前記第１のトランジスタに第９の信号を出力し、前記第２の回路は前記第３のトランジスタに第１０の信号を出力し、前記第３の回路は前記第２のトランジスタに第１１の信号を出力し、前記第４の回路は前記第４のトランジスタに第１２の信号を出力し、前記第１のトランジスタを介して前記駆動用トランジスタにビデオ信号が供給され、当該ビデオ信号に基づき前記発光素子は被写体に光を照射し、前記光電変換素子は前記被写体において反射した光を受け取って前記被写体の画像情報を示す信号を生成することを特徴とする半導体装置。
請求項２において、
前記第１のトランジスタは、前記発光素子部に対するビデオ信号の入力を制御する第１の選択用トランジスタであり、
前記第２のトランジスタは、前記光電変換素子が生成した信号の出力を制御する第２の選択用トランジスタ、又は前記光電変換素子の２つの端子の電位差を制御するリセット用トランジスタであることを特徴とする半導体装置。
請求項２において、
前記第１のトランジスタは、前記発光素子とソース信号線駆動回路の間に設けられた第１の選択用トランジスタであり、
前記第２のトランジスタは、前記光電変換素子とセンサ用ソース信号線駆動回路の間に設けられた第２の選択用トランジスタ、又は前記光電変換素子と電源線の間に設けられたリセット用トランジスタであることを特徴とする半導体装置。
請求項４において、
前記第１のトランジスタは、前記液晶素子部に対するビデオ信号の入力を制御する第１の選択用トランジスタであり、
前記第２のトランジスタは、前記光電変換素子が生成した信号の出力を制御する第２の選択用トランジスタ、又は前記光電変換素子の２つの端子の電位差を制御するリセット用トランジスタであることを特徴とする半導体装置。
請求項４において、
前記第１のトランジスタは、前記液晶素子とソース信号線駆動回路の間に設けられた第１の選択用トランジスタであり、
前記第２のトランジスタは、前記光電変換素子とセンサ用ソース信号線駆動回路の間に設けられた第２の選択用トランジスタ、又は前記光電変換素子と電源線の間に設けられたリセット用トランジスタであることを特徴とする半導体装置。
請求項６において、
前記第１のトランジスタと前記第２のトランジスタは、一方は前記発光素子部に対するビデオ信号の入力を制御する第１の選択用トランジスタであり、他方は前記発光素子部に入力された前記ビデオ信号の消去を制御する第１のリセット用トランジスタであり、
前記第３のトランジスタと前記第４のトランジスタは、一方は前記光電変換素子が読み取った信号の出力を制御する第２の選択用トランジスタであり、他方は前記光電変換素子の２つの端子の電位差を制御する第２のリセット用トランジスタであることを特徴とする半導体装置。
請求項６において、
前記第１のトランジスタと前記第２のトランジスタは、一方は前記発光素子とソース信号線駆動回路の間に設けられた第１の選択用トランジスタであり、他方は前記駆動用トランジスタのソース電極及びドレイン電極の一方と、前記駆動用トランジスタのゲート電極の間に設けられた第１のリセット用トランジスタであり、
前記第３のトランジスタと前記第４のトランジスタは、一方は前記光電変換素子とセンサ用ソース信号線駆動回路の間に設けられた第２の選択用トランジスタであり、他方は前記光電変換素子と電源線の間に設けられた第２のリセット用トランジスタであることを特徴とする半導体装置。
請求項１乃至請求項４、請求項７乃至請求項１０のいずれか一項において、
前記信号線駆動回路は、シフトレジスタであることを特徴とする半導体装置。
請求項１乃至請求項４、請求項７乃至請求項１０のいずれか一項において、
前記第１の回路と前記第２の回路の各々は、ＮＡＮＤ回路、ＮＯＲ回路、ＡＮＤ回路、ＯＲ回路及びインバータ回路から選択された１つ又は複数を有することを特徴とする半導体装置。
請求項５、請求項６、請求項１１又は請求項１２のいずれか一項において、
前記第１の信号線駆動回路と前記第２の信号線駆動回路は、シフトレジスタであることを特徴とする半導体装置。
請求項５、請求項６、請求項１１又は請求項１２のいずれか一項において、
前記第１の回路、前記第２の回路、前記第３の回路及び前記第４の回路の各々は、ＮＡＮＤ回路、ＮＯＲ回路、ＡＮＤ回路、ＯＲ回路及びインバータ回路から選択された１つ又は複数を有することを特徴とする半導体装置。
請求項１乃至請求項１６のいずれか一項に記載の前記半導体装置が用いられた電子機器。