JP2007228639A - Voltage boosting chopper apparatus - Google Patents
Voltage boosting chopper apparatus Download PDFInfo
- Publication number
- JP2007228639A JP2007228639A JP2006043263A JP2006043263A JP2007228639A JP 2007228639 A JP2007228639 A JP 2007228639A JP 2006043263 A JP2006043263 A JP 2006043263A JP 2006043263 A JP2006043263 A JP 2006043263A JP 2007228639 A JP2007228639 A JP 2007228639A
- Authority
- JP
- Japan
- Prior art keywords
- conductor plate
- semiconductor switching
- conductor
- terminal
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 143
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 230000004907 flux Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000013021 overheating Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、半導体スイッチング素子を用いた昇圧チョッパ装置に係わり、これを構成する半導体スイッチング素子の配線構造の改良に関するものである。 The present invention relates to a step-up chopper device using a semiconductor switching element, and relates to an improvement in a wiring structure of a semiconductor switching element constituting the step-up chopper apparatus.
半導体スイッチング素子を用いて構成される昇圧チョッパ装置などの電力変換装置では、半導体スイッチング素子が電流を遮断する際に、配線導体のインダクタンスなどの影響で半導体スイッチング素子両端に回路電圧以上のスパイク状のサ―ジ電圧が発生することがある。このサージ電圧は、電流を遮断する速度が速いほど高い電圧が発生して、半導体スイッチング素子の過電圧破壊を誘発する場合がある。スイッチング素子が電流を遮断するときに発生する配線インダクタンスLの電流変化率をdi/dtとすると、配線インダクタンスLの両端には△Vs=L・di/dtの電圧が発生する。この結果、半導体スイッチング素子の両端電圧Vswは、回路電圧と△Vsの和の電圧がサージ電圧として印加されることになる。 In a power converter such as a step-up chopper device configured using a semiconductor switching element, when the semiconductor switching element cuts off the current, a spike-like voltage higher than the circuit voltage is generated at both ends of the semiconductor switching element due to the influence of the inductance of the wiring conductor. A surge voltage may occur. The surge voltage may generate a higher voltage as the current blocking speed is higher, and may induce overvoltage breakdown of the semiconductor switching element. If the current change rate of the wiring inductance L generated when the switching element cuts off the current is di / dt, a voltage of ΔVs = L · di / dt is generated at both ends of the wiring inductance L. As a result, the voltage Vsw across the semiconductor switching element is the sum of the circuit voltage and ΔVs applied as a surge voltage.
この半導体スイッチング素子としては、電流遮断時のサージ電圧Vswに耐えるものであれば問題ないが、Vswが半導体スイッチング素子の耐電圧以上になるような場合には、以下のような防止方法がある。
(1)di/dtを小さくする。
(2)半導体スイッチング素子と並列にスナバ回路を追加する。
(3)配線インダクタンスを小さくする(特許文献1)。
As this semiconductor switching element, there is no problem as long as it can withstand the surge voltage Vsw at the time of current interruption. However, when Vsw is higher than the withstand voltage of the semiconductor switching element, there are the following prevention methods.
(1) Decrease di / dt.
(2) A snubber circuit is added in parallel with the semiconductor switching element.
(3) Reduce wiring inductance (Patent Document 1).
前記(1)の方法は、半導体スイッチング素子としてIGBTを使った場合にはゲート抵抗を高抵抗にすることでdi/dtを小さくする方法であるが、スイッチング損失が増加するという問題が生じる。また(2)の方法は、装置が大型化してコスト高になるという問題がある。そして(3)の方法は、電流を遮断する経路である配線導体板( ブスバー) をできるだけ平たい形状とし、かつ往路と復路の導体板をできるだけ近接して配置する、いわゆる平行平板往復導体にすれば良いことが知られている。 The method (1) is a method in which di / dt is reduced by increasing the gate resistance when an IGBT is used as a semiconductor switching element. However, there is a problem in that switching loss increases. Further, the method (2) has a problem that the apparatus becomes large and the cost is high. Then, the method (3) is a so-called parallel plate reciprocating conductor in which the wiring conductor plate (bus bar), which is a path for interrupting current, is made as flat as possible and the forward and return conductor plates are arranged as close as possible. It is known to be good.
電圧形インバータ回路を有する電力変換装置では、一般に平滑用の直流コンデンサが設けられている。例えば、図1のような昇圧チョッパ回路によって直流電圧を前記インバータヘ供給する場合では、直流コンデンサ10が該当する。この昇圧チョッパ回路において、半導体スイッチング素子としてIGBT11〜14を用いた場合、このスイッチング時に発生するループ100の経路におけるサージ電圧の大きさは、前記直流コンデンサ10と前記IGBT11〜14との間の配線インダクタンスの大きさにより決まる。 In a power converter having a voltage source inverter circuit, a smoothing DC capacitor is generally provided. For example, in the case where a DC voltage is supplied to the inverter by a boost chopper circuit as shown in FIG. In the step-up chopper circuit, when the IGBTs 11 to 14 are used as semiconductor switching elements, the magnitude of the surge voltage in the path of the loop 100 generated at the time of switching is the wiring inductance between the DC capacitor 10 and the IGBTs 11 to 14. Determined by the size of
半導体スイッチング素子としてIGBT等の高速スイッチング素子を用いる場合、電流の変化率も大きくなるため、できる限り配線インダクタンスを低減することが求められている。さらに、前記半導体スイッチング素子が並列構成となっていて、常時オン状態の場合には、ループ200の経路における各素子間で電流のバランスを図らなければならない。
本発明は上記のような課題を解消するため、簡単な回路構成で、導体板の配線インダクタンスを抑制し、並列構成の半導体スイッチング回路の電流アンバランスを低減した昇圧チョッパ装置を提供するものである。 In order to solve the above-described problems, the present invention provides a step-up chopper device that suppresses the wiring inductance of a conductor plate with a simple circuit configuration and reduces the current imbalance of a semiconductor switching circuit having a parallel configuration. .
請求項1の昇圧チョッパ装置は、複数の並列接続された半導体スイッチング素子と、これと直列に接続されたダイオードを介して前記半導体スイッチング素子と並列に接続された直流コンデンサと、これらを電気的に接続する導体板とから構成された昇圧チョッパ装置において、前記導体板を3枚で構成し、第1の導体板と第2の導体板を間隔をおいて直線上に配置し、これらと平行に絶縁層を介して第3の導体板を取付け、第2の導体板の一方の端部に、直流リアクトルを介して電源装置に接続する一方の接続端子を接続し、この第2の導体板と平行に配置した第3の導体板との間に前記半導体スイッチング素子を、その両端子が導体板の長手方向に沿うように配置し、且つその一方の端子側を揃えて第2の導体板に、他方の端子側を第3の導体板に接続し、第2の導体板に取付けた電源装置の一方の前記接続端子から、第1の導体板側に配置した半導体スイッチング素子の一方の端子までの距離と、第3の導体板に接続した半導体スイッチング素子の他方の端子からの距離とがほぼ同じ位置に電源装置の他方の接続端子を接続し、前記第1の導体板と第2の導体板の間にダイオードを、その両端子が導体板の長手方向に沿うように配置し、且つその一方の端子を第2の導体板の端部に、他方の端子をこれと間隔をおいて対向する第1の導体板の端部に接続し、第1の導体板に直流コンデンサの一方の接続端子を接続すると共に、この接続端子と対向する位置の第3の導体板に直流コンデンサの他方の接続端子を接続して構成され、スイッチング動作を行なわない際に前記導体板上に流れる全ての電流経路の距離をほぼ等しく形成し、スイッチング動作を行つた際に電流を遮断する経路において、前記導体板上の電流の向きが磁束の変化をキャンセルするように往復導体構造としたことを特徴とするものである。 A step-up chopper device according to claim 1 includes a plurality of semiconductor switching elements connected in parallel, a DC capacitor connected in parallel to the semiconductor switching element via a diode connected in series therewith, and electrically connecting them. In a step-up chopper device composed of a conductor plate to be connected, the conductor plate is composed of three sheets, and the first conductor plate and the second conductor plate are arranged on a straight line with an interval therebetween, in parallel with these. A third conductor plate is attached via an insulating layer, one connection terminal connected to the power supply device via a DC reactor is connected to one end of the second conductor plate, and the second conductor plate and The semiconductor switching element is arranged between a third conductor plate arranged in parallel so that both terminals thereof are along the longitudinal direction of the conductor plate, and one terminal side thereof is aligned to form a second conductor plate. , The other terminal side is the third A distance from one connection terminal of the power supply device connected to the conductor plate and attached to the second conductor plate to one terminal of the semiconductor switching element disposed on the first conductor plate side; and a third conductor plate The other connection terminal of the power supply device is connected to a position where the distance from the other terminal of the semiconductor switching element connected to the same is approximately the same, a diode is connected between the first conductor plate and the second conductor plate, Arranged along the longitudinal direction of the conductor plate, one terminal is connected to the end of the second conductor plate, and the other terminal is connected to the end of the first conductor plate facing it at an interval And connecting one connection terminal of the DC capacitor to the first conductor plate and connecting the other connection terminal of the DC capacitor to the third conductor plate at a position opposite to the connection terminal, and switching operation. When the conductor plate is not used A reciprocating conductor structure is formed so that the distances of all the current paths flowing in the path are substantially equal, and the direction of the current on the conductor plate cancels the magnetic flux change in the path that cuts off the current when switching operation is performed. It is characterized by this.
請求項2の昇圧チョッパ装置は、請求項1において、2半導体スイッチング素子の配置を、第2の導体板側と第3の導体板側の両側へ均等に分散して配置したことを特徴とするものである。 The step-up chopper device according to a second aspect is characterized in that, in the first aspect, the arrangement of the two semiconductor switching elements is uniformly distributed on both sides of the second conductor plate side and the third conductor plate side. Is.
請求項3の昇圧チョッパ装置は、請求項1において、半導体スイッチング素子を導体板の長手方向に沿って横一列に配置したことを特徴とするものである。 A step-up chopper device according to a third aspect is characterized in that, in the first aspect, the semiconductor switching elements are arranged in a horizontal row along the longitudinal direction of the conductor plate.
本発明に係る請求項1記載の昇圧チョッパ装置によれば、簡単な回路構成で、スイッチング動作を行なわない際に前記導体板上に流れる全ての電流経路の距離をほぼ等しく形成し、スイッチング動作を行なった際に電流を遮断する経路において、前記導体板上の電流の向きが磁束の変化をキャンセルするように往復導体構造とすることにより、半導体スイッチング回路における導体板の配線インダクタンスによるサージ電圧を抑制し、並列接続された半導体スイッチング素子間の電流アンバランスを低減することができる。 According to the step-up chopper device of the first aspect of the present invention, with a simple circuit configuration, the distances of all the current paths flowing on the conductor plate when the switching operation is not performed are formed to be substantially equal, and the switching operation is performed. Suppresses surge voltage due to wiring inductance of the conductor plate in the semiconductor switching circuit by adopting a reciprocating conductor structure so that the direction of the current on the conductor plate cancels the change of magnetic flux in the path that cuts off the current when done In addition, current imbalance between the semiconductor switching elements connected in parallel can be reduced.
また請求項2記載の昇圧チョッパ装置によれば、半導体スイッチング素子を導体板の両側に配置することで、該半導体スイッチング素子の温度分布を均等にすることができ、さらなる電流バランスの改善が図られる。 According to the step-up chopper device of the second aspect, by arranging the semiconductor switching elements on both sides of the conductor plate, the temperature distribution of the semiconductor switching elements can be made uniform, and the current balance can be further improved. .
また請求項3記載の昇圧チョッパ装置によれば、半導体スイッチング素子を導体板の長手方向に沿って横一列に配置したので、上下に配置した場合に比べて熱影響が少なくて半導体スイッチング素子の温度分布を均等にすることができる。 According to the step-up chopper device of the third aspect, since the semiconductor switching elements are arranged in a horizontal line along the longitudinal direction of the conductor plate, the thermal effect is less than in the case where the semiconductor switching elements are arranged vertically, and the temperature of the semiconductor switching element is reduced. Distribution can be made uniform.
以下本発明の実施の一形態を図1ないし図6を参照して詳細に説明する。図1において1は直流電源、3は昇圧チョッパ回路、4は直列リアクトル、5は第1の導体板(ブスバー)、6は第2の導体板、7は第3の導体板、8、9はダイオード、10は直流コンデンサ、11〜14は半導体スイッチング素子であるIGBT、このIGBT11〜14は直流コンデンサ10に並列に接続され、直列リアクトル4に直流電流のエネルギーを蓄積するモードでは閉路スイッチとして動作し、その直列リアクトル4に蓄積された直流電流のエネルギーを出力するモードでは昇圧チョッパとして動作するものである。 Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. In FIG. 1, 1 is a DC power source, 3 is a step-up chopper circuit, 4 is a series reactor, 5 is a first conductor plate (busbar), 6 is a second conductor plate, 7 is a third conductor plate, and 8 and 9 are Diode, 10 is a DC capacitor, 11-14 is an IGBT which is a semiconductor switching element, and these IGBTs 11-14 are connected in parallel to DC capacitor 10 and operate as a closed switch in a mode in which DC current energy is stored in series reactor 4. In the mode in which the energy of the direct current accumulated in the series reactor 4 is output, it operates as a step-up chopper.
15は直流コンデンサ10の正極側接続端子、16は直流コンデンサ10の負極側接続端子、17は第2の導体板6に取付けた電源側の一方の接続端子、18は第3の導体板7に取付けた電源側の他方の接続端子である。21、22はダイオード8、9のアノード端子、23、24はカソード端子、31〜34は前記IGBT11〜14のコレクタ端子、41〜44はエミッタ端子である。 Reference numeral 15 denotes a positive electrode side connection terminal of the DC capacitor 10, 16 denotes a negative electrode side connection terminal of the DC capacitor 10, 17 denotes one connection terminal on the power source side attached to the second conductor plate 6, and 18 denotes a third conductor plate 7. It is the other connection terminal of the attached power supply side. 21 and 22 are anode terminals of the diodes 8 and 9, 23 and 24 are cathode terminals, 31 to 34 are collector terminals of the IGBTs 11 to 14, and 41 to 44 are emitter terminals.
図2および図3は、昇圧チョッパ装置3を示す水平断面図で、図2に示すように昇圧チョッパ装置3の導体板は、第1の導体板5と、これと間隔をおいて直線上に配置した第2の導体板6およびこれらの手前に、絶縁板81を介して平行に第3の導体板7が設けられて積層密着構成となっている。この場合、第1の導体板5および第2の導体板6と、第3の導体板7は絶縁のため、絶縁板81を介して密着されているが、絶縁距離を確保すれば空気を介して配置しても良い。 2 and 3 are horizontal sectional views showing the step-up chopper device 3. As shown in FIG. 2, the conductor plate of the step-up chopper device 3 is linearly spaced from the first conductor plate 5. A third conductive plate 7 is provided in parallel with an insulating plate 81 in front of the arranged second conductive plate 6 and these so as to form a laminated contact structure. In this case, the first conductor plate 5 and the second conductor plate 6 and the third conductor plate 7 are in close contact with each other through an insulating plate 81 for insulation. However, if an insulation distance is ensured, air is introduced. May be arranged.
図4は、昇圧チョッパ装置3を構成する導体板5〜7の正面図である。図4において、第1の導体板5と第2の導体板6の手前側に第3の導体板7が平行に配置されている。図5および図6は、導体板5〜7をそれぞれ単体で示したものであり、(a) が第1の導体板5と第2の導体板6を示し、(b)が第3の導体板7を示している。 FIG. 4 is a front view of the conductor plates 5 to 7 constituting the boost chopper device 3. In FIG. 4, a third conductor plate 7 is arranged in parallel on the front side of the first conductor plate 5 and the second conductor plate 6. FIGS. 5 and 6 show the conductor plates 5 to 7 as a single body, (a) shows the first conductor plate 5 and the second conductor plate 6, and (b) shows the third conductor. A plate 7 is shown.
図1および図2に示すように第2の導体板6の一方の端部に、直流リアクトル4を介して直流電源1に接続する一方の接続端子17が接続されている。また図2および図4に示すように、この第2の導体板6と平行に配置した第3の導体板7との間に4個のIGBT素子11〜14を、コレクタ端子31〜34とエミッタ端子41〜44が第2の導体板6と第3の導体板7の長手方向に沿うように配置され、且つコレクタ端子31〜34側を揃えて第2の導体板6に、エミッタ端子41〜44側を第3の導体板7にそれぞれ接続されている。 As shown in FIGS. 1 and 2, one connection terminal 17 connected to the DC power source 1 through the DC reactor 4 is connected to one end of the second conductor plate 6. As shown in FIGS. 2 and 4, four IGBT elements 11 to 14 are connected between the second conductor plate 6 and the third conductor plate 7 arranged in parallel with the collector terminals 31 to 34 and the emitter. The terminals 41 to 44 are arranged along the longitudinal direction of the second conductor plate 6 and the third conductor plate 7, and the collector terminals 31 to 34 are aligned with the second conductor plate 6 to the emitter terminals 41 to 41. The 44 side is connected to the third conductor plate 7 respectively.
またダイオード8、9のアノード端子21、22とカソード端子23、24は、図4に示すように第2の導体板6と第3の導体板7の長手方向に沿うように配置され、且つそのアノード端子21、22は第2の導体板6の端部に接続され、カソード端子23、24は、これと間隔をおいて対向する第1の導体板5の端部に接続されている。 The anode terminals 21 and 22 and the cathode terminals 23 and 24 of the diodes 8 and 9 are arranged along the longitudinal direction of the second conductor plate 6 and the third conductor plate 7 as shown in FIG. The anode terminals 21 and 22 are connected to the end portion of the second conductor plate 6, and the cathode terminals 23 and 24 are connected to the end portion of the first conductor plate 5 that is opposed to the anode terminals 23 and 24.
前記IGBT11〜14および前記ダイオード8、9の各端子は、筒状の導体であるパイプを用いて、各導体とボルト等で固定して接続される。パイプおよびボルト等は図示を省略する。 The terminals of the IGBTs 11 to 14 and the diodes 8 and 9 are fixedly connected to each conductor with bolts or the like using pipes that are cylindrical conductors. Illustrations of pipes and bolts are omitted.
また図1に示すように第3の導体板7は直流電源1の負極側接続端子18と直流コンデンサ10の負極側接続端子16に接続されている。更に第1の導体板5は直流コンデンサ10の正極側接続端子15に接続されている。また図2に示すように、前記ダイオード8、9とIGBT11〜14には過熱を防止するためのヒートシンク71、72が取付けられている。 As shown in FIG. 1, the third conductor plate 7 is connected to the negative electrode side connection terminal 18 of the DC power source 1 and the negative electrode side connection terminal 16 of the DC capacitor 10. Further, the first conductor plate 5 is connected to the positive electrode side connection terminal 15 of the DC capacitor 10. Further, as shown in FIG. 2, heat sinks 71 and 72 for preventing overheating are attached to the diodes 8 and 9 and the IGBTs 11 to 14, respectively.
また図5(a) に示すように第2の導体板6に開口穴61〜64が、IGBT11〜14のエミッタ端子41〜44、および該端子と第3の導体板7を接続するパイプおよびボルト等の導体との絶縁距離を確保するために設けられている。また図5(b) に示すように同様に第3の導体板7にも開口穴51、52、65、66が開口され、ダイオード8、9のアノード端子21、22と、カソード端子23、24、およびIGBT11〜14のコレクタ端子31、32との絶縁距離を確保するようになっている。 As shown in FIG. 5 (a), the second conductor plate 6 has opening holes 61 to 64, and emitter terminals 41 to 44 of the IGBTs 11 to 14, and pipes and bolts connecting the terminals and the third conductor plate 7. It is provided to ensure an insulation distance from a conductor such as. Similarly, as shown in FIG. 5B, the third conductor plate 7 is also provided with opening holes 51, 52, 65, 66, and the anode terminals 21, 22 of the diodes 8, 9, and the cathode terminals 23, 24. And the insulation distance with the collector terminals 31 and 32 of IGBT11-14 is ensured.
第2の導体板6の端部に取付けた直流電源1の一方の接続端子17から、第1の導体板5側に配置したIGBT11、12のコレクタ端子31、32までの距離をAとすると、第3の導体板7のIGBT13、14のエミッタ端子43、44から、直流電源1の他方の接続端子18までの距離A’がほぼ等しく形成されている。 When the distance from one connection terminal 17 of the DC power source 1 attached to the end of the second conductor plate 6 to the collector terminals 31 and 32 of the IGBTs 11 and 12 arranged on the first conductor plate 5 side is A, The distances A ′ from the emitter terminals 43 and 44 of the IGBTs 13 and 14 of the third conductor plate 7 to the other connection terminal 18 of the DC power supply 1 are formed to be substantially equal.
また図6に示すように第1の導体板5に取付けた直流コンデンサ10の一方の接続端子15と対向する位置の第3の導体板7に、直流コンデンサ10の他方の接続端子16が接続されている。また第2の導体板6のIGBT13、14のコレクタ端子33、34から、第1の導体板5の直流コンデンサ10の一方の接続端子15までの距離Bと、第3の導体板7のIGBT13、14のエミッタ端子43、44から直流コンデンサ10の他方の接続端子16までの距離B’がほぼ等しく形成されている。 Further, as shown in FIG. 6, the other connection terminal 16 of the DC capacitor 10 is connected to the third conductor plate 7 at a position facing one connection terminal 15 of the DC capacitor 10 attached to the first conductor plate 5. ing. The distance B from the collector terminals 33 and 34 of the IGBTs 13 and 14 of the second conductor plate 6 to the one connection terminal 15 of the DC capacitor 10 of the first conductor plate 5 and the IGBTs 13 of the third conductor plate 7 The distances B ′ from the 14 emitter terminals 43 and 44 to the other connection terminal 16 of the DC capacitor 10 are formed to be substantially equal.
次に、上記昇圧チョッパ装置の動作について説明する。図1におけるループ200は、直列リアクトル4に蓄積された直流電流のエネルギーを保持するモードにおける電流経路を示しており、図2および図5における矢印はこれを具体化して示したものである。ループ200の電流経路では、IGBT11〜14のスイッチング動作は行われず、連続通電状態を保持するモードである。 Next, the operation of the boost chopper device will be described. A loop 200 in FIG. 1 shows a current path in a mode in which the energy of the direct current accumulated in the series reactor 4 is held, and the arrows in FIGS. 2 and 5 show this concretely. In the current path of the loop 200, the switching operation of the IGBTs 11 to 14 is not performed, and the continuous energization state is maintained.
まず、図5の正面図において電流経路を示した矢印は、第2の導体板6の端部に設けた直列リアクトル4の正極側接続端子17から、IGBT11〜14のコレクタ端子31〜34を経由し、該IGBT11〜14の内部を渡り、エミッタ端子41〜44を経由し、第3の導体板7に接続した直流電源1の負極側接続端子18へ渡る。 First, the arrow indicating the current path in the front view of FIG. 5 passes through the collector terminals 31 to 34 of the IGBTs 11 to 14 from the positive electrode side connection terminal 17 of the series reactor 4 provided at the end of the second conductor plate 6. Then, it passes through the inside of the IGBTs 11 to 14, passes through the emitter terminals 41 to 44, and goes to the negative electrode side connection terminal 18 of the DC power source 1 connected to the third conductor plate 7.
このとき、第2の導体板6の接続端子17から、IGBT11、12のコレクタ端子31、32までの距離をAとすると、第3の導体板7のIGBT13、14のエミッタ端子43、44から、直流電源1の他方の接続端子18までの距離A’が距離Aとほぼ等しく形成されている。またこれと共に、正極側接続端子17と負極側接続端子18を軸として上下対称の構造となっていることから、IGBT11、13を流れる電流経路の距離と、IGBT12、14を流れる電流経路の距離は等しく、上下素子間の電流が均等にバランスされている。 At this time, when the distance from the connection terminal 17 of the second conductor plate 6 to the collector terminals 31 and 32 of the IGBTs 11 and 12 is A, from the emitter terminals 43 and 44 of the IGBTs 13 and 14 of the third conductor plate 7, The distance A ′ to the other connection terminal 18 of the DC power supply 1 is formed to be substantially equal to the distance A. At the same time, since it has a vertically symmetrical structure with the positive electrode side connection terminal 17 and the negative electrode side connection terminal 18 as axes, the distance of the current path flowing through the IGBTs 11 and 13 and the distance of the current path flowing through the IGBTs 12 and 14 are as follows. Equally, the current between the upper and lower elements is evenly balanced.
同様に図2の水平断面図においても、電流経路を示した矢印は、前記正極側接続端子17から、IGBT11〜14の各端子を経由し、前記負極側接続端子18へ渡る。このとき、IGBT11、12を流れる電流経路の距離と、IGBT13、14を流れる電流経路の距離は等しく、左右素子間の電流が均等にバランスされている。 Similarly, in the horizontal sectional view of FIG. 2, the arrow indicating the current path extends from the positive electrode side connection terminal 17 to the negative electrode side connection terminal 18 via each terminal of the IGBTs 11 to 14. At this time, the distance between the current paths flowing through the IGBTs 11 and 12 and the distance between the current paths flowing through the IGBTs 13 and 14 are equal, and the current between the left and right elements is evenly balanced.
従って、ループ200の電流経路では、並列となったIGBT11〜14間で電流のばらつきが生じることはなく、特定の素子に過大な電流が流れることで発生する素子破壊を免れることができる。 Therefore, in the current path of the loop 200, there is no variation in current between the IGBTs 11 to 14 arranged in parallel, and it is possible to avoid element destruction caused by excessive current flowing through a specific element.
次に、図1におけるループ100は、直列リアクトル4に蓄積された直流電流のエネルギーを出力するモードにおいて、昇圧チョッパとして動作したIGBT素子11〜14が、スイッチング動作を行なった際に電流を遮断する経路を示しており、図3および図6における矢印はこれを具体化して示したものである。 Next, the loop 100 in FIG. 1 cuts off the current when the IGBT elements 11 to 14 operating as the step-up chopper perform the switching operation in the mode of outputting the energy of the direct current accumulated in the series reactor 4. The route is shown, and the arrows in FIG. 3 and FIG. 6 show this concretely.
図6の正面図において、第2の導体板6のIGBT13、14のコレクタ端子33、34から、第1の導体板5の直流コンデンサ10の一方の接続端子15までの距離Bと、第3の導体板7のIGBT13、14のエミッタ端子43、44から直流コンデンサ10の他方の接続端子16までの距離B’がほぼ等しく形成されている。またこれと共に、直流電源1の接続端子17、18および直流コンデンサ10の接続端子15,16を軸として上下対称の構造となっていることから、IGBT11, 13を渡る経路の距離と、IGBT12、14を渡る経路の距離は等しい。 In the front view of FIG. 6, the distance B from the collector terminals 33 and 34 of the IGBTs 13 and 14 of the second conductor plate 6 to the one connection terminal 15 of the DC capacitor 10 of the first conductor plate 5, and the third The distances B ′ from the emitter terminals 43 and 44 of the IGBTs 13 and 14 of the conductor plate 7 to the other connection terminal 16 of the DC capacitor 10 are formed to be substantially equal. At the same time, since it has a vertically symmetrical structure with the connection terminals 17 and 18 of the DC power supply 1 and the connection terminals 15 and 16 of the DC capacitor 10 as axes, the distance of the path across the IGBTs 11 and 13 and the IGBTs 12 and 14 The path distances across are equal.
つまり図3に示すように、直流コンデンサ10の接続端子16から、第3の導体板7の接続端子18を経由し、IGBT11、12のエミッタ端子41、42を経由し、該IGBT11、12の内部を渡り、コレクタ端子31、32へ渡る経路を往路1とする。また接続端子16から、第3の導体板7を経由し、IGBT13、14のエミッタ端子43、44を経由し、該IGBT内部を渡リ、該IGBTのコレクタ端子33、34へ渡る経路を往路2とする。 That is, as shown in FIG. 3, from the connection terminal 16 of the DC capacitor 10, via the connection terminal 18 of the third conductor plate 7, via the emitter terminals 41, 42 of the IGBTs 11, 12, and inside the IGBTs 11, 12. And the path to the collector terminals 31 and 32 is defined as the forward path 1. Further, a path extending from the connection terminal 16 through the third conductor plate 7, through the emitter terminals 43 and 44 of the IGBTs 13 and 14, to the inside of the IGBT, and to the collector terminals 33 and 34 of the IGBT is forward path 2. And
また、IGBT11、12のコレクタ端子31、32から第2の導体板6を経由し、ダイオード8、9のアノード端子21、22を経由し、該ダイオードの内部を渡り、カソード端子23、24を経由して、第1の導体板5を経由し、前記接続端子15へ渡る経路を復路1とする。またIGBT13、14のコレクタ端子33、34から第2の導体板6を経由し、ダイオード8、9のアノード端子21、22を経由し、該ダイオード8、9の内部を渡り、このカソード端子23、24を経由し、第1の導体板5を経由し、前記接続端子15へ渡る経路を復路2とする。 Also, the collector terminals 31 and 32 of the IGBTs 11 and 12 pass through the second conductor plate 6, pass through the anode terminals 21 and 22 of the diodes 8 and 9, cross the inside of the diode, and pass through the cathode terminals 23 and 24. Then, the path extending to the connection terminal 15 through the first conductor plate 5 is defined as a return path 1. Further, from the collector terminals 33 and 34 of the IGBTs 13 and 14, via the second conductor plate 6, via the anode terminals 21 and 22 of the diodes 8 and 9, and across the inside of the diodes 8 and 9, this cathode terminal 23, A path extending to the connection terminal 15 via the first conductor plate 5 via 24 is defined as a return path 2.
ここで、図示した矢印からも分かる通り、往路1と往路2の距離の和と、復路1と復路2の距離の和は、大きさがほぼ等しく、向きが逆であることから、往路と復路が作る磁束の変化が互いにキャンセルされ、見かけ上磁束の変化がほとんどなくなる。従って、昇圧チョッパとして動作するループ100における配線インダクタンスを低減することができる。また、往路1、2と復路1、2の大部分を占める往復導体板は、平行密着導体構造であることから、配線インダクタンスが低減され、サージ電圧が抑えられる効果がある。この場合、往路と復路の距離を可能な限り短く、すなわち図6のBとB’の距離を可能な限り短くすることにより、さらに配線インダクタンスが低減され、サージ電圧を抑えることができる。 Here, as can be seen from the illustrated arrows, the sum of the distances of the forward path 1 and the forward path 2 and the sum of the distances of the backward path 1 and the backward path 2 are substantially equal in magnitude and opposite in direction, so that the forward path and the backward path Changes in the magnetic flux created by each other are canceled out, and apparently there is almost no change in the magnetic flux. Therefore, it is possible to reduce the wiring inductance in the loop 100 that operates as a boost chopper. Further, since the reciprocating conductor plate occupying most of the forward paths 1 and 2 and the return paths 1 and 2 has a parallel contact conductor structure, the wiring inductance is reduced and the surge voltage is suppressed. In this case, by reducing the distance between the forward path and the return path as much as possible, that is, by shortening the distance between B and B ′ in FIG. 6 as much as possible, the wiring inductance is further reduced and the surge voltage can be suppressed.
また、上記実施の形態では、IGBT素子が4並列であるが、2並列の場合は、IGBT13、14を除外し、3並列の場合はIGBT14を除外すれば、同様の説明で電流アンバランスの低減と、配線インダクタンスの抑制が図られる。更に並列数が2n倍( n: 自然数) で増加した場合においては、2から4並列へ増加する方法と同様に、増加するIGBTを既配置のIGBTと同じ向きで横方向に追加することで、前記と同様の効果が得られる。 Further, in the above embodiment, the number of IGBT elements is four in parallel. However, in the case of two parallel, IGBTs 13 and 14 are excluded, and in the case of three parallels, IGBT 14 is excluded. And wiring inductance is suppressed. Furthermore, when the number of parallel increases by 2n times (n: natural number), like the method of increasing from 2 to 4 parallel, by adding the increasing IGBT in the horizontal direction in the same direction as the already-existing IGBT, The same effect as described above can be obtained.
図7は、本発明における第2の実施形態による導体板の正面図である。図4に示した実施例と比べて、IGBT11〜14を横一列に配置した構造となっている。ここで、図1のループ200における経路の電流バランスについては、上下素子間のバランスは考慮する必要がなく、左右素子間のバランスについては、図5で述べた説明と同様に考えると、電流が均等にバランスされている。従って並列となったIGBT11〜14間で電流のばらつきが生じることはない。 FIG. 7 is a front view of a conductor plate according to the second embodiment of the present invention. Compared with the embodiment shown in FIG. 4, the IGBTs 11 to 14 are arranged in a horizontal row. Here, with respect to the current balance of the path in the loop 200 of FIG. 1, it is not necessary to consider the balance between the upper and lower elements, and the balance between the left and right elements is considered to be the same as described with reference to FIG. Evenly balanced. Accordingly, there is no variation in current between the IGBTs 11 to 14 arranged in parallel.
また、図1のループ100における経路の配線インダクタンスについては、図3と同様に、往路と復路の経路は互いに磁束の変化を打ち消し合うこととなり、配線インダクタンスを低減することができる。 As for the wiring inductance of the path in the loop 100 of FIG. 1, the forward path and the return path cancel each other's change in magnetic flux as in FIG. 3, and the wiring inductance can be reduced.
また、この第2の実施形態では、IGBTが4並列であるが、2並列の場合は、IGBT13、14を除外し、3並列の場合はIGBT14を除外すれば、同様の説明で電流アンバランスの低減と、配線インダクタンスの抑制が図られる。更に、並列数がn倍( n: 自然数) で増加した場合においては、増加するIGBTを既配置のIGBT素子と同じ向きで横方向に追加することで、前述と同様の効果が得られる。 Moreover, in this 2nd Embodiment, IGBT is 4 parallel, but in the case of 2 parallel, if IGBT13 and 14 are excluded and IGBT14 is excluded in the case of 3 parallel, current imbalance is demonstrated by the same description. Reduction and suppression of wiring inductance can be achieved. Further, when the parallel number increases by n times (n: natural number), the same effect as described above can be obtained by adding the increasing IGBT in the horizontal direction in the same direction as the already-arranged IGBT element.
図8は、本発明における第3の実施形態による導体板を示すもので、(a) は正面図、(b) は断面図である。72A、72Bはそれぞれ、IGBT11〜14の過熱を防止するために設けられたヒートシンクである。IGBT11〜14のコレクタ端子31〜34とエミッタ端子41〜44の取付け位置は図4と同一であるが、IGBT11、12とIGBT13、14とで取付ける方向が180度逆向きとなっている。 FIG. 8 shows a conductor plate according to a third embodiment of the present invention, in which (a) is a front view and (b) is a cross-sectional view. 72A and 72B are heat sinks provided to prevent overheating of the IGBTs 11 to 14, respectively. The mounting positions of the collector terminals 31 to 34 and the emitter terminals 41 to 44 of the IGBTs 11 to 14 are the same as those in FIG. 4, but the mounting directions of the IGBTs 11 and 12 and the IGBTs 13 and 14 are reversed by 180 degrees.
IGBT間の電流アンバランスを生じさせる要因の一つとして、素子特性の温度依存性があるが、図8のようにIGBT11〜14を第2の導体板6と第3の導体板7の両側へ分散して配置し、ヒートシンク72A、72Bを両側へ分散することによりIGBT11〜14の冷却条件を同じにして温度分布を均等にすることにより、電流アンバランスを抑制することができる。 One factor causing current imbalance between the IGBTs is the temperature dependence of the element characteristics, but the IGBTs 11 to 14 are moved to both sides of the second conductor plate 6 and the third conductor plate 7 as shown in FIG. Distributing and arranging the heat sinks 72A and 72B to both sides makes the cooling conditions of the IGBTs 11 to 14 the same and makes the temperature distribution uniform, thereby suppressing current imbalance.
また、この第3の実施形態では、IGBT11〜14が4並列であるが、2並列の場合は、IGBT13、14を除外するか、あるいはIGBT11、13のどちらか一方とIGBT12、14のどちらか一方をを除外すれば同様の説明で電流アンバランスの低減と、配線インダクタンスの抑制が図られる。更に、並列数が2n倍( n: 自然数) で増加した場合においては、導体板の両側へIGBTをn個ずつ分散して配置することで、前述と同様の効果が得られる。 Moreover, in this 3rd Embodiment, IGBT11-14 is 4 parallel, but in the case of 2 parallel, IGBT13,14 is excluded or either one of IGBT11,13 and IGBT12,14 In the same way, it is possible to reduce current imbalance and suppress wiring inductance. Further, when the parallel number increases by 2n times (n: natural number), the same effect as described above can be obtained by dispersing n IGBTs on both sides of the conductor plate.
1 直流電源
3 昇圧チョッパ回路
4 直列リアクトル
5 第1の導体板
6 第2の導体板
7 第3の導体板
8、9 ダイオード
10 直流コンデンサ
11〜14 IGBT
15 接続端子
16 接続端子
17 接続端子
18 接続端子
21、22 アノード端子
23、24 カソード端子
31〜34 コレクタ端子
41〜44 エミッタ端子
71、72、71A、72B ヒートシンク
81 絶縁板
100、200 電流経路を示すループ
DESCRIPTION OF SYMBOLS 1 DC power supply 3 Boost chopper circuit 4 Series reactor 5 1st conductor board 6 2nd conductor board 7 3rd conductor board 8, 9 Diode 10 DC capacitor 11-14 IGBT
15 connection terminal 16 connection terminal 17 connection terminal 18 connection terminal 21, 22 anode terminal 23, 24 cathode terminal 31-34 collector terminal 41-44 emitter terminal 71, 72, 71A, 72B heat sink 81 insulating plate 100, 200 showing current path loop
Claims (3)
2. The step-up chopper device according to claim 1, wherein the semiconductor switching elements are arranged in a horizontal row along the longitudinal direction of the conductor plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043263A JP4827174B2 (en) | 2006-02-21 | 2006-02-21 | Boost chopper device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043263A JP4827174B2 (en) | 2006-02-21 | 2006-02-21 | Boost chopper device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007228639A true JP2007228639A (en) | 2007-09-06 |
JP4827174B2 JP4827174B2 (en) | 2011-11-30 |
Family
ID=38549904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006043263A Active JP4827174B2 (en) | 2006-02-21 | 2006-02-21 | Boost chopper device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4827174B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011167010A (en) * | 2010-02-12 | 2011-08-25 | Nippon Soken Inc | Semiconductor circuit |
US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
CN112713751A (en) * | 2020-12-21 | 2021-04-27 | 中车永济电机有限公司 | High-voltage electrical connection method and structure based on high-power IGBT parallel connection |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6236527A (en) * | 1985-04-11 | 1987-02-17 | Takayuki Miyao | Directional control valve for manometer |
JPS6485570A (en) * | 1987-09-25 | 1989-03-30 | Fuji Electric Co Ltd | Parallel connection circuit for switching transistor |
JPH09306778A (en) * | 1996-05-10 | 1997-11-28 | Mitsubishi Electric Corp | Capacitor and manufacture of capacitor |
JP2000060148A (en) * | 1998-08-17 | 2000-02-25 | Mitsubishi Electric Corp | Switching module and power converter |
JP2002044960A (en) * | 2000-07-26 | 2002-02-08 | Hitachi Ltd | Power converter |
JP2004254476A (en) * | 2003-02-21 | 2004-09-09 | Ebara Corp | Generator |
-
2006
- 2006-02-21 JP JP2006043263A patent/JP4827174B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6236527A (en) * | 1985-04-11 | 1987-02-17 | Takayuki Miyao | Directional control valve for manometer |
JPS6485570A (en) * | 1987-09-25 | 1989-03-30 | Fuji Electric Co Ltd | Parallel connection circuit for switching transistor |
JPH09306778A (en) * | 1996-05-10 | 1997-11-28 | Mitsubishi Electric Corp | Capacitor and manufacture of capacitor |
JP2000060148A (en) * | 1998-08-17 | 2000-02-25 | Mitsubishi Electric Corp | Switching module and power converter |
JP2002044960A (en) * | 2000-07-26 | 2002-02-08 | Hitachi Ltd | Power converter |
JP2004254476A (en) * | 2003-02-21 | 2004-09-09 | Ebara Corp | Generator |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011167010A (en) * | 2010-02-12 | 2011-08-25 | Nippon Soken Inc | Semiconductor circuit |
US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
CN112713751A (en) * | 2020-12-21 | 2021-04-27 | 中车永济电机有限公司 | High-voltage electrical connection method and structure based on high-power IGBT parallel connection |
CN112713751B (en) * | 2020-12-21 | 2022-06-14 | 中车永济电机有限公司 | High-voltage electrical connection method and structure based on high-power IGBT parallel connection |
Also Published As
Publication number | Publication date |
---|---|
JP4827174B2 (en) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4920677B2 (en) | Power conversion device and assembly method thereof | |
US10153708B2 (en) | Three-level power converter | |
JP6261769B2 (en) | Power conversion device and power semiconductor module | |
JP4973697B2 (en) | Power converter | |
JP6047423B2 (en) | Semiconductor module | |
JP6179490B2 (en) | Power module | |
JP5132175B2 (en) | Power converter | |
JP2012105382A (en) | Semiconductor device | |
JP4842018B2 (en) | Power converter | |
JP4501964B2 (en) | Power converter | |
JP4827174B2 (en) | Boost chopper device | |
JP2021035205A (en) | Semiconductor switching unit | |
JP4356434B2 (en) | 3-level inverter circuit | |
JP3793700B2 (en) | Power converter | |
JP2020184810A (en) | Power conversion device | |
JP3637276B2 (en) | 3-level power converter | |
JP2010098846A (en) | Power converter | |
JP2008306872A (en) | Semiconductor device | |
JPH10323015A (en) | Semiconductor power converter | |
JP2013236460A (en) | Three-level inverter | |
JP4664104B2 (en) | Power converter | |
CN110506384B (en) | Low inductance half-bridge power module | |
JP2017199811A (en) | Semiconductor module | |
JP2017099062A (en) | Power converter | |
JP2005191233A (en) | Power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110909 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4827174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |