JP2013236460A

JP2013236460A - Three-level inverter

Info

Publication number: JP2013236460A
Application number: JP2012107171A
Authority: JP
Inventors: Kimiyuki Koyanagi; 公之小柳
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-05-09
Filing date: 2012-05-09
Publication date: 2013-11-21

Abstract

PROBLEM TO BE SOLVED: To provide a three-level inverter that implements a compact and thin device with long term stability by suppressing a turnoff surge voltage without employing a snubber circuit, and suppressing an operational difference between parallel circuits.SOLUTION: Longitudinally cascaded element packages 11a-12b are arranged so as to be positioned nearer to a centerline CL than diode packages 13a, 13b, so that the first element packages 11a, 11b and the second element packages 12a, 12b have the same arrangement distance from the centerline and thus a minor difference in wiring inductance, and the first and second element packages have a similar condition of occurrence of surge voltage and loss. Negative terminals of first to fourth IGBTs 1a-4b of groups a, b are directly connected together by means of conductors, so that potentials of the negative terminals of the groups a, b of the first to fourth IGBTs are the same to cause a minor fluctuation in a voltage between a control electrode and the negative terminal.

Description

この発明は、３レベルインバータに関するものであり、特に、同インバータを構成するスイッチング素子等からなるパッケージの配置およびその配線構成に関するものである。 The present invention relates to a three-level inverter, and more particularly, to an arrangement of a package composed of switching elements and the like constituting the inverter and a wiring configuration thereof.

入力の直流電圧を切り刻んで出力電圧をパルス形状にし、そのパルスの数、間隔、幅などを制御し、目的とする３レベルの周波数の交流を出力するＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）制御の３レベルインバータにおいては、近年、パワーデバイス用の素子として、小形・軽量化、低損失・高効率化、騒音・高調波・トルク変動防止、信頼性の向上等の観点から、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）が用いられている。 PWM (Pulse Width Modulation) controlled 3-level inverter that cuts the input DC voltage to make the output voltage into a pulse shape, controls the number, interval, width, etc. of the pulse and outputs the alternating current of the desired 3-level frequency In recent years, IGBT (Insulated Gate Bipolar Transistor) has been used as an element for power devices in terms of miniaturization / weight reduction, low loss / high efficiency, prevention of noise / harmonics / torque fluctuations, improvement of reliability, etc. It is used.

一方、このような３レベルインバータにおいて、これらＩＧＢＴ等からなる各パッケージ間の配線インダクタンスの数値が大きいとターンオフサージ電圧が高くなることがある。そして、このターンオフサージ電圧をＩＧＢＴの安全動作領域以内に抑えられない場合には、ＩＧＢＴが破壊してしまう。
このターンオフサージ電圧を抑制する方法として、別途にコンデンサを用いて配線インダクタンスのエネルギーを吸収するスナバ回路を、各ＩＧＢＴと並列に接続する方法がある。しかしながら、配線インダクタンスが大きい場合、そのエネルギーを吸収するスナバ回路のコンデンサ容量も大きくなり、装置外形の大型化、装置コストの増加、部品数の増大による信頼性の低下、装置損失の増加等の問題を招くことになる。
また、素子の電流耐量等から、３レベルインバータを互いに並列に接続された２群の回路から構成することが要請される場合がある。 On the other hand, in such a three-level inverter, the turn-off surge voltage may be increased if the value of the wiring inductance between the respective packages made of IGBTs or the like is large. If the turn-off surge voltage cannot be suppressed within the safe operation area of the IGBT, the IGBT is destroyed.
As a method for suppressing the turn-off surge voltage, there is a method in which a snubber circuit that absorbs the energy of wiring inductance is separately connected in parallel to each IGBT using a capacitor. However, when the wiring inductance is large, the capacitor capacity of the snubber circuit that absorbs the energy also increases, causing problems such as an increase in the size of the device, an increase in device cost, a decrease in reliability due to an increase in the number of components, and an increase in device loss. Will be invited.
Further, in some cases, it is required to configure a three-level inverter from two groups of circuits connected in parallel with each other because of the current withstand capability of the element.

このような問題を解消する１つの方法として、例えば、特許文献１には、以下の方法が提案されている。即ち、特許文献１に記載の３レベルインバータにおいては、同文献の図１１〜１７に示されるように、素子パッケージとダイオードパッケージは、それぞれ２つのスイッチング素子を内蔵し、またコ字型となるように配置し、素子パッケージ列の一端側に直流電源を並設し、この直流電源の電源端子と素子パッケージおよびダイオードパッケージの接続端子との間を絶縁板を挟んで形成した接続板（積層接続板）で電気的に接続する。これにより、素子パッケージの接続端子と直流電源の接続端子との間の積層接続板に形成される電流路において、往路と復路の離間距離を或る程度小さくすることができ、電流路に存在する配線インダクタンスを低減させることができる。そして、スナバ回路を不要としている。 As one method for solving such a problem, for example, Patent Document 1 proposes the following method. That is, in the three-level inverter described in Patent Document 1, as shown in FIGS. 11 to 17 of the same document, the element package and the diode package each have two built-in switching elements and have a U-shape. A connection board (laminated connection board) in which a DC power supply is arranged in parallel on one end side of the element package row, and an insulating plate is interposed between the power supply terminal of the DC power supply and the connection terminals of the element package and the diode package. ) Connect electrically. As a result, in the current path formed in the laminated connection plate between the connection terminal of the element package and the connection terminal of the DC power supply, the separation distance between the forward path and the return path can be reduced to some extent and exists in the current path. Wiring inductance can be reduced. And the snubber circuit is unnecessary.

特許第４３５６４３４号公報（段落００４６〜００６２、図１１〜１７参照）Japanese Patent No. 4356434 (see paragraphs 0046 to 0062, FIGS. 11 to 17)

しかしながら、従来例の構造では、以下に示す問題点が存在する。以下、特許文献１の図１２を引用した、巻末の本願図１３を参照して説明する。
図１３において、スイッチング素子（ＩＧＢＴ）の素子パッケージ１１ａのＣ２Ｅ１端子が素子１ａ、素子パッケージ１１ｂのＣ２Ｅ１端子が素子１ｂ、素子パッケージ１１ａのＥ２端子が素子２ａ、素子パッケージ１１ｂのＥ２端子が素子２ｂ、素子パッケージ１２ａのＣ２Ｅ１端子が素子３ａ、素子パッケージ１２ｂのＣ２Ｅ１端子が素子３ｂの、それぞれ負極端子であるエミッタ主端子になるが、素子１ａと素子１ｂ、素子２ａと素子２ｂ、素子３ａと素子３ｂの前記並列素子端子同士は接続板で共通接続されていない。 However, the conventional structure has the following problems. Hereinafter, description will be made with reference to FIG.
In FIG. 13, the C2E1 terminal of the element package 11a of the switching element (IGBT) is the element 1a, the C2E1 terminal of the element package 11b is the element 1b, the E2 terminal of the element package 11a is the element 2a, and the E2 terminal of the element package 11b is the element 2b. The C2E1 terminal of the element package 12a is the emitter main terminal, which is the negative electrode terminal of the element 3a, and the C2E1 terminal of the element package 12b is the negative emitter terminal, but the element 1a and the element 1b, the element 2a and the element 2b, and the element 3a and the element 3b. The parallel element terminals are not commonly connected by a connection plate.

ＩＧＢＴを並列動作させる場合には、ＩＧＢＴ並列間のエミッタ主端子を共通接続していないとＩＧＢＴ並列間のエミッタ電位が異なりやすくなる。エミッタ電位が異なると、制御電極であるゲートとエミッタとの間の電圧も異なってしまい、電圧駆動素子であるＩＧＢＴでは電流のばらつきが発生してしまう。
また、３レベルインバータ装置２００の配置上の中心線ＣＬに対して、第１の素子パッケージ１１ａと１１ｂが第２の素子パッケージ１２ａと１２ｂの各々外側に位置するため、第１の素子パッケージ１１ａと１１ｂ同士の接続距離が第２の素子パッケージ１２ａと１２ｂ同士の接続距離より長くなり、第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとで配線インダクタンスが異なるため、サージ電圧や損失の発生具合が異なってしまう。また、ＡＣ出力端子も２分割されているため、３レベルインバータ２００ａと２００ｂとで出力電流のばらつきが発生しやすい。 When the IGBTs are operated in parallel, the emitter potential between the IGBTs in parallel tends to be different unless the emitter main terminals between the IGBTs in parallel are connected in common. When the emitter potential is different, the voltage between the gate and the emitter as the control electrode is also different, and current variation occurs in the IGBT as the voltage driving element.
Further, since the first element packages 11a and 11b are located outside the second element packages 12a and 12b with respect to the center line CL on the arrangement of the three-level inverter device 200, the first element package 11a and 11b is longer than the connection distance between the second element packages 12a and 12b, and the wiring inductance is different between the first element packages 11a and 11b and the second element packages 12a and 12b. Loss generation will be different. Further, since the AC output terminal is also divided into two, variations in output current are likely to occur between the three-level inverters 200a and 200b.

この発明は、上述のような課題を解決するためになされたもので、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することのできる３レベルインバータを提供することを目的とする。 The present invention has been made to solve the above-described problems, and can suppress turn-off surge voltage without requiring a snubber circuit and can suppress variation in operation between parallel circuits. An object of the present invention is to provide a three-level inverter capable of realizing a small, thin and long-term stable use of the device.

この発明に係る３レベルインバータは、互いに直列に接続された第１〜第４のスイッチング素子、および互いに直列に接続され第１のスイッチング素子と第２のスイッチング素子との接続点と第３のスイッチング素子と第４のスイッチング素子との接続点との間に接続された第１、第２の結合ダイオードからなる素子群をａ群およびｂ群の２群備え、
ａ、ｂ各群の第１のスイッチング素子の正極端子を直流電源の正極端子に、第４のスイッチング素子の負極端子を直流電源の負極端子にそれぞれ並列接続し、ａ、ｂ各群の第１の結合ダイオードと第２の結合ダイオードとの接続点を直流電源の中間端子に並列接続し、ａ、ｂ各群の第２のスイッチング素子と第３のスイッチング素子との接続点を交流出力端子に並列接続した３レベルインバータにおいて、
ａ、ｂ各群の第１および第２のスイッチング素子を、これら両素子を同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状の第１の素子パッケージで構成し、ａ、ｂ各群の第３および第４のスイッチング素子を、これら両素子を同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状の第２の素子パッケージで構成し、ａ、ｂ各群の第１および第２の結合ダイオードを、これら両ダイオードを同一面上に配置内蔵しその正極側端子と負極側端子と中間側端子とをその長手方向に配した矩形平板状のダイオードパッケージで構成するとともに、
ａ、ｂ両群の各パッケージを、同一面上に、各パッケージの長手方向が配置上の中心線に対して平行となるよう、かつ、第１および第２の素子パッケージを長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置し、
ａ、ｂ各群の第１〜第４のスイッチング素子のそれぞれの負極端子を互いに直接導体で接続するようにしたものである。 The three-level inverter according to the present invention includes first to fourth switching elements connected in series with each other, a connection point between the first switching element and the second switching element connected in series with each other, and a third switching element. Two groups of elements, a group and b group, comprising an element group consisting of first and second coupling diodes connected between the element and the connection point of the fourth switching element;
The positive terminal of the first switching element of each group a and b is connected in parallel to the positive terminal of the DC power source, and the negative terminal of the fourth switching element is connected in parallel to the negative terminal of the DC power source. Are connected in parallel to the intermediate terminal of the DC power supply, and the connection point between the second switching element and the third switching element in each group a and b is used as the AC output terminal. In the three-level inverter connected in parallel,
The first and second switching elements in each of the groups a and b are arranged in the same plane, and a rectangular flat plate shape in which the positive terminal, the negative terminal, and the intermediate terminal are arranged in the longitudinal direction. And the third and fourth switching elements in each of the groups a and b are arranged on the same surface, and the positive electrode side terminal, the negative electrode side terminal, the intermediate side terminal, Is formed by a rectangular flat plate-like second element package arranged in the longitudinal direction, and the first and second coupling diodes of each group a and b are arranged and incorporated on the same plane, and the positive electrode side It is composed of a rectangular flat plate-shaped diode package in which a terminal, a negative electrode side terminal, and an intermediate terminal are arranged in the longitudinal direction,
The packages of both groups a and b are arranged on the same plane so that the longitudinal direction of each package is parallel to the center line of the arrangement, and the first and second element packages are vertically arranged in the longitudinal direction. , Arrange the device package so that it is located on the center line side from the diode package,
The negative terminals of the first to fourth switching elements in each group a and b are directly connected to each other by a conductor.

以上のように、この発明に係る３レベルインバータは、ａ、ｂ両群の各パッケージを、同一面上に、各パッケージの長手方向が配置上の中心線に対して平行となるよう、かつ、第１および第２の素子パッケージを長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置したので、ａ、ｂ群各々の第１の素子パッケージと第２の素子パッケージとの、配置上の中心線からの距離が同じとなり、配線インダクタンスの相違が生じにくく、第１の素子パッケージと第２の素子パッケージとでサージ電圧や損失の発生具合が異なりにくい。
また、ａ、ｂ各群の第１〜第４のスイッチング素子のそれぞれの負極端子を互いに直接導体で接続するようにしたので、第１〜第４のスイッチング素子のａ、ｂ各群における負極端子の電位が共通となり、制御電極−負極端子間電圧の変動が生じにくい。
これにより、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することができる。 As described above, in the three-level inverter according to the present invention, the packages of both groups a and b are arranged on the same plane so that the longitudinal direction of each package is parallel to the center line on the arrangement, and Since the first and second element packages are arranged in the longitudinal direction and are arranged so that the element packages are located closer to the center line than the diode package, the first element package and the second element package in each of the a and b groups The distance from the center line on the arrangement becomes the same, and the difference in wiring inductance hardly occurs, and the occurrence of surge voltage and loss hardly differs between the first element package and the second element package.
In addition, since the negative terminals of the first to fourth switching elements in the groups a and b are directly connected to each other by a conductor, the negative terminals in the groups a and b of the first to fourth switching elements. Are common and the voltage between the control electrode and the negative terminal is less likely to vary.
As a result, the turn-off surge voltage can be suppressed without requiring a snubber circuit, and the operation variation between parallel circuits can be suppressed, and the device can be reduced in size, thickness, and stabilized for long-term use. Can do.

この発明の実施形態１の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。It is a block diagram which shows the arrangement | positioning of each package and DC power supply, and the connection between each package and DC power supply in the 3 level inverter of Embodiment 1 of this invention. 図１の回路において、３レベルインバータとして動作するときの電流経路を示し、それぞれ、（ア）は、モード１からモード２へ変化する時の電流経路、（イ）は、モード２からモード３へ変化する時の電流経路を説明する図である。FIG. 1 shows current paths when operating as a three-level inverter in the circuit of FIG. 1, (a) is a current path when changing from mode 1 to mode 2, and (b) is from mode 2 to mode 3. It is a figure explaining the current pathway at the time of changing. 図１の回路において、３レベルインバータとして動作するときの電流経路を示し、それぞれ、（ウ）は、モード４からモード５へ変化する時の電流経路、（エ）は、モード５からモード６へ変化する時の電流経路を説明する図である。FIG. 1 shows current paths when operating as a three-level inverter in the circuit of FIG. 1, (c) is a current path when changing from mode 4 to mode 5, and (d) is from mode 5 to mode 6. It is a figure explaining the current pathway at the time of changing. 図１に示す３レベルインバータの素子パッケージ配置に、モード２からモード３へ変化する時の電流経路を一点鎖線で付記した図である。FIG. 2 is a diagram in which a current path when changing from mode 2 to mode 3 is appended to the element package arrangement of the three-level inverter shown in FIG. 図１に示す３レベルインバータの素子パッケージ配置に、モード５からモード６へ変化する時の電流経路を二点鎖線で付記した図である。FIG. 2 is a diagram in which a current path when changing from mode 5 to mode 6 is added to the element package arrangement of the three-level inverter shown in FIG. 1 by a two-dot chain line. この発明の実施形態１の３レベルインバータを上部から見た図である。It is the figure which looked at the 3 level inverter of Embodiment 1 of this invention from the upper part. 図１の回路において、各パッケージおよび直流電源の相互間を接続する積層接続板を構成する、各層の接続板を示し、それぞれ、（ア）は、第１層の接続板、（イ）は、第２層の接続板、（ウ）は、第３層の接続板、（エ）は、第４層の接続板を示す図である。In the circuit of FIG. 1, each layer connecting plate constituting a laminated connecting plate for connecting between each package and a DC power source is shown. (A) is a first layer connecting plate, (A) is FIG. 4 is a diagram showing a second-layer connection plate, (c) a third-layer connection plate, and (d) a fourth-layer connection plate. この発明の実施形態２の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。It is a block diagram which shows the arrangement | positioning of each package and DC power supply, and the connection between each package and DC power supply in the 3 level inverter of Embodiment 2 of this invention. 図８に示す３レベルインバータの素子パッケージ配置に、モード２からモード３へ変化する時の電流経路を一点鎖線で付記した図である。FIG. 9 is a diagram in which a current path when changing from mode 2 to mode 3 is added to the element package arrangement of the three-level inverter shown in FIG. 8 by a one-dot chain line. 図８に示す３レベルインバータの素子パッケージ配置に、モード５からモード６へ変化する時の電流経路を二点鎖線で付記した図である。FIG. 9 is a diagram in which a current path when changing from mode 5 to mode 6 is added to the element package arrangement of the three-level inverter shown in FIG. 8 by a two-dot chain line. この発明の実施形態２の３レベルインバータを上部から見た図である。It is the figure which looked at the 3 level inverter of Embodiment 2 of this invention from the upper part. 図８の回路において、各パッケージおよび直流電源の相互間を接続する積層接続板を構成する、各層の接続板を示し、それぞれ、（ア）は、第１層の接続板、（イ）は、第２層の接続板、（ウ）は、第３層の接続板、（エ）は、第４層の接続板を示す図である。In the circuit of FIG. 8, each layer connecting plate constituting a laminated connecting plate for connecting between each package and a DC power source is shown. (A) is a first layer connecting plate, (A) is FIG. 4 is a diagram showing a second-layer connection plate, (c) a third-layer connection plate, and (d) a fourth-layer connection plate. 従来の３レベルインバータを示す回路図である。It is a circuit diagram which shows the conventional 3 level inverter.

実施の形態１．
図１は、この発明の実施形態１の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。図１において、３レベルインバータ１００は、互いに並列に接続される、ａ群の３レベルインバータ１００ａとｂ群の３レベルインバータ１００ｂとで構成されている。そして、この３レベルインバータ１００ａと１００ｂとが所定の接続をされて、後段の図２、３の回路を構成している。 Embodiment 1 FIG.
FIG. 1 is a configuration diagram showing the arrangement of each package and a DC power source and the connection between each package and the DC power source in the three-level inverter according to Embodiment 1 of the present invention. In FIG. 1, the three-level inverter 100 is configured by a group a three-level inverter 100 a and a group b three-level inverter 100 b connected in parallel to each other. The three-level inverters 100a and 100b are connected to each other to configure the circuits shown in FIGS.

ａ群の３レベルインバータ１００ａは、第１から第４のスイッチング素子であるＩＧＢＴ１ａ〜４ａを有している。ｂ群の３レベルインバータ１００ｂは、第１から第４のスイッチング素子であるＩＧＢＴ１ｂ〜４ｂを有している。
なお、ここでは、スイッチング素子、ＩＧＢＴは、図に示すように、それぞれ逆並列接続されたフライホイールダイオードとして、寄生ダイオード、または、外付けのダイオードを含むものとする。 The a-level three-level inverter 100a includes IGBTs 1a to 4a that are first to fourth switching elements. The b-level three-level inverter 100b includes IGBTs 1b to 4b which are first to fourth switching elements.
Here, as shown in the figure, the switching element and the IGBT include parasitic diodes or external diodes as flywheel diodes connected in antiparallel.

第１のＩＧＢＴ１ａと１ｂの正極端子であるコレクタＣ１は、直流電源９の正極端子Ｐに接続され、同負極端子であるエミッタＥ１は、第２のＩＧＢＴ２ａと２ｂの正極端子であるコレクタＣ２とともに端子Ｃ２Ｅ１として、第１の結合ダイオード５ａと５ｂの負極端子であるカソードＫに接続されている。
第１の結合ダイオード５ａと５ｂの正極端子であるアノードＡは、第２の結合ダイオード６ａと６ｂの負極端子であるカソードＫとともに直流電源９の中間端子Ｍに接続されている。第２のＩＧＢＴ２ａと２ｂの負極端子であるエミッタＥ２は、第３のＩＧＢＴ３ａと３ｂの正極端子であるコレクタＣ１とともに交流出力端子ＡＣに接続されている。第３のＩＧＢＴ３ａと３ｂの負極端子であるエミッタＥ１は、第４のＩＧＢＴ４ａと４ｂの正極端子であるコレクタＣ２とともに端子Ｃ２Ｅ１として、第２の結合ダイオード６ａと６ｂの正極端子であるアノードＡに接続されている。
第４のＩＧＢＴ４ａと４ｂの負極端子であるエミッタＥ２は、直流電源９の負極端子Ｎに接続されている。 The collector C1 which is the positive terminal of the first IGBTs 1a and 1b is connected to the positive terminal P of the DC power supply 9, and the emitter E1 which is the negative terminal is a terminal together with the collector C2 which is the positive terminal of the second IGBTs 2a and 2b. C2E1 is connected to the cathode K which is the negative terminal of the first coupling diodes 5a and 5b.
The anode A which is the positive terminal of the first coupling diodes 5a and 5b is connected to the intermediate terminal M of the DC power supply 9 together with the cathode K which is the negative terminal of the second coupling diodes 6a and 6b. The emitter E2 which is the negative terminal of the second IGBTs 2a and 2b is connected to the AC output terminal AC together with the collector C1 which is the positive terminal of the third IGBTs 3a and 3b. The emitter E1 which is the negative terminal of the third IGBTs 3a and 3b is connected to the anode A which is the positive terminal of the second coupling diodes 6a and 6b as the terminal C2E1 together with the collector C2 which is the positive terminal of the fourth IGBTs 4a and 4b. Has been.
The emitter E2 which is the negative terminal of the fourth IGBTs 4a and 4b is connected to the negative terminal N of the DC power supply 9.

ａ群の３レベルインバータ１００ａにおいては、第１のＩＧＢＴ１ａと第２のＩＧＢＴ２ａが１つとなるようにパッケージ化され、所謂、２イン１パッケージである第１の素子パッケージ１１ａとされている。
即ち、これら両素子１ａ、２ａを同一面上に配置内蔵しその正極側端子であるＣ１と負極側端子であるＥ２と中間側端子であるＣ２Ｅ１とをその長手方向に配した矩形平板状の第１の素子パッケージ１１ａで構成している。
第３のＩＧＢＴ３ａと第４のＩＧＢＴ４ａは、同じく、第２の素子パッケージ１２ａとされている。第１の結合ダイオード５ａと第２の結合ダイオード６ａは、同じくダイオードパッケージ１３ａとされている。
なお、ダイオードパッケージ１３ａでは、その正極側端子である第２の結合ダイオード６ａのアノードＡへの接続端子と、その負極側端子である第１の結合ダイオード５ａのカソードＫへの接続端子と、その中間側端子である、第１の結合ダイオード５ａのアノードＡおよび第２の結合ダイオード６ａのカソードＫへの接続端子とがその長手方向に配されている。 In the three-level inverter 100a of the group a, the first IGBT 1a and the second IGBT 2a are packaged so as to be one, and the first element package 11a which is a so-called 2-in-1 package.
That is, the two elements 1a and 2a are arranged and incorporated on the same surface, and the positive terminal C1, the negative terminal E2, and the intermediate terminal C2E1 are arranged in the longitudinal direction of the rectangular flat plate. 1 element package 11a.
Similarly, the third IGBT 3a and the fourth IGBT 4a are the second element package 12a. The first coupling diode 5a and the second coupling diode 6a are also formed as a diode package 13a.
In the diode package 13a, the connection terminal to the anode A of the second coupling diode 6a that is the positive terminal, the connection terminal to the cathode K of the first coupling diode 5a that is the negative terminal, A connecting terminal to the anode A of the first coupling diode 5a and the cathode K of the second coupling diode 6a, which are intermediate terminals, are arranged in the longitudinal direction.

ｂ群の３レベルインバータ１００ｂにおいても同様に、第１のＩＧＢＴ１ｂと第２のＩＧＢＴ２ｂが、第１の素子パッケージ１１ｂとされている。第３のＩＧＢＴ３ｂと第４のＩＧＢＴ４ｂは、同じく第２の素子パッケージ１２ｂとされている。第１の結合ダイオード５ｂと第２の結合ダイオード６ｂは、同じくダイオードパッケージ１３ｂとされている。 Similarly, in the b-level three-level inverter 100b, the first IGBT 1b and the second IGBT 2b are used as the first element package 11b. The third IGBT 3b and the fourth IGBT 4b are the same as the second element package 12b. The first coupling diode 5b and the second coupling diode 6b are also formed as a diode package 13b.

そして、ａ、ｂ両群の各パッケージ１１ａ〜１３ａ、１１ｂ〜１３ｂを、同一面上に、各パッケージの長手方向が配置上の中心線ＣＬに対して平行となるよう、かつ、第１および第２の素子パッケージ１１ａと１２ａおよび１１ｂと１２ｂとをそれぞれその長手方向に縦列させるとともに、素子パッケージ１１ａ、１２ａと素子パッケージ１１ｂ、１２ｂとを中心線ＣＬを挟んで直接向き合うように配置し、ダイオードパッケージ１３ａとダイオードパッケージ１３ｂとは、以上の素子パッケージの外側に配置する。即ち、素子パッケージ１１ａ、１１ｂ、１２ａ、１２ｂがダイオードパッケージ１３ａ、１３ｂより中心線ＣＬ側に位置するように配置する。 The first and second packages 11a to 13a and 11b to 13b in both groups a and b are arranged on the same plane so that the longitudinal direction of each package is parallel to the center line CL on the arrangement. The element packages 11a and 12a and the element packages 11b and 12b are vertically arranged in the longitudinal direction, and the element packages 11a and 12a and the element packages 11b and 12b are arranged so as to face each other directly with the center line CL interposed therebetween. 13a and the diode package 13b are arranged outside the element package. That is, the element packages 11a, 11b, 12a, and 12b are arranged so as to be positioned closer to the center line CL than the diode packages 13a and 13b.

また、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂが縦列する方向の一端に直流電源９を配置し、かつ、第１の素子パッケージ１１ａ、１１ｂが第２の素子パッケージ１２ａ、１２ｂより直流電源９に近くなるように配置している。 Further, the DC power supply 9 is disposed at one end in the direction in which the first element packages 11a and 11b and the second element packages 12a and 12b are arranged in a column, and the first element packages 11a and 11b are the second element package 12a. , 12b is arranged closer to the DC power source 9.

図２、３は、図１の３レベルインバータ１００の回路において、３レベルインバータとして動作するときの電流経路を示し、後述するモード１〜モード６が変化するときの電流経路を説明する図である。なお、この図２、３は、後段で説明する、この発明の実施の形態２の３レベルインバータ３００の場合もそのまま流用する。 2 and 3 are diagrams illustrating a current path when operating as a three-level inverter in the circuit of the three-level inverter 100 of FIG. 1, and illustrating a current path when mode 1 to mode 6 to be described later change. . 2 and 3 are also used as they are in the case of the three-level inverter 300 according to the second embodiment of the present invention described later.

図２（ア）は、モード１からモード２へ変化する時の電流経路を説明する図である。
ＩＧＢＴ１ａ、１ｂ、ＩＧＢＴ２ａ、２ｂがオンし、ＩＧＢＴ３ａ、３ｂ、ＩＧＢＴ４ａ、４ｂがオフした状態のモード１では、電流が、直流電源９を構成するコンデンサ７→配線インダクタンスＬ１→ＩＧＢＴ１ａ、１ｂ→ＩＧＢＴ２ａ、２ｂ→交流出力端子ＡＣの経路で流れる（電流（１））。 FIG. 2A is a diagram illustrating a current path when the mode 1 is changed to the mode 2.
In the mode 1 in which the IGBTs 1a, 1b, IGBT2a, 2b are turned on and the IGBTs 3a, 3b, IGBT4a, 4b are turned off, the current is a capacitor 7 constituting the DC power supply 9 → wiring inductance L1 → IGBT1a, 1b → IGBT2a, 2b → Flows along the path of the AC output terminal AC (current (1)).

次に、状態がモード１からモード２へ変化するとき、ＩＧＢＴ１ａ、１ｂがターンオフし、電流は、直流電源９の中間端子Ｍ→配線インダクタンスＬ２→結合ダイオード５ａ、５ｂ→配線インダクタンスＬ３→ＩＧＢＴ２ａ、２ｂ→交流出力端子ＡＣの経路に転流する（電流（２））。このとき、配線インダクタンスＬ１を介してＩＧＢＴ１ａ、１ｂに流れていた電流（１）は減少し、逆に、配線インダクタンスＬ２、結合ダイオード５ａ、５ｂ、配線インダクタンスＬ３を介してＩＧＢＴ２ａ、２ｂに流れる電流は増加する。 Next, when the state changes from mode 1 to mode 2, the IGBTs 1a and 1b are turned off, and the current flows between the intermediate terminal M of the DC power supply 9 → the wiring inductance L2 → the coupling diodes 5a and 5b → the wiring inductance L3 → the IGBT 2a and 2b. → Commutates to the path of the AC output terminal AC (current (2)). At this time, the current (1) flowing to the IGBTs 1a and 1b via the wiring inductance L1 decreases, and conversely, the current flowing to the IGBTs 2a and 2b via the wiring inductance L2, the coupling diodes 5a and 5b, and the wiring inductance L3 is To increase.

従って、配線インダクタンスＬ１には電流（１）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ１＝Ｖ１が図示矢印の向きに誘起される。また、配線インダクタンスＬ２、Ｌ３には、それぞれ、電流（２）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ２＝Ｖ２、ｄｉ／ｄｔ×Ｌ３＝Ｖ３が同じく図示矢印の向きに誘起される。このため、この転流時には、ＩＧＢＴ１ａ、１ｂには、コンデンサ７の電圧＋Ｖ１＋Ｖ２＋Ｖ３の電圧がサージ電圧として印加されることになる。 Therefore, a voltage due to the reduction rate of current (1) −di / dt = −di / dt × L1 = V1 is induced in the wiring inductance L1 in the direction of the arrow shown in the drawing. Further, in the wiring inductances L2 and L3, voltages = di / dt × L2 = V2 and di / dt × L3 = V3 according to the increase rate di / dt of the current (2) are similarly induced in the directions of the illustrated arrows. . Therefore, during this commutation, the voltage of the capacitor 7 + V1 + V2 + V3 is applied as a surge voltage to the IGBTs 1a and 1b.

図２（イ）は、モード２からモード３へ変化する時の電流経路を説明する図である。モード２からモード３に変化するとき、ＩＧＢＴ２ａ、２ｂがターンオフするため電流（２）が減少し、直流電源９を構成するコンデンサ８から配線インダクタンスＬ５を介してＩＧＢＴ３ａ、３ｂ、ＩＧＢＴ４ａ、４ｂのフライホイールダイオードを流れる電流（３）が増加する。この結果、配線インダクタンスＬ２、Ｌ３には電流（２）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ２＝Ｖ２、−ｄｉ／ｄｔ×Ｌ３＝Ｖ３が図示矢印の向きに誘起される。また、配線インダクタンスＬ５には、電流（３）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ５＝Ｖ５が図示矢印の向きに誘起される。このため、この転流時に、ＩＧＢＴ２ａ、２ｂには、コンデンサ８の電圧＋Ｖ２＋Ｖ３＋Ｖ５の電圧がサージ電圧として印加されることになる。 FIG. 2A is a diagram for explaining a current path when the mode 2 changes to the mode 3. When the mode 2 changes to the mode 3, the current (2) decreases because the IGBTs 2a and 2b are turned off, and the flywheels of the IGBTs 3a, 3b, IGBTs 4a and 4b from the capacitor 8 constituting the DC power supply 9 through the wiring inductance L5. The current (3) flowing through the diode increases. As a result, the wiring inductances L2 and L3 are induced in the direction of the arrow shown in the figure by the voltage (−di / dt × L2 = V2 and −di / dt × L3 = V3) due to the reduction rate of the current (2) −di / dt. . Further, in the wiring inductance L5, a voltage = di / dt × L5 = V5 due to an increase rate di / dt of the current (3) is induced in the direction of the arrow shown in the drawing. For this reason, at the time of this commutation, the voltage of the capacitor 8 + V2 + V3 + V5 is applied as a surge voltage to the IGBTs 2a and 2b.

図３（ウ）は、モード４からモード５へ変化する時の電流経路を説明する図である。ＩＧＢＴ３ａ、３ｂ、ＩＧＢＴ４ａ、４ｂがオンし、ＩＧＢＴ１ａ、１ｂ、ＩＧＢＴ２ａ、２ｂがオフした状態のモード４では、電流は、交流出力端子ＡＣ→ＩＧＢＴ３ａ、３ｂ→ＩＧＢＴ４ａ、４ｂ→配線インダクタンスＬ５→負極端子Ｎの経路で流れている（電流（４））。次に、モード４からモード５へ変化するとき、ＩＧＢＴ４ａ、４ｂがターンオフし、電流が交流出力端子ＡＣ→ＩＧＢＴ３ａ、３ｂ→配線インダクタンスＬ４→結合ダイオード６ａ、６ｂ→配線インダクタンスＬ２→中間端子Ｍの経路に転流する（電流（５））。このとき、ＩＧＢＴ４ａ、４ｂを介して配線インダクタンスＬ５に流れていた電流（４）は減少し、逆に配線インダクタンスＬ４、Ｌ２を介して結合ダイオード６ａ、６ｂに流れる電流は増加する。従って、配線インダクタンスＬ５には電流（４）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ５＝Ｖ５が図示矢印の向きに誘起される。また、配線インダクタンスＬ２、Ｌ４には、それぞれ電流（５）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ２＝Ｖ２、ｄｉ／ｄｔ×Ｌ４＝Ｖ４が図示矢印の向きに誘起される。このため、この転流時には、ＩＧＢＴ４には、コンデンサ８の電圧＋Ｖ５＋Ｖ２＋Ｖ４の電圧がサージ電圧として印加されることになる。 FIG. 3C is a diagram for explaining a current path when changing from mode 4 to mode 5. In mode 4 with the IGBTs 3a, 3b, IGBT4a, 4b turned on and the IGBTs 1a, 1b, IGBT2a, 2b turned off, the current is AC output terminals AC → IGBT3a, 3b → IGBT4a, 4b → wiring inductance L5 → negative terminal N (Current (4)). Next, when the mode 4 changes to the mode 5, the IGBTs 4a and 4b are turned off, and the current passes through the AC output terminals AC → IGBTs 3a and 3b → the wiring inductance L4 → the coupling diodes 6a and 6b → the wiring inductance L2 → the intermediate terminal M. (Current (5)). At this time, the current (4) flowing through the wiring inductance L5 via the IGBTs 4a and 4b decreases, and conversely, the current flowing through the coupling diodes 6a and 6b via the wiring inductances L4 and L2 increases. Therefore, a voltage due to the reduction rate of the current (4) −di / dt = −di / dt × L5 = V5 is induced in the wiring inductance L5 in the direction of the arrow shown in the drawing. Further, in the wiring inductances L2 and L4, voltages = di / dt × L2 = V2 and di / dt × L4 = V4 are induced in the directions indicated by the arrows, respectively, due to the increase rate di / dt of the current (5). For this reason, at the time of this commutation, the voltage of the capacitor 8 + V5 + V2 + V4 is applied to the IGBT 4 as a surge voltage.

図３（エ）は、モード５からモード６へ変化する時の電流経路を説明する図である。モード５からモード６に変化するとき、ＩＧＢＴ３ａ、３ｂがターンオフするため電流（５）が減少し、配線インダクタンスＬ１を介してＩＧＢＴ１ａ、１ｂ及びＩＧＢＴ２ａ、２ｂのフライホイールダイオードを流れる電流（６）が増加する。従って、配線インダクタンスＬ２、Ｌ４には、電流（５）の減少率−ｄｉ／ｄｔによる電圧＝−ｄｉ／ｄｔ×Ｌ２＝Ｖ２、−ｄｉ／ｄｔ×Ｌ４＝Ｖ４が図示矢印の向きに誘起される。また、配線インダクタンスＬ１には、電流（６）の増加率ｄｉ／ｄｔによる電圧＝ｄｉ／ｄｔ×Ｌ１＝Ｖ１が図示矢印の向きに誘起される。このため、この転流時に、ＩＧＢＴ３ａ、３ｂには、コンデンサ７の電圧＋Ｖ２＋Ｖ４＋Ｖ１の電圧がサージ電圧として印加されることになる。 FIG. 3D is a diagram for explaining a current path when the mode 5 is changed to the mode 6. When changing from mode 5 to mode 6, the current (5) decreases because the IGBTs 3a and 3b are turned off, and the current (6) flowing through the flywheel diodes of the IGBTs 1a and 1b and the IGBTs 2a and 2b via the wiring inductance L1 increases. To do. Therefore, in the wiring inductances L2 and L4, the voltage (−di / dt × L2 = V2 and −di / dt × L4 = V4 due to the reduction rate of the current (5) −di / dt is induced in the direction of the arrow in the drawing. . In addition, a voltage = di / dt × L1 = V1 due to an increase rate di / dt of the current (6) is induced in the wiring inductance L1 in the direction of the arrow in the drawing. For this reason, at the time of this commutation, the voltage of the capacitor 7 + V2 + V4 + V1 is applied as a surge voltage to the IGBTs 3a and 3b.

そして、上述の転流動作の中で最も配線インダクタンスが大きくなる時は、図２（イ）に示されたモード２からモード３への変化時と、図３（エ）に示されたモード５からモード６への変化時である。即ち、図２（イ）に示された二点鎖線の電流路（ａ）および、図３（エ）に示された二点鎖線の電流路（ｂ）にサージ電圧が印加されるときである。そのため、上述の転流動作によるサージ電圧（ターンオフサージ電圧）を低減するには、電流路（ａ）および（ｂ）における配線インダクタンスを小さくしてやればよい。 When the wiring inductance becomes the largest in the above-described commutation operation, the mode 2 changes to the mode 3 shown in FIG. 2 (a) and the mode 5 shown in FIG. 3 (d). It is the time of change from mode to mode 6. That is, when a surge voltage is applied to the current path (a) of the two-dot chain line shown in FIG. 2 (a) and the current path (b) of the two-dot chain line shown in FIG. 3 (d). . Therefore, in order to reduce the surge voltage (turn-off surge voltage) due to the above-described commutation operation, the wiring inductance in the current paths (a) and (b) may be reduced.

そして、電流路の配線インダクタンスを小さくするには、その配線長さを短くするか、あるいは、電流路を互いに近接する往復路で形成し、当該往復路を流れる電流により発生する磁界を互いに打ち消し合うようにすればよい。なお、これに関しては、各パッケージと直流電源との間の電気的な接続手段である積層接続板４０の説明の際に詳しく述べる。 In order to reduce the wiring inductance of the current path, the wiring length is shortened, or the current path is formed by a reciprocating path close to each other, and the magnetic fields generated by the currents flowing through the reciprocating path cancel each other. What should I do? This will be described in detail in the description of the laminated connection plate 40 which is an electrical connection means between each package and the DC power supply.

次に、図２、３の回路図で説明した転流動作を、図１に示した実際の配置構成の上から検討する。
既述したように、転流動作の中で最も配線インダクタンスが大きくなるのは、モード２からモード３へ変化する時とモード５からモード６への変化する時である。
モード２からモード３へ変化する時のサージ電圧が印加される電流路（ｃ）を、図４に太線の一点鎖線にて示す。また、モード５からモード６へ変化する時のサージ電圧が印加される電流路（ｄ）を、図５に太線の二点鎖線にて示す。これらの電流路（ｃ）および（ｄ）に発生する配線インダクタンスを小さくするには、その配線長さを短くするとともに、電流路を互いに近接する往復路で形成し、当該往復路を流れる電流により発生する磁界を互いに打ち消し合うようにする方法が有効である。 Next, the commutation operation described in the circuit diagrams of FIGS. 2 and 3 will be considered from the actual arrangement shown in FIG.
As described above, the wiring inductance becomes the largest in the commutation operation when the mode 2 changes to the mode 3 and when the mode 5 changes to the mode 6.
A current path (c) to which a surge voltage is applied when changing from mode 2 to mode 3 is indicated by a dashed line in FIG. Further, a current path (d) to which a surge voltage is applied when changing from mode 5 to mode 6 is indicated by a thick two-dot chain line in FIG. In order to reduce the wiring inductance generated in these current paths (c) and (d), the wiring length is shortened, the current paths are formed by reciprocating paths close to each other, and the current flowing in the reciprocating paths is An effective method is to cancel out the generated magnetic fields.

図６は、３レベルインバータ１００を上部から見た図である。ａ群の３レベルインバータ１００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ１００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０の上面の実装面に実装されている。各素子の配置に関しては、図１の配置構成図で示した通りである。 FIG. 6 is a view of the three-level inverter 100 as viewed from above. All the packages 11a, 12a, 13a of the group 3 three-level inverter 100a and the packages 11b, 12b, 13b of the group b three-level inverter 100b are mounted on the mounting surface on the upper surface of the cooler 30. . The arrangement of each element is as shown in the arrangement configuration diagram of FIG.

冷却器３０は、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｂが発生する熱を吸収する。また、コンデンサ７、８からなる直流電源９は、図示しない装置の取付面である同一平面上にこの冷却器３０とともに設置されている。このように、本実施形態１においては、ａ群の３レベルインバータ１００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ１００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０上に搭載されている。
そして、この冷却器３０と直流電源９とが同一平面上に配置されている。直流電源９は、コンデンサ７、８の高さが冷却器３０の高さ（厚さ）と相殺されて、コンデンサ７、８の接続端子と各パッケージの接続端子とが同一平面上になるように配置されている。このようにして、装置の薄型化が図られている。 The cooler 30 absorbs heat generated by the packages 11a to 13a and the packages 11b to 13b. The DC power source 9 including the capacitors 7 and 8 is installed together with the cooler 30 on the same plane as a mounting surface of a device (not shown). As described above, in the first embodiment, all the packages 11b, 12b, and 13b of the packages 11a, 12a, and 13a of the group a three-level inverter 100a and the group b of the three-level inverter 100b are included in the cooler. 30 on board.
And this cooler 30 and DC power supply 9 are arrange | positioned on the same plane. In the DC power source 9, the heights of the capacitors 7 and 8 are offset with the height (thickness) of the cooler 30, so that the connection terminals of the capacitors 7 and 8 and the connection terminals of the packages are on the same plane. Has been placed. In this way, the device is made thinner.

実装されたパッケージの上部に、パッケージ間の必要な電気的接続をする積層接続板４０が設けられている。積層接続板４０は、間に絶縁層を挟んだ複数層の平板状の接続板が積層されて作製されている。この積層接続板４０によって、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｃおよび直流電源９が電気的に接続されている。 A laminated connection plate 40 for making necessary electrical connection between the packages is provided on the upper part of the package that is mounted. The laminated connecting plate 40 is produced by laminating a plurality of layers of flat connecting plates with an insulating layer interposed therebetween. Each package 11a to 13a, the packages 11b to 13c, and the DC power source 9 are electrically connected by the laminated connection plate 40.

そして、本実施形態１においては、第１、第２のＩＧＢＴ１ａ、２ａと１ｂ、２ｂおよび第３、第４のＩＧＢＴ３ａ、４ａと３ｂ、４ｂが、それぞれ矩形平板状の１個の素子パッケージとされ、第１、第２の結合ダイオード５ａ、６ａと５ｂ、６ｂが、それぞれ矩形平板状の１個のダイオードパッケージとされ、縦に並んだ２個の素子パッケージに対してダイオードパッケージが平行に配置されているので、電流路の長さを短くできるとともに、各電流路の往路と復路の離間距離を小さくすることができ、電流路に存在する配線インダクタンスを低減させている。 In the first embodiment, each of the first and second IGBTs 1a, 2a and 1b, 2b and the third and fourth IGBTs 3a, 4a, 3b, and 4b is formed as one element having a rectangular flat plate shape. The first and second coupling diodes 5a, 6a and 5b, 6b are each formed as one rectangular flat plate-shaped diode package, and the diode package is arranged in parallel with the two device packages arranged vertically. As a result, the length of the current path can be shortened, and the distance between the forward path and the return path of each current path can be decreased, thereby reducing the wiring inductance existing in the current path.

図７は、本実施形態１の３レベルインバータ１００の積層接続板４０を構成する各層の接続板を、各層毎に個別に図示したもので、図７（ア）は、第１層の接続板、図７（イ）は、第２層の接続板、図７（ウ）は、第３層の接続板、図７（エ）は、第４層の接続板を示す。 FIG. 7 shows the connection plates of each layer constituting the laminated connection plate 40 of the three-level inverter 100 of Embodiment 1 individually for each layer. FIG. 7A shows the connection plate of the first layer. 7A shows a second-layer connection plate, FIG. 7C shows a third-layer connection plate, and FIG. 7D shows a fourth-layer connection plate.

図７（ア）の第１層の接続板４１は、交流出力端子ＡＣと第２のＩＧＢＴ２ａ、２ｂのエミッタＥ２と第３のＩＧＢＴ３ａ、３ｂのコレクタＣ１との間の電気的接続を行っている。
図７（イ）の第２層の接続板４２は、直流電源９の負極端子Ｎと第４のＩＧＢＴ４ａ、４ｂのエミッタＥ２との間の電気的接続を行うとともに、全てのＩＧＢＴ１ａ〜４ｂ、結合ダイオード５ａ〜６ｂ、および直流電源９を覆うように大きな面積に形成されている。
図７（ウ）の第３層の接続板４３は、直流電源９の中間端子Ｍと第１の結合ダイオード５ａ、５ｂのアノードＡと第２の結合ダイオード６ａ、６ｂのカソードＫとの間の電気的接続を行うとともに、全てのＩＧＢＴ１ａ〜４ｂ、結合ダイオード５ａ〜６ｂ、および直流電源９を覆うように大きな面積に形成されている。 The connection plate 41 of the first layer in FIG. 7A performs electrical connection between the AC output terminal AC, the emitter E2 of the second IGBT 2a, 2b, and the collector C1 of the third IGBT 3a, 3b. .
The connection plate 42 of the second layer in FIG. 7A performs electrical connection between the negative terminal N of the DC power supply 9 and the emitter E2 of the fourth IGBTs 4a and 4b, and all the IGBTs 1a to 4b are coupled. It is formed in a large area so as to cover the diodes 5 a to 6 b and the DC power supply 9.
The connection plate 43 of the third layer in FIG. 7C is between the intermediate terminal M of the DC power source 9, the anode A of the first coupling diodes 5a and 5b, and the cathode K of the second coupling diodes 6a and 6b. While making electrical connection, it is formed in a large area so as to cover all IGBTs 1a to 4b, coupling diodes 5a to 6b, and DC power supply 9.

図７（エ）の第４層の接続板は、同じ第４層の面状に形成される、以下の第１の分割接続板４４と第２の分割接続板４５と第３の分割接続板４６とから構成される。
第１の分割接続板４４は、直流電源９の正極端子Ｐと第１のＩＧＢＴ１ａ、１ｂのコレクタＣ１との間の電気的接続を行っている。
第２の分割接続板４５は、第２のＩＧＢＴ２ａ、２ｂのコレクタ（第１のＩＧＢＴ１ａ、１ｂのエミッタ）Ｃ２Ｅ１と第１の結合ダイオード５ａ、５ｂのカソードＫとの間の電気的接続を行っている。
第３の分割接続板４６は、第４のＩＧＢＴ４ａ、４ｂのコレクタ（第３のＩＧＢＴ３ａ、３ｂのエミッタ）Ｃ２Ｅ１と第２の結合ダイオード６ａ、６ｂのアノードＡとの間の電気的接続を行っている。 The connection plate of the 4th layer of Drawing 7 (D) is formed in the surface of the same 4th layer, the following 1st division connection plate 44, the 2nd division connection plate 45, and the 3rd division connection plate 46.
The first divided connection plate 44 performs electrical connection between the positive terminal P of the DC power supply 9 and the collectors C1 of the first IGBTs 1a and 1b.
The second split connection plate 45 performs electrical connection between the collectors (emitters of the first IGBTs 1a and 1b) C2E1 of the second IGBTs 2a and 2b and the cathodes K of the first coupling diodes 5a and 5b. Yes.
The third divided connection plate 46 performs electrical connection between the collectors of the fourth IGBTs 4a and 4b (emitters of the third IGBTs 3a and 3b) C2E1 and the anodes A of the second coupling diodes 6a and 6b. Yes.

図７に示す、これら４つの層を構成する接続板４１〜４６の形状および先の図４、図５で説明した転流時の電流路を合わせ検討することにより、以下の効果が得られることが判る。即ち、流れる電流の経路が一部分において重なる部分がある。また、この重なる部分のうち、方向が逆で互いに近づいている箇所がある。このような箇所においては、それぞれの電流により発生する磁界が互いに打ち消し合い一定の配線インダクタンスの低減を見込むことができる。 The following effects can be obtained by considering the shape of the connection plates 41 to 46 constituting these four layers shown in FIG. 7 and the current path at the time of commutation described in FIGS. I understand. That is, there is a portion where the paths of the flowing current partially overlap. In addition, among the overlapping portions, there are places where the directions are opposite and close to each other. In such places, the magnetic fields generated by the respective currents cancel each other, and a constant reduction in wiring inductance can be expected.

なお、以上の説明では、スイッチング素子としてＩＧＢＴを使用しているが、他のスイッチング素子、例えば、トランジスタ、インテリジェントパワーモジュールあるいはＦＥＴ等であっても同様の効果を得ることができる。 In the above description, the IGBT is used as the switching element. However, the same effect can be obtained even with other switching elements such as a transistor, an intelligent power module, or an FET.

以上のように、この発明の実施の形態１における３レベルインバータにおいては、ａ、ｂ両群の各パッケージ１１ａ〜１３ｂを、同一面上に、各パッケージの長手方向が配置上の中心線ＣＬに対して平行となるよう、かつ、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂをそれぞれ長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置したので、ａ、ｂ群各々の第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとの、配置上の中心線ＣＬからの距離が同じとなり、配線インダクタンスの相違が生じにくく、第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとでサージ電圧や損失の発生具合が異なりにくい。
また、ａ、ｂ各群の第１〜第４のＩＧＢＴ１ａ〜４ｂのそれぞれの負極端子を互いに直接導体で接続するようにしたので、第１〜第４のＩＧＢＴのａ、ｂ各群における負極端子の電位が共通となり、制御電極−負極端子間電圧の変動が生じにくい。 As described above, in the three-level inverter according to Embodiment 1 of the present invention, the packages 11a to 13b in both groups a and b are arranged on the same plane, and the longitudinal direction of each package is set to the center line CL on the arrangement. The first element packages 11a and 11b and the second element packages 12a and 12b are arranged in parallel in the longitudinal direction so that the element packages are positioned closer to the center line than the diode package. Therefore, the distance between the first element package 11a, 11b and the second element package 12a, 12b of each of the a and b groups from the center line CL on the arrangement becomes the same, and the difference in wiring inductance hardly occurs. The occurrence of surge voltage and loss is unlikely to differ between the first device package 11a, 11b and the second device package 12a, 12b.
In addition, since the negative terminals of the first to fourth IGBTs 1a to 4b in the groups a and b are directly connected to each other by a conductor, the negative terminals in the groups a and b of the first to fourth IGBTs. Are common and the voltage between the control electrode and the negative terminal is less likely to vary.

また、第１および第２の素子パッケージ１１ａ〜１２ｂがそれぞれ縦列する方向の一端に直流電源９を配置し、かつ、第１の素子パッケージ１１ａ、１１ｂが第２の素子パッケージ１２ａ、１２ｂより直流電源９に近くなるように配置するとともに、各パッケージ１１ａ〜１３ｂおよび直流電源９の相互間を、間に絶縁層を挟んだ第１層〜第４層の複数層の導電性の接続板４１〜４６を積層してなる積層接続板により接続する構成としたので、各パッケージ１１ａ〜１３ｂの接続端子と直流電源９の接続端子との間の積層接続板により形成される電流路において、往路と復路の離間距離を低減することができ、電流路に存在する配線インダクタンスを減少させることができる。
以上の結果、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することができる。 In addition, the DC power supply 9 is disposed at one end in the direction in which the first and second element packages 11a to 12b are arranged in a column, and the first element packages 11a and 11b are connected to the DC power supply from the second element packages 12a and 12b. 9 and the plurality of conductive connection plates 41 to 46 of the first layer to the fourth layer with an insulating layer interposed between each of the packages 11a to 13b and the DC power source 9. In the current path formed by the laminated connection plate between the connection terminals of the respective packages 11a to 13b and the connection terminal of the DC power supply 9, the forward path and the return path are connected. The separation distance can be reduced, and the wiring inductance existing in the current path can be reduced.
As a result, the turn-off surge voltage can be suppressed without the need for a snubber circuit, and variations in operation between parallel circuits can be suppressed, resulting in a compact, thin and stable long-term use of the device. be able to.

実施の形態２．
図８は、この発明の実施形態２の３レベルインバータにおける、各パッケージと直流電源の配置および各パッケージと直流電源との間の接続を示す構成図である。図８において、３レベルインバータ３００は、互いに並列に接続される、ａ群の３レベルインバータ３００ａとｂ群の３レベルインバータ３００ｂとで構成されている。そして、この３レベルインバータ３００ａと３００ｂとが所定の接続をされて、既述した図２、３の回路を構成している。 Embodiment 2. FIG.
FIG. 8 is a configuration diagram showing the arrangement of each package and a DC power source and the connection between each package and the DC power source in the three-level inverter according to Embodiment 2 of the present invention. In FIG. 8, the three-level inverter 300 includes a group a three-level inverter 300 a and a group b three-level inverter 300 b connected in parallel to each other. The three-level inverters 300a and 300b are connected to each other to constitute the circuits shown in FIGS.

ａ群の３レベルインバータ３００ａは、第１から第４のスイッチング素子であるＩＧＢＴ１ａ〜４ａを有している。ｂ群の３レベルインバータ３００ｂは、第１から第４のスイッチング素子であるＩＧＢＴ１ｂ〜４ｂを有している。
各ＩＧＢＴと結合ダイオードと直流電源９との接続は実施の形態１と同様であり、ここでは再度の説明は省略する。 The a-level three-level inverter 300a includes IGBTs 1a to 4a that are first to fourth switching elements. The b-level three-level inverter 300b includes IGBTs 1b to 4b which are first to fourth switching elements.
The connection between each IGBT, the coupling diode, and the DC power supply 9 is the same as that in the first embodiment, and the description thereof is omitted here.

ａ群の３レベルインバータ３００ａにおいては、第１のＩＧＢＴ１ａと第２のＩＧＢＴ２ａが１つとなるようにパッケージ化され、所謂、２イン１パッケージである第１の素子パッケージ１１ａとされている。
即ち、これら両素子１ａ、２ａを同一面上に配置内蔵しその正極側端子であるＣ１と負極側端子であるＥ２と中間側端子であるＣ２Ｅ１とをその長手方向に配した矩形平板状の第１の素子パッケージ１１ａで構成している。
第３のＩＧＢＴ３ａと第４のＩＧＢＴ４ａは、同じく、第２の素子パッケージ１２ａとされている。第１の結合ダイオード５ａと第２の結合ダイオード６ａは、同じくダイオードパッケージ１３ａとされている。 In the three-level inverter 300a of the a group, the first IGBT 1a and the second IGBT 2a are packaged so as to be one, and the so-called 2-in-1 package is the first element package 11a.
That is, the two elements 1a and 2a are arranged and incorporated on the same surface, and the positive terminal C1, the negative terminal E2, and the intermediate terminal C2E1 are arranged in the longitudinal direction of the rectangular flat plate. 1 element package 11a.
Similarly, the third IGBT 3a and the fourth IGBT 4a are the second element package 12a. The first coupling diode 5a and the second coupling diode 6a are also formed as a diode package 13a.

ｂ群の３レベルインバータ３００ｂにおいても同様に、第１のＩＧＢＴ１ｂと第２のＩＧＢＴ２ｂが、第１の素子パッケージ１１ｂとされている。第３のＩＧＢＴ３ｂと第４のＩＧＢＴ４ｂは、同じく第２の素子パッケージ１２ｂとされている。第１の結合ダイオード５ｂと第２の結合ダイオード６ｂは、同じくダイオードパッケージ１３ｂとされている。 Similarly, in the b-level three-level inverter 300b, the first IGBT 1b and the second IGBT 2b are used as the first element package 11b. The third IGBT 3b and the fourth IGBT 4b are the same as the second element package 12b. The first coupling diode 5b and the second coupling diode 6b are also formed as a diode package 13b.

また、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂが縦列する方向の一端に直流電源９を配置し、かつ、第２の素子パッケージ１２ａ、１２ｂが第１の素子パッケージ１１ａ、１１ｂより直流電源９に近くなるように配置している。 Further, the DC power source 9 is arranged at one end in the direction in which the first element packages 11a and 11b and the second element packages 12a and 12b are arranged in a column, and the second element packages 12a and 12b are the first element package 11a. , 11b and closer to the DC power source 9.

図８の３レベルインバータ３００の回路において、３レベルインバータとして動作するときの電流経路およびモード１〜モード６が変化するときの電流経路については、先の実施の形態１の図２、３で説明したと同様であるので、ここでは、再度の説明は省略する。 In the circuit of three-level inverter 300 in FIG. 8, the current path when operating as a three-level inverter and the current path when mode 1 to mode 6 are changed will be described with reference to FIGS. Since it is the same as that described above, the description thereof will be omitted here.

次に、先の図２、３の回路図で説明した転流動作を、本実施の形態２の図８に示した実際の配置構成の上から検討する。
既述したように、転流動作の中で最も配線インダクタンスが大きくなるのは、モード２からモード３へ変化する時とモード５からモード６への変化する時である。
モード２からモード３へ変化する時のサージ電圧が印加される電流路（ｃ）を、図９に太線の一点鎖線にて示す。また、モード５からモード６へ変化する時のサージ電圧が印加される電流路（ｄ）を、図１０に太線の二点鎖線にて示す。これらの電流路（ｃ）および（ｄ）に発生する配線インダクタンスを小さくするには、その配線長さを短くするとともに、電流路を互いに近接する往復路で形成し、当該往復路を流れる電流により発生する磁界を互いに打ち消し合うようにする方法が有効である。 Next, the commutation operation described with reference to the circuit diagrams of FIGS. 2 and 3 will be examined from the actual arrangement shown in FIG. 8 of the second embodiment.
As described above, the wiring inductance becomes the largest in the commutation operation when the mode 2 changes to the mode 3 and when the mode 5 changes to the mode 6.
A current path (c) to which a surge voltage is applied when changing from mode 2 to mode 3 is shown in FIG. Further, a current path (d) to which a surge voltage is applied when changing from mode 5 to mode 6 is indicated by a thick two-dot chain line in FIG. In order to reduce the wiring inductance generated in these current paths (c) and (d), the wiring length is shortened, the current paths are formed by reciprocating paths close to each other, and the current flowing in the reciprocating paths is An effective method is to cancel out the generated magnetic fields.

図１１は、３レベルインバータ３００を上部から見た図である。ａ群の３レベルインバータ３００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ３００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０の上面の実装面に実装されている。各素子の配置に関しては、図８の配置構成図で示した通りである。 FIG. 11 is a view of the three-level inverter 300 as viewed from above. All the packages 11a, 12a, 13a of the group 3 three-level inverter 300a and the packages 11b, 12b, 13b of the group b three-level inverter 300b are mounted on the mounting surface on the upper surface of the cooler 30. . The arrangement of each element is as shown in the arrangement configuration diagram of FIG.

冷却器３０は、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｂが発生する熱を吸収する。また、コンデンサ７、８からなる直流電源９は、図示しない装置の取付面である同一平面上にこの冷却器３０とともに設置されている。このように、本実施形態２においては、ａ群の３レベルインバータ３００ａの各パッケージ１１ａ、１２ａ、１３ａおよびｂ群の３レベルインバータ３００ｂの各パッケージ１１ｂ、１２ｂ、１３ｂの全てのパッケージが、冷却器３０上に搭載されている。
そして、この冷却器３０と直流電源９とが同一平面上に配置されている。直流電源９は、コンデンサ７、８の高さが冷却器３０の高さ（厚さ）と相殺されて、コンデンサ７、８の接続端子と各パッケージの接続端子とが同一平面上になるように配置されている。このようにして、装置の薄型化が図られている。 The cooler 30 absorbs heat generated by the packages 11a to 13a and the packages 11b to 13b. The DC power source 9 including the capacitors 7 and 8 is installed together with the cooler 30 on the same plane as a mounting surface of a device (not shown). As described above, in the second embodiment, all the packages 11b, 12b, and 13b of each of the packages 11a, 12a, and 13a of the a-group three-level inverter 300a and the three-level inverter 300b of the b-group are cooled. 30 on board.
And this cooler 30 and DC power supply 9 are arrange | positioned on the same plane. In the DC power source 9, the heights of the capacitors 7 and 8 are offset with the height (thickness) of the cooler 30, so that the connection terminals of the capacitors 7 and 8 and the connection terminals of the packages are on the same plane. Has been placed. In this way, the device is made thinner.

実装されたパッケージの上部に、パッケージ間の必要な電気的接続をする積層接続板６０が設けられている。積層接続板６０は、間に絶縁層を挟んだ複数層の平板状の接続板が積層されて作製されている。この積層接続板６０によって、各パッケージ１１ａ〜１３ａ、パッケージ１１ｂ〜１３ｃおよび直流電源９が電気的に接続されている。 A laminated connection plate 60 for making necessary electrical connection between the packages is provided on the upper part of the package that is mounted. The laminated connection plate 60 is produced by laminating a plurality of layers of flat connection plates with an insulating layer interposed therebetween. The stacked connection plate 60 electrically connects the packages 11a to 13a, the packages 11b to 13c, and the DC power supply 9.

そして、本実施形態２においては、また、第１、第２のＩＧＢＴ１ａ、２ａと１ｂ、２ｂおよび第３、第４のＩＧＢＴ３ａ、４ａと３ｂ、４ｂが、それぞれ矩形平板状の１個の素子パッケージとされ、第１、第２の結合ダイオード５ａ、６ａと５ｂ、６ｂが、それぞれ矩形平板状の１個のダイオードパッケージとされ、縦に並んだ２個の素子パッケージに対してダイオードパッケージが平行に配置されているので、電流路の長さを短くできるとともに、各電流路の往路と復路の離間距離を小さくすることができ、電流路に存在する配線インダクタンスを低減させている。 In the second embodiment, each of the first and second IGBTs 1a, 2a and 1b and 2b and the third and fourth IGBTs 3a, 4a and 3b and 4b is a single rectangular plate-shaped element package. The first and second coupling diodes 5a, 6a and 5b, 6b are each formed as one rectangular flat plate-shaped diode package, and the diode package is parallel to the two element packages arranged vertically. Since they are arranged, the length of the current path can be shortened, and the distance between the forward path and the return path of each current path can be decreased, and the wiring inductance existing in the current path is reduced.

図１２は、本実施形態２の３レベルインバータ３００の積層接続板６０を構成する各層の接続板を、各層毎に個別に図示したもので、図１２（ア）は、第１層の接続板、図１２（イ）は、第２層の接続板、図１２（ウ）は、第３層の接続板、図１２（エ）は、第４層の接続板を示す。 FIG. 12 shows the connection plates of each layer constituting the laminated connection plate 60 of the three-level inverter 300 of Embodiment 2 individually for each layer. FIG. 12A shows the connection plate of the first layer. FIG. 12 (a) shows a second-layer connection plate, FIG. 12 (c) shows a third-layer connection plate, and FIG. 12 (d) shows a fourth-layer connection plate.

図１２（ア）の第１層の接続板６１は、交流出力端子ＡＣと第２のＩＧＢＴ２ａ、２ｂのエミッタＥ２と第３のＩＧＢＴ３ａ、３ｂのコレクタＣ１との間の電気的接続を行っている。
図１２（イ）の第２層の接続板６２は、直流電源９の中間端子Ｍと第１の結合ダイオード５ａ、５ｂのアノードＡと第２の結合ダイオード６ａ、６ｂのカソードＫとの間の電気的接続を行っている。
図１２（ウ）の第３層の接続板６３は、直流電源９の正極端子Ｐと第１のＩＧＢＴ１ａ、１ｂのコレクタＣ１との間の電気的接続を行うとともに、全てのＩＧＢＴ１ａ〜４ｂ、結合ダイオード５ａ〜６ｂ、および直流電源９を覆うように大きな面積に形成されている。 The first layer connection plate 61 in FIG. 12A performs electrical connection between the AC output terminal AC, the emitter E2 of the second IGBT 2a, 2b, and the collector C1 of the third IGBT 3a, 3b. .
The connection plate 62 of the second layer in FIG. 12A is between the intermediate terminal M of the DC power source 9, the anode A of the first coupling diodes 5a and 5b, and the cathode K of the second coupling diodes 6a and 6b. Electrical connection is made.
The connection plate 63 in the third layer in FIG. 12C performs electrical connection between the positive terminal P of the DC power supply 9 and the collector C1 of the first IGBT 1a, 1b, and all the IGBTs 1a-4b are coupled. It is formed in a large area so as to cover the diodes 5 a to 6 b and the DC power supply 9.

図１２（エ）の第４層の接続板は、同じ第４層の面状に形成される、以下の第１の分割接続板６４と第２の分割接続板６５と第３の分割接続板６６とから構成される。
第１の分割接続板６４は、直流電源９の負極端子Ｎと第４のＩＧＢＴ４ａ、４ｂのエミッタＥ２との間の電気的接続を行っている。
第２の分割接続板６５は、第４のＩＧＢＴ４ａ、４ｂのコレクタ（第３のＩＧＢＴ３ａ、３ｂのエミッタ）Ｃ２Ｅ１と第２の結合ダイオード６ａ、６ｂのアノードＡとの間の電気的接続を行っている。
第３の分割接続板６６は、第２のＩＧＢＴ２ａ、２ｂのコレクタ（第１のＩＧＢＴ１ａ、１ｂのエミッタ）Ｃ２Ｅ１と第１の結合ダイオード５ａ、５ｂのカソードＫとの間の電気的接続を行っている。 The connection plate of the 4th layer of Drawing 12 (D) is formed in the shape of the same 4th layer, and the following 1st division connection plate 64, the 2nd division connection plate 65, and the 3rd division connection plate below 66.
The first divided connection plate 64 performs electrical connection between the negative terminal N of the DC power supply 9 and the emitter E2 of the fourth IGBTs 4a and 4b.
The second split connection plate 65 performs electrical connection between the collectors of the fourth IGBTs 4a and 4b (emitters of the third IGBTs 3a and 3b) C2E1 and the anodes A of the second coupling diodes 6a and 6b. Yes.
The third divided connection plate 66 performs electrical connection between the collectors (emitters of the first IGBTs 1a and 1b) C2E1 of the second IGBTs 2a and 2b and the cathodes K of the first coupling diodes 5a and 5b. Yes.

図１２に示す、これら４つの層を構成する接続板６１〜６６の形状および先の図９、図１０で説明した転流時の電流路を合わせ検討することにより、以下の効果が得られることが判る。即ち、流れる電流の経路が一部分において重なる部分がある。また、この重なる部分のうち、方向が逆で互いに近づいている箇所がある。このような箇所においては、それぞれの電流により発生する磁界が互いに打ち消し合い一定の配線インダクタンスの低減を見込むことができる。 By examining the shape of the connection plates 61 to 66 constituting these four layers shown in FIG. 12 and the current path at the time of commutation described in FIGS. 9 and 10, the following effects can be obtained. I understand. That is, there is a portion where the paths of the flowing current partially overlap. In addition, among the overlapping portions, there are places where the directions are opposite and close to each other. In such places, the magnetic fields generated by the respective currents cancel each other, and a constant reduction in wiring inductance can be expected.

以上のように、この発明の実施の形態２における３レベルインバータにおいては、ａ、ｂ両群の各パッケージ１１ａ〜１３ｂを、同一面上に、各パッケージの長手方向が配置上の中心線ＣＬに対して平行となるよう、かつ、第１の素子パッケージ１１ａ、１１ｂおよび第２の素子パッケージ１２ａ、１２ｂをそれぞれ長手方向に縦列させ、素子パッケージがダイオードパッケージより中心線側に位置するように配置したので、ａ、ｂ群各々の第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとの、配置上の中心線ＣＬからの距離が同じとなり、配線インダクタンスの相違が生じにくく、第１の素子パッケージ１１ａ、１１ｂと第２の素子パッケージ１２ａ、１２ｂとでサージ電圧や損失の発生具合が異なりにくい。
また、ａ、ｂ各群の第１〜第４のＩＧＢＴ１ａ〜４ｂのそれぞれの負極端子を互いに直接導体で接続するようにしたので、第１〜第４のＩＧＢＴのａ、ｂ各群における負極端子の電位が共通となり、制御電極−負極端子間電圧の変動が生じにくい。 As described above, in the three-level inverter according to the second embodiment of the present invention, the packages 11a to 13b of both groups a and b are arranged on the same plane, and the longitudinal direction of each package is set to the center line CL on the arrangement. The first element packages 11a and 11b and the second element packages 12a and 12b are arranged in parallel in the longitudinal direction so that the element packages are positioned closer to the center line than the diode package. Therefore, the distance between the first element package 11a, 11b and the second element package 12a, 12b of each of the a and b groups from the center line CL on the arrangement becomes the same, and the difference in wiring inductance hardly occurs. The occurrence of surge voltage and loss is unlikely to differ between the first device package 11a, 11b and the second device package 12a, 12b.
In addition, since the negative terminals of the first to fourth IGBTs 1a to 4b in the groups a and b are directly connected to each other by a conductor, the negative terminals in the groups a and b of the first to fourth IGBTs. Are common and the voltage between the control electrode and the negative terminal is less likely to vary.

また、第１および第２の素子パッケージ１１ａ〜１２ｂがそれぞれ縦列する方向の一端に直流電源９を配置し、かつ、第２の素子パッケージ１２ａ、１２ｂが第１の素子パッケージ１１ａ、１１ｂより直流電源９に近くなるように配置するとともに、各パッケージ１１ａ〜１３ｂおよび直流電源９の相互間を、間に絶縁層を挟んだ第１層〜第４層の複数層の導電性の接続板６１〜６６を積層してなる積層接続板により接続する構成としたので、各パッケージ１１ａ〜１３ｂの接続端子と直流電源９の接続端子との間の積層接続板により形成される電流路において、往路と復路の離間距離を低減することができ、電流路に存在する配線インダクタンスを減少させることができる。
以上の結果、スナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、並列回路間の動作ばらつきを抑制することができ、装置の小型・薄型化・長期使用安定化を実現することができる。 In addition, the DC power supply 9 is disposed at one end in the direction in which the first and second element packages 11a to 12b are vertically arranged, and the second element packages 12a and 12b are connected to the DC power supply from the first element packages 11a and 11b. 9, and a plurality of conductive connection plates 61 to 66 of first to fourth layers with an insulating layer interposed between the packages 11 a to 13 b and the DC power supply 9. In the current path formed by the laminated connection plate between the connection terminals of the respective packages 11a to 13b and the connection terminal of the DC power supply 9, the forward path and the return path are connected. The separation distance can be reduced, and the wiring inductance existing in the current path can be reduced.
As a result, the turn-off surge voltage can be suppressed without the need for a snubber circuit, and variations in operation between parallel circuits can be suppressed, resulting in a compact, thin and stable long-term use of the device. be able to.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.

１ａ，１ｂ第１のＩＧＢＴ、２ａ，２ｂ第２のＩＧＢＴ、
３ａ，３ｂ第３のＩＧＢＴ、４ａ，４ｂ第４のＩＧＢＴ、
５ａ，５ｂ第１の結合ダイオード、６ａ，６ｂ第２の結合ダイオード、
７，８コンデンサ、９直流電源、１１ａ，１１ｂ第１の素子パッケージ、
１２ａ，１２ｂ第２の素子パッケージ、１３ａ，１３ｂダイオードパッケージ、
３０冷却器、４０，６０積層接続板、
４１〜４３，６１〜６３第１層〜第３層の接続板、
４４〜４６，６４〜６６第１〜第３の分割接続板、
１００，１００ａ，１００ｂ，３００，３００ａ，３００ｂ３レベルインバータ。 1a, 1b 1st IGBT, 2a, 2b 2nd IGBT,
3a, 3b 3rd IGBT, 4a, 4b 4th IGBT,
5a, 5b first coupling diode, 6a, 6b second coupling diode,
7, 8 capacitor, 9 DC power supply, 11a, 11b first element package,
12a, 12b second element package, 13a, 13b diode package,
30 cooler, 40,60 laminated connection board,
41-43, 61-63 1st-3rd layer connection plate,
44 to 46, 64 to 66, first to third divided connection plates,
100, 100a, 100b, 300, 300a, 300b 3 level inverter.

Claims

First to fourth switching elements connected in series with each other, a connection point between the first switching element and the second switching element connected in series with each other, the third switching element, and the fourth switching element A group of elements each consisting of a first and a second coupling diode connected between a connection point with a switching element and two groups of a group and b group;
A positive terminal of the first switching element of each group of a and b is connected in parallel to a positive terminal of a DC power source, and a negative terminal of the fourth switching element is connected in parallel to a negative terminal of the DC power source. A connection point between the first coupling diode and the second coupling diode in each group is connected in parallel to an intermediate terminal of the DC power supply, and the second switching element and the third switching element in each of the groups a and b are connected. In the three-level inverter in which the connection point with the element is connected in parallel to the AC output terminal,
The first and second switching elements in each of the groups a and b are arranged in the same plane, and the positive electrode side terminal, the negative electrode side terminal, and the intermediate side terminal are arranged in the longitudinal direction. A first element package having a flat plate shape, and the third and fourth switching elements in each of the groups a and b are arranged on the same plane, and the positive side terminal and the negative side terminal The intermediate terminal is constituted by a rectangular flat plate-like second element package arranged in the longitudinal direction, and the first and second coupling diodes of each of the groups a and b are arranged on the same surface. With a built-in arrangement, a positive electrode side terminal, a negative electrode side terminal, and an intermediate side terminal are arranged in a rectangular flat plate-shaped diode package arranged in the longitudinal direction, and
The packages of the a and b groups are arranged on the same plane so that the longitudinal direction of the packages is parallel to the center line on the arrangement, and the first and second element packages are Arranged in a longitudinal direction, and arranged so that the element package is located closer to the center line than the diode package;
A three-level inverter characterized in that the negative terminals of the first to fourth switching elements of the groups a and b are directly connected to each other by a conductor.

The DC power supply is arranged at one end in the direction in which the first and second element packages are arranged in a column, and the first element package is arranged closer to the DC power supply than the second element package. ,
2. The three-level inverter according to claim 1, wherein the package and the DC power source are connected to each other by a laminated connecting plate formed by laminating a plurality of conductive connecting plates with an insulating layer interposed therebetween. .

The connection plate of the laminated connection plate is composed of first to fourth layer connection plates sequentially laminated,
The connection plate of the first layer connects the negative electrode side terminal of the first element package and the positive electrode side terminal of the second element package to the AC output terminal of the groups a and b. The connecting plate of the second layer connects the negative terminal of the second element package of each of the groups a and b and the negative terminal of the DC power source, and both the groups a and b. The first and second element packages, the diode package, and the DC power source are formed so as to cover the third layer connecting plate, and the intermediate layer of the a and b diode packages in each group. A side terminal is connected to the intermediate terminal of the DC power supply, and is formed so as to cover the first and second element packages, the diode package, and the DC power supply of both groups a and b. Yes, the fourth The connection plate includes a first divided connection plate that connects the positive terminal of the first element package of each group of a and b and the positive terminal of the DC power source, and each of the groups of a and b. A second divided connection plate for connecting the intermediate terminal of the first element package and the negative electrode terminal of the diode package; and the intermediate terminal of the second element package of each of the groups a and b. 3. The three-level inverter according to claim 2, further comprising a third divided connection plate that connects the positive electrode side terminal of the diode package.

The DC power supply is arranged at one end in a direction in which the first and second element packages are arranged in a column, and the second element package is arranged closer to the DC power supply than the first element package. ,
2. The three-level inverter according to claim 1, wherein the package and the DC power source are connected to each other by a laminated connecting plate formed by laminating a plurality of conductive connecting plates with an insulating layer interposed therebetween. .

The connection plate of the laminated connection plate is composed of first to fourth layer connection plates sequentially laminated,
The connection plate of the first layer connects the negative electrode side terminal of the first element package, the positive electrode side terminal of the second element package, and the AC output terminal of the groups a and b. The second layer connecting plate connects the intermediate terminal of the diode package of each of the groups a and b and the intermediate terminal of the DC power source, and the third layer connecting plate is Connecting the positive terminal of the first element package of each group of a, b and the positive terminal of the DC power source, and the first and second element packages of both groups of a, b The fourth package connecting plate is formed so as to cover the diode package and the DC power supply, and the negative electrode terminal of the second element package in each group of the a and b and the DC power supply. A first minute connecting the negative terminal of A connection plate, a second divided connection plate that connects the intermediate terminal of the second element package of each group of a and b and the positive terminal of the diode package, and each of the groups of a and b 5. The three-level inverter according to claim 4, further comprising a third divided connection plate that connects the intermediate terminal of the first element package and the negative terminal of the diode package. .