JP2011167010A

JP2011167010A - Semiconductor circuit

Info

Publication number: JP2011167010A
Application number: JP2010029110A
Authority: JP
Inventors: Yutaka Suzuki; 豊鈴木; Hiroyuki Sakakibara; 啓之榊原; Kaoru Torii; 薫鳥居; Tomohiro Suguro; 知弘勝呂
Original assignee: Nippon Soken Inc; Toyota Motor Corp
Current assignee: Toyota Motor Corp; Soken Inc
Priority date: 2010-02-12
Filing date: 2010-02-12
Publication date: 2011-08-25
Anticipated expiration: 2030-02-12
Also published as: JP5546892B2

Abstract

PROBLEM TO BE SOLVED: To reduce transient current unbalance in each transistor regarding the turn-on currents of each transistor in a semiconductor circuit including: a plurality of the transistors mounted in parallel; and a capacitor connected in common with the transistors. SOLUTION: The semiconductor circuit 10 includes: the capacitor 30; a plurality of the transistors connected in parallel; and one-side bus bars extended from one-side terminal of the capacitor 30. The semiconductor circuit further includes the other-side bus bars being branched from the other-side terminal of the capacitor, extending the front ends of the branches towards the other-side terminals of transistors respectively and being mounted in parallel with one-side bus bars so as to equalize the bus-bar inductances of each branched bus bar by adjusting each mutual inductance among each branched bus bar and one-side bus bars. COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体回路に係り、特に、コンデンサとトランジスタを備える半導体回路に関する。 The present invention relates to a semiconductor circuit, and more particularly to a semiconductor circuit including a capacitor and a transistor.

複数の半導体スイッチング素子が並列に設けられ、さらに、各半導体スイッチング素子に接続される平滑用の直流コンデンサが設けられる昇圧回路において、例えば、半導体スイッチング素子としてＩＧＢＴ等の高速スイッチング素子が用いられる場合には、可能な限り配線インダクタンスを低減することで、各半導体スイッチング素子に流れる電流の変化率を低減することが求められる。さらに、各半導体スイッチング素子が並列に設けられているため、各半導体スイッチング素子が常時ターンオンとなる場合に各半導体スイッチング素子に流れる電流のバランスをとることが望まれる。 In a booster circuit in which a plurality of semiconductor switching elements are provided in parallel and a smoothing DC capacitor connected to each semiconductor switching element is provided, for example, when a high-speed switching element such as an IGBT is used as the semiconductor switching element Therefore, it is required to reduce the rate of change of the current flowing through each semiconductor switching element by reducing the wiring inductance as much as possible. Furthermore, since the semiconductor switching elements are provided in parallel, it is desirable to balance the current flowing through the semiconductor switching elements when the semiconductor switching elements are always turned on.

本発明に関連する技術として、例えば、特許文献１には、昇圧チョッパ装置として、第１の導体板と第２の導体板を間隔をおいて直線上に配置し、これらと平行に第３の導体板を取付け、第２の導体板と第３の導体板との間にＩＧＢＴを、また第１の導体板と第２の導体板の間にダイオードを、それぞれ両端子が導体板の長手方向に沿うように配置することが述べられている。さらに、第１の導体板に直流コンデンサの一方の接続端子を、これと対向する位置の第３の導体板に直流コンデンサの他方の接続端子を接続して、スイッチング動作を行なわない際に上記導体板上に流れる全ての電流経路の距離をほぼ等しく形成し、スイッチング動作を行なった際に電流を遮断する経路において、導体板上の電流の向きが磁束の変化をキャンセルするように往復導体構造としたものであることが述べられている。 As a technique related to the present invention, for example, in Patent Document 1, as a step-up chopper device, a first conductor plate and a second conductor plate are arranged on a straight line at intervals, and a third conductor plate is parallel to these. A conductor plate is attached, an IGBT is provided between the second conductor plate and the third conductor plate, a diode is provided between the first conductor plate and the second conductor plate, and both terminals are along the longitudinal direction of the conductor plate. It is stated that the arrangement is as follows. Further, when one connection terminal of the DC capacitor is connected to the first conductor plate and the other connection terminal of the DC capacitor is connected to the third conductor plate at a position opposite to the first conductor plate, the conductor is not used when the switching operation is not performed. The distance between all current paths that flow on the plate is formed to be approximately equal, and in the path that cuts off the current when switching operation is performed, the direction of the current on the conductor plate cancels the magnetic flux change and the reciprocating conductor structure It is stated that

特開２００７−２２８６３９号公報JP 2007-228639 A

上記特許文献１の構成を用い、並列に設けられた複数の半導体スイッチング素子に関する一巡電流経路の長さをほぼ等しくすることで、各半導体スイッチング素子のターンオン状態での電流バラツキを抑制することができる。しかし、特許文献１の構成では、並列に設けられた個々の半導体スイッチング素子のエミッタ端子と各半導体スイッチング素子に共通に接続される直流コンデンサとの間を１本のバスバーを共用して接続しているため、半導体スイッチング素子が接続される部分によってバスバインダクタンスに差が生じてしまう。このように、半導体スイッチング素子が接続される部分によってバスバインダクタンスに差が生じてしまうと、バスバインダクタンスの値に応じて各半導体スイッチング素子に発生する誘起電圧の値が異なることとなる。したがって、バスバーにおいてバスバインダクタンスの大きい部分に接続された半導体スイッチング素子のエミッタ端子電圧が持ち上げられ、当該半導体スイッチング素子に流れるゲート電流は減少する。このため、当該半導体スイッチング素子のターンオン速度が遅くなるため、当該半導体スイッチング素子と他の半導体スイッチング素子との間で過渡的な電流のアンバランスを生じてしまう。 By using the configuration of the above-mentioned Patent Document 1 and making the lengths of one-round current paths for a plurality of semiconductor switching elements provided in parallel substantially equal, it is possible to suppress current variations in the turn-on state of each semiconductor switching element. . However, in the configuration of Patent Document 1, a single bus bar is shared between the emitter terminals of individual semiconductor switching elements provided in parallel and a DC capacitor commonly connected to each semiconductor switching element. Therefore, a difference occurs in the bus bar inductance depending on the portion to which the semiconductor switching element is connected. As described above, when a difference occurs in the bus bar inductance depending on the portion to which the semiconductor switching element is connected, the value of the induced voltage generated in each semiconductor switching element differs depending on the value of the bus bar inductance. Therefore, the emitter terminal voltage of the semiconductor switching element connected to the portion where the bus bar inductance is large in the bus bar is raised, and the gate current flowing through the semiconductor switching element is reduced. For this reason, since the turn-on speed of the semiconductor switching element is slow, a transient current imbalance occurs between the semiconductor switching element and another semiconductor switching element.

本発明の目的は、並列に設けられた複数のトランジスタと、これに共通に接続されるコンデンサとを有する半導体回路において、各トランジスタのターンオン電流に関して各トランジスタ間における過渡的な電流アンバランスを低減することである。 An object of the present invention is to reduce a transient current imbalance between transistors with respect to a turn-on current of each transistor in a semiconductor circuit having a plurality of transistors provided in parallel and a capacitor commonly connected thereto. That is.

本発明に係る半導体回路は、コンデンサと、並列接続される複数のトランジスタと、コンデンサの一方側端子に接続するための一方側取付部から延伸する一方側バスバーと、コンデンサの他方側端子に接続するための他方側取付部から分岐して、その分岐バスバーの先端がそれぞれ各トランジスタの他方側端子に向かって延伸する他方側バスバーであって、各分岐バスバーと一方側バスバーとの間の各相互インダクタンスを調整することで各分岐バスバーのバスバインダクタンスが同一となるように一方側バスバーに並走して設けられる他方側バスバーと、を備えることを特徴とする。 A semiconductor circuit according to the present invention is connected to a capacitor, a plurality of transistors connected in parallel, a one-side bus bar extending from one-side mounting portion for connection to one terminal of the capacitor, and the other terminal of the capacitor Branching from the other side mounting portion, and the leading end of the branching bus bar extends toward the other side terminal of each transistor, and each mutual inductance between each branching bus bar and one side bus bar The other bus bar is provided so as to run parallel to the one bus bar so that the bus bar inductance of each branch bus bar becomes the same.

また、本発明に係る半導体回路において、他方側バスバーは、各分岐バスバーと一方側バスバーとの間の距離を調整して各バスバインダクタンスを同一とすることが好ましい。 In the semiconductor circuit according to the present invention, it is preferable that the other bus bar has the same bus bar inductance by adjusting the distance between each branch bus bar and the one bus bar.

また、本発明に係る半導体回路において、他方側バスバーは、各分岐バスバーの面積を調整して各バスバインダクタンスを同一とすることが好ましい。 In the semiconductor circuit according to the present invention, it is preferable that the other bus bar has the same bus bar inductance by adjusting the area of each branch bus bar.

上記構成の半導体回路によれば、コンデンサのマイナス端子と各トランジスタのエミッタ端子との間を接続する各分岐バスバーのバスバインダクタンスは等しくなる。したがって、各トランジスタのターンオン電流に関し各トランジスタ間における過渡的な電流アンバランスを低減することができる。 According to the semiconductor circuit having the above configuration, the bus bar inductances of the branch bus bars connecting the negative terminal of the capacitor and the emitter terminals of the transistors are equal. Therefore, a transient current imbalance between the transistors can be reduced with respect to the turn-on current of each transistor.

本発明の実施の形態において、半導体回路の構成を示す図である。In an embodiment of the invention, it is a figure showing composition of a semiconductor circuit. 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。In the embodiment of the present invention, a plan view of the bus bar in FIG. 1 is shown on the left side, and a right side view of the bus bar is shown on the right side. 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。In the embodiment of the present invention, a plan view of the bus bar in FIG. 1 is shown on the left side, and a right side view of the bus bar is shown on the right side. 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。In the embodiment of the present invention, a plan view of the bus bar in FIG. 1 is shown on the left side, and a right side view of the bus bar is shown on the right side. 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。In the embodiment of the present invention, a plan view of the bus bar in FIG. 1 is shown on the left side, and a right side view of the bus bar is shown on the right side. 本発明の実施の形態において、並走するバスバーの間の距離と、相互インダクタンスの関係を示す図である。In embodiment of this invention, it is a figure which shows the relationship between the distance between the bus bars which run in parallel, and mutual inductance. 比較のために示された従来の半導体回路の構成図である。It is a block diagram of the conventional semiconductor circuit shown for the comparison. 比較のために示された従来の半導体回路を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。It is a figure which shows the time change of the collector current at the time of operating the conventional semiconductor circuit shown for the comparison, and a gate charge electric charge amount. 本発明の実施の形態において、半導体回路を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。In embodiment of this invention, it is a figure which shows the time change of the collector current at the time of operating a semiconductor circuit and a gate charge electric charge amount. 本発明の実施の形態の半導体回路の第１変形例において各バスバーの関係を示す図（図２に対応する図）である。It is a figure (figure corresponding to Drawing 2) showing the relation of each bus bar in the 1st modification of a semiconductor circuit of an embodiment of the invention. 本発明の実施の形態の半導体回路の第２変形例において各バスバーの関係を示す図（図２に対応する図）である。It is a figure (figure corresponding to Drawing 2) showing the relation of each bus bar in the 2nd modification of a semiconductor circuit of an embodiment of the invention. 本発明の実施の形態の半導体回路の第３変形例において各バスバーの関係を示す図（図２に対応する図）である。It is a figure (figure corresponding to Drawing 2) showing the relation of each bus bar in the 3rd modification of a semiconductor circuit of an embodiment of the invention. 本発明の実施の形態の半導体回路の第４変形例において各バスバーの関係を示す図（図２に対応する図）である。It is a figure (figure corresponding to Drawing 2) showing the relation of each bus bar in the 4th modification of a semiconductor circuit of an embodiment of the invention. 本発明の実施の形態の半導体回路の第５変形例において各バスバーの関係を示す図（図２に対応する図）である。It is a figure (figure corresponding to Drawing 2) showing the relation of each bus bar in the 5th modification of a semiconductor circuit of an embodiment of the invention.

以下に、本発明に係る実施の形態について添付図面を参照しながら詳細に説明する。また、以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。 Embodiments according to the present invention will be described below in detail with reference to the accompanying drawings. In the following description, the same elements are denoted by the same reference symbols in all the drawings, and redundant description is omitted.

図１は、半導体回路１０の構成を示す図である。半導体回路１０は、電源８０と、リアクトル６０と、コンデンサ３０と、スイッチング回路１１，１２と、フライホイールダイオード２１，２２と、制御ユニット９０と、ゲート抵抗１１ｇＲ，１２ｇＲとを含んで構成される。ここで、フライホイールダイオード２１，２２と、スイッチング回路１１，１２とはケース１００内部に設けられている。そして、ケース１００には、ケース１００内部に設けられるフライホイールダイオード２１，２２、スイッチング回路１１，１２と、ケース１００外部に設けられるリアクトル６０、コンデンサ３０、ゲート抵抗１１ｇＲ，１２ｇＲとを接続するための取付部７１，４１，５１，１１１，１２１が設けられている。 FIG. 1 is a diagram showing a configuration of the semiconductor circuit 10. The semiconductor circuit 10 includes a power supply 80, a reactor 60, a capacitor 30, switching circuits 11 and 12, flywheel diodes 21 and 22, a control unit 90, and gate resistors 11gR and 12gR. Here, the flywheel diodes 21 and 22 and the switching circuits 11 and 12 are provided inside the case 100. The case 100 is connected to the flywheel diodes 21 and 22 and the switching circuits 11 and 12 provided inside the case 100, the reactor 60, the capacitor 30, and the gate resistors 11gR and 12gR provided outside the case 100. Mounting portions 71, 41, 51, 111, 121 are provided.

電源８０は、正極側端子８１がワイヤによってリアクトル６０の一方側端子に接続され、負極側端子８２がワイヤによってケース１００の取付部５１に接続され、負荷側に一定の電圧を供給する直流電圧源である。 The power source 80 has a positive terminal 81 connected to one terminal of the reactor 60 by a wire and a negative terminal 82 connected to the mounting portion 51 of the case 100 by a wire, and a DC voltage source that supplies a constant voltage to the load It is.

コンデンサ３０は、プラス側端子が比較的幅の広いワイヤ（例えば、バスバー）によって取付部４１に接続され、マイナス側端子が比較的幅の広いワイヤ（例えば、バスバー）によって取付部５１に接続される容量素子である。 The capacitor 30 has a positive terminal connected to the mounting portion 41 by a relatively wide wire (for example, a bus bar) and a negative terminal connected to the mounting portion 51 by a relatively wide wire (for example, a bus bar). It is a capacitive element.

リアクトル６０は、一方側端子がワイヤによって電源８０のプラス側端子に接続され、他方側端子がワイヤによって取付部７１に接続されるコイル素子である。 Reactor 60 is a coil element in which one side terminal is connected to a plus side terminal of power supply 80 by a wire and the other side terminal is connected to mounting portion 71 by a wire.

バスバー７は、取付部７１からフライホイールダイオード２２のアノード端子の近傍まで延伸し、さらに、フライホイールダイオード２１のアノード端子の近傍まで延伸する。その後、フライホイールダイオード２１を迂回してスイッチング回路１１のコレクタ端子の近傍まで延伸し、さらに、スイッチング回路１２のコレクタ端子の近傍まで延伸する。 The bus bar 7 extends from the mounting portion 71 to the vicinity of the anode terminal of the flywheel diode 22 and further extends to the vicinity of the anode terminal of the flywheel diode 21. Thereafter, the flywheel diode 21 is bypassed and extended to the vicinity of the collector terminal of the switching circuit 11, and further extended to the vicinity of the collector terminal of the switching circuit 12.

バスバー４は、取付部４１からフライホイールダイオード２２を迂回してフライホイールダイオード２２のカソード端子の近傍まで延伸し、さらに、フライホイールダイオード２１のカソード端子の近傍まで延伸する。 The bus bar 4 bypasses the flywheel diode 22 from the attachment portion 41 and extends to the vicinity of the cathode terminal of the flywheel diode 22, and further extends to the vicinity of the cathode terminal of the flywheel diode 21.

バスバー５Ａは、取付部５１からバスバー４に沿って並走し、スイッチング回路１１の近傍まで延伸する。バスバー５Ｂは、取付部５１からバスバー４およびバスバー５Ａと並走（バスバー４とバスバー５Ｂとの間の距離がバスバーＡとバスバー５Ａとの間の距離よりも長くなる状態で並走）してスイッチング回路１２の近傍まで延伸する。ここで、図１に示されるように、取付部５１とスイッチング回路１１，１２のコレクタ端子との位置関係を比べると、取付部５１とスイッチング回路１２との位置関係に比べ、取付部５１とスイッチング回路１１の位置関係の方が遠くなっている。つまり、取付部５１とスイッチング回路１１を結ぶバスバーの長さは、取付部５１とスイッチング回路１２を結ぶバスバーの長さよりも長くなる。したがって、取付部５１との間の位置関係が遠いスイッチング回路１１と接続するためのバスバー５Ａについては、バスバー４からの距離がバスバー４とバスバー５Ｂとの間の距離に比べて短くなるようにバスバー４に並走している。そして、取付部５１との間の位置関係が近いスイッチング回路１２と接続するためのバスバー５Ｂについては、バスバー４からの距離がバスバー４とバスバー５Ａとの間の距離に比べて長くなるようにバスバー４に並走している。 The bus bar 5A runs in parallel along the bus bar 4 from the mounting portion 51 and extends to the vicinity of the switching circuit 11. The bus bar 5B runs parallel to the bus bar 4 and the bus bar 5A from the mounting portion 51 (parallel running in a state where the distance between the bus bar 4 and the bus bar 5B is longer than the distance between the bus bar A and the bus bar 5A). It extends to the vicinity of the circuit 12. Here, as shown in FIG. 1, when the positional relationship between the mounting portion 51 and the collector terminals of the switching circuits 11 and 12 is compared, the mounting portion 51 and the switching are compared with the positional relationship between the mounting portion 51 and the switching circuit 12. The positional relationship of the circuit 11 is farther away. In other words, the length of the bus bar connecting the mounting portion 51 and the switching circuit 11 is longer than the length of the bus bar connecting the mounting portion 51 and the switching circuit 12. Therefore, for the bus bar 5A for connecting to the switching circuit 11 having a distant positional relationship with the mounting portion 51, the bus bar is set so that the distance from the bus bar 4 is shorter than the distance between the bus bar 4 and the bus bar 5B. Running parallel to 4 And about the bus bar 5B for connecting with the switching circuit 12 with the close positional relationship between the attaching parts 51, bus bar so that the distance from the bus bar 4 may become long compared with the distance between the bus bar 4 and the bus bar 5A. Running parallel to 4

ここで、従来では、コンデンサ３０とスイッチング回路１１，１２とを一本のバスバーを用いて接続していたが、上記のように、半導体回路１０では、取付部５１からバスバー５Ａとバスバー５Ｂに分岐し、コンデンサ３０とスイッチング回路１１との間は分岐バスバーであるバスバー５Ａを用いて接続し、コンデンサ３０とスイッチング回路１２との間は分岐バスバーであるバスバー５Ｂを用いて接続している。 Here, conventionally, the capacitor 30 and the switching circuits 11 and 12 are connected using a single bus bar. However, as described above, in the semiconductor circuit 10, the mounting portion 51 branches to the bus bar 5A and the bus bar 5B. The capacitor 30 and the switching circuit 11 are connected using a bus bar 5A that is a branch bus bar, and the capacitor 30 and the switching circuit 12 are connected using a bus bar 5B that is a branch bus bar.

フライホイールダイオード２１，２２は、アノード端子がボンディングワイヤ２１ａ，２２ａによってバスバー７に接続される。また、フライホイールダイオード２１，２２は、カソード端子がボンディングワイヤ２１ｋ，２２ｋによってバスバー４に接続される。 The flywheel diodes 21 and 22 have anode terminals connected to the bus bar 7 by bonding wires 21a and 22a. Further, the flywheel diodes 21 and 22 have cathode terminals connected to the bus bar 4 by bonding wires 21k and 22k.

スイッチング回路１１，１２は、制御ユニット９０からの制御信号によって端子間の開閉が制御可能な半導体スイッチング素子と、当該半導体スイッチング素子に並列に接続されるダイオードを含んで構成される。スイッチング回路１１，１２の半導体スイッチング素子は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や電界効果型トランジスタ（ＭＯＳＦＥＴ）等とすることができる。スイッチング回路１１，１２の半導体スイッチング素子をＩＧＢＴとした場合、制御ユニット９０からの制御信号はゲート端子に印加されるゲート電圧であり、当該制御信号によってコレクタ−エミッタ間が開閉制御される。スイッチング回路１１，１２の半導体スイッチング素子をＭＯＳＦＥＴとした場合、制御ユニット９０からの制御信号はゲート端子に印加されるゲート電圧であり、当該制御信号によってドレイン−ソース間が開閉制御される。以下では、半導体スイッチング素子は、ＩＧＢＴとして説明するが、もちろんＭＯＳＦＥＴであってもよい。 The switching circuits 11 and 12 are configured to include a semiconductor switching element capable of controlling opening and closing between terminals by a control signal from the control unit 90, and a diode connected in parallel to the semiconductor switching element. The semiconductor switching elements of the switching circuits 11 and 12 can be, for example, insulated gate bipolar transistors (IGBTs), field effect transistors (MOSFETs), or the like. When the semiconductor switching elements of the switching circuits 11 and 12 are IGBTs, the control signal from the control unit 90 is a gate voltage applied to the gate terminal, and the collector-emitter is controlled to open and close by the control signal. When the semiconductor switching elements of the switching circuits 11 and 12 are MOSFETs, the control signal from the control unit 90 is a gate voltage applied to the gate terminal, and the drain-source is controlled to open and close by the control signal. Hereinafter, the semiconductor switching element will be described as an IGBT, but may of course be a MOSFET.

スイッチング回路１１，１２の半導体スイッチング素子のコレクタ端子は、ボンディングワイヤ１１ｃ，１２ｃによってバスバー７に接続される。スイッチング回路１１の半導体スイッチング素子のエミッタ端子は、ボンディングワイヤ１１ｅによってバスバー５Ａに接続される。また、スイッチング回路１２の半導体スイッチング素子のエミッタ端子は、ボンディングワイヤ１２ｅによってバスバー５Ｂに接続されている。スイッチング回路１１の半導体スイッチング素子のゲート端子は、ボンディングワイヤ１１ｇによって取付部１１１に接続される。スイッチング回路１２の半導体スイッチング素子のゲート端子は、ボンディングワイヤ１２ｇによって取付部１２１に接続される。 The collector terminals of the semiconductor switching elements of the switching circuits 11 and 12 are connected to the bus bar 7 by bonding wires 11c and 12c. The emitter terminal of the semiconductor switching element of the switching circuit 11 is connected to the bus bar 5A by a bonding wire 11e. The emitter terminal of the semiconductor switching element of the switching circuit 12 is connected to the bus bar 5B by a bonding wire 12e. The gate terminal of the semiconductor switching element of the switching circuit 11 is connected to the attachment portion 111 by a bonding wire 11g. The gate terminal of the semiconductor switching element of the switching circuit 12 is connected to the attachment portion 121 by a bonding wire 12g.

ゲート抵抗１１ｇＲは、一方側端子がワイヤによって取付部１１１に接続され、他方側端子がワイヤによって制御ユニット９０の出力端子に接続される抵抗素子である。ゲート抵抗１２ｇＲは、一方側端子がワイヤによって取付部１２１に接続され、他方側端子がワイヤによって制御ユニット９０の出力端子に接続される抵抗素子である。 The gate resistor 11gR is a resistance element having one terminal connected to the mounting portion 111 by a wire and the other terminal connected to the output terminal of the control unit 90 by a wire. The gate resistor 12gR is a resistance element in which one side terminal is connected to the mounting portion 121 by a wire and the other side terminal is connected to the output terminal of the control unit 90 by a wire.

制御ユニット９０は、スイッチング回路１１，１２の半導体スイッチング素子に対する制御信号を生成し、ゲート抵抗１１ｇＲ，１２ｇＲを介してスイッチング回路１１，１２の半導体スイッチング素子のゲート端子に制御信号を入力する。制御ユニット９０からの制御信号によりスイッチング回路１１，１２の半導体スイッチング素子のコレクタ−エミッタ間が開閉される。制御ユニット９０の出力端子は、ワイヤによってゲート抵抗１１ｇＲ，１２ｇＲの他方側端子と接続される。 The control unit 90 generates a control signal for the semiconductor switching elements of the switching circuits 11 and 12, and inputs the control signal to the gate terminals of the semiconductor switching elements of the switching circuits 11 and 12 via the gate resistors 11gR and 12gR. A control signal from the control unit 90 opens and closes the collector-emitter of the semiconductor switching elements of the switching circuits 11 and 12. The output terminal of the control unit 90 is connected to the other terminal of the gate resistors 11gR and 12gR by wires.

図２ａは、左側に図１におけるバスバー４の平面図を示し、右側にバスバー４の右側面図を示している。ここで、バスバー４のうち延伸先端部４Ｃに設けられる領域４８は、フライホイールダイオード２１，２２のカソード端子に接続するためのボンディングワイヤ２１ｋ，２２ｋが接続される領域である。なお、図２ａに示されるバスバー４の基端部４Ｔが取付部４１に接続される。 FIG. 2a shows a plan view of the bus bar 4 in FIG. 1 on the left side and a right side view of the bus bar 4 on the right side. Here, the region 48 provided in the extended tip portion 4C of the bus bar 4 is a region to which bonding wires 21k and 22k for connecting to the cathode terminals of the flywheel diodes 21 and 22 are connected. Note that the base end portion 4T of the bus bar 4 shown in FIG.

図２ｂは、左側に図１におけるバスバー５Ａの平面図を示し、右側にバスバー５Ａの右側面図を示している。ここで、バスバー５Ａのうち延伸先端部５ＡＣに設けられる領域５Ａ８は、スイッチング回路１１のエミッタ端子に接続するためのボンディングワイヤ１１ｅが接続される領域である。なお、図２ｂに示されるバスバー５Ａの基端部５ＡＴが取付部５１に接続される。 FIG. 2b shows a plan view of the bus bar 5A in FIG. 1 on the left side and a right side view of the bus bar 5A on the right side. Here, a region 5A8 provided in the extending tip 5AC of the bus bar 5A is a region to which a bonding wire 11e for connecting to the emitter terminal of the switching circuit 11 is connected. Note that the base end portion 5AT of the bus bar 5A shown in FIG.

図２ｃは、左側に図１におけるバスバー５Ｂの平面図を示し、右側にバスバー５Ｂの右側面図を示している。ここで、バスバー５Ｂのうち延伸先端部５ＢＣに設けられる領域５Ｂ８は、スイッチング回路１２のエミッタ端子に接続するためのボンディングワイヤ１２ｅが接続される領域である。なお、図２ｃに示されるバスバー５Ｂの基端部５ＢＴが取付部５１に接続される。 FIG. 2c shows a plan view of the bus bar 5B in FIG. 1 on the left side and a right side view of the bus bar 5B on the right side. Here, a region 5B8 provided in the extended tip portion 5BC of the bus bar 5B is a region to which a bonding wire 12e for connecting to the emitter terminal of the switching circuit 12 is connected. Note that the base end portion 5BT of the bus bar 5B shown in FIG.

図２ｄは、左側に図１におけるバスバー４，５Ａ，５Ｂのそれぞれの位置関係を示す平面図を示し、右側に、バスバー４，５Ａ，５Ｂのそれぞれの位置関係を示す右側面図を示している。ここで、取付部５１との間の位置関係が遠いスイッチング回路１１と接続するためのバスバー５Ａは、バスバー４と空間５ＡＳを設けて配置される。そして、取付部５１との間の位置関係が近いスイッチング回路１２と接続するためのバスバー５Ｂは、バスバー４からの距離が、バスバー４とバスバー５Ａとの間の距離に比べて遠くなるように、バスバー５Ａと空間５ＢＳを設けて配置される。ここで、図２ｄに示されるように延伸先端部４Ｃと、延伸先端部５ＡＣと、延伸先端部５ＢＣとは隙間が矢印Ｘ方向に沿った隙間が空くようにそれぞれ延伸している。 2d shows a plan view showing the positional relationship between the bus bars 4, 5A and 5B in FIG. 1 on the left side, and shows a right side view showing the positional relationship between the bus bars 4, 5A and 5B on the right side. . Here, the bus bar 5A for connecting to the switching circuit 11 having a distant positional relationship with the attachment portion 51 is provided with the bus bar 4 and the space 5AS. The bus bar 5B for connecting to the switching circuit 12 having a close positional relationship with the mounting portion 51 is such that the distance from the bus bar 4 is longer than the distance between the bus bar 4 and the bus bar 5A. A bus bar 5A and a space 5BS are provided. Here, as shown in FIG. 2d, the extending tip portion 4C, the extending tip portion 5AC, and the extending tip portion 5BC are extended such that a gap is formed along the arrow X direction.

図３は、並走するバスバーの間の距離と、相互インダクタンスの関係を示す図である。図３に示されるように、並走するバスバーの間の距離が小さいと、並走するバスバー間の結合係数が大きくなるため、相互インダクタンスが小さくなる。そして、並走するバスバーの間の距離が大きくなると、並走するバスバー間の結合係数が小さくなるため、相互インダクタンスが大きくなる。 FIG. 3 is a diagram showing the relationship between the distance between bus bars running in parallel and the mutual inductance. As shown in FIG. 3, when the distance between the bus bars that run in parallel is small, the coupling coefficient between the bus bars that run in parallel increases, so the mutual inductance decreases. When the distance between the bus bars that run in parallel increases, the coupling coefficient between the bus bars that run in parallel decreases, so the mutual inductance increases.

なお、図示しないがバスバー７とボンディングワイヤ１１ｃ，１２ｃ，２１ａ，２２ａの接続についてもバスバー７のボンディング領域にそれぞれボンディングワイヤ１１ｃ，１２ｃ，２１ａ，２２ａが接続されている。 Although not shown, the bonding wires 11c, 12c, 21a, and 22a are connected to the bonding region of the bus bar 7 for the connection between the bus bar 7 and the bonding wires 11c, 12c, 21a, and 22a.

ここで、半導体回路１０の作用を分かりやすくするために、比較例である半導体回路９を用いて説明する。図４は、半導体回路９の構成を示す図である。図５は、半導体回路９を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。半導体回路９と半導体回路１０の相違点は、バスバー５だけである。バスバー５は、取付部５１から一本のバスバーでスイッチング回路１１，１２の近傍まで延伸される（換言すれば、半導体回路１０のように、取付部５１からバスバー５Ａ，５Ｂに分岐してスイッチング回路１１，１２の近傍まで延伸されない）。そして、制御ユニット９０から連続したパルス電圧（制御信号）がスイッチング回路１１，１２の半導体スイッチング素子のゲート端子に印加されると、当該半導体スイッチング素子がターンオンした瞬間にバスバー５において誘起電圧が発生する。このとき、図４に示されるように、スイッチング回路１１の半導体スイッチング素子のエミッタ端子には、スイッチング回路１２の半導体スイッチング素子のエミッタ端子よりもバスバー５の５Ｌ分だけ長い状態（換言すれば、バスバインダクタンスが大きくなった状態）で接続されている。これにより、スイッチング回路１１の半導体スイッチング素子のエミッタ端子は、バスバインダクタンスが大きくなった分だけ電位が高く持ち上げられるため、ゲート電流が流れにくくなる。したがって、図５に示されるように、スイッチング回路１１の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１１Ｑｇとスイッチング回路１２の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１２Ｑｇとがバランスが悪い状態となる。さらに、スイッチング回路１１の半導体スイッチング素子のコレクタ電流１１Ｉｃとスイッチング回路１２の半導体スイッチング素子のコレクタ電流１２Ｉｃとがバランスが悪い状態となる。 Here, in order to make the operation of the semiconductor circuit 10 easier to understand, a description will be given using the semiconductor circuit 9 as a comparative example. FIG. 4 is a diagram showing a configuration of the semiconductor circuit 9. FIG. 5 is a diagram showing temporal changes in the collector current and the gate charge amount when the semiconductor circuit 9 is operated. The only difference between the semiconductor circuit 9 and the semiconductor circuit 10 is the bus bar 5. The bus bar 5 is extended from the mounting portion 51 to the vicinity of the switching circuits 11 and 12 by a single bus bar (in other words, like the semiconductor circuit 10, it branches from the mounting portion 51 to the bus bars 5A and 5B and switches to the switching circuit 11 and 12 are not stretched). When a continuous pulse voltage (control signal) is applied from the control unit 90 to the gate terminals of the semiconductor switching elements of the switching circuits 11 and 12, an induced voltage is generated in the bus bar 5 at the moment when the semiconductor switching element is turned on. . At this time, as shown in FIG. 4, the emitter terminal of the semiconductor switching element of the switching circuit 11 is longer than the emitter terminal of the semiconductor switching element of the switching circuit 12 by 5L of the bus bar 5 (in other words, the bus bar Connected with increased inductance). As a result, the potential of the emitter terminal of the semiconductor switching element of the switching circuit 11 is raised higher as the bus bar inductance increases, so that the gate current hardly flows. Therefore, as shown in FIG. 5, the gate charge amount 11Qg charged at the gate terminal of the semiconductor switching element of the switching circuit 11 and the gate charge amount 12Qg charged at the gate terminal of the semiconductor switching element of the switching circuit 12 Will be out of balance. Further, the collector current 11Ic of the semiconductor switching element of the switching circuit 11 and the collector current 12Ic of the semiconductor switching element of the switching circuit 12 are in a poor balance.

続いて、半導体回路１０の作用について図１等を用いて説明する。図６は、半導体回路１０を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。制御ユニット９０から連続したパルス電圧（制御信号）をスイッチング回路１１，１２の半導体スイッチング素子のゲート端子に印加されると、当該半導体スイッチング素子がターンオンした瞬間にバスバー５Ａとバスバー５Ｂに誘起電圧が発生する。ここで、取付部５１との間の位置関係が遠いスイッチング回路１１と接続するためのバスバー５Ａは、バスバー４からの距離が近くなるように配置され、取付部５１との間の位置関係が近いスイッチング回路１２と接続するためのバスバー５Ｂは、バスバー４からの距離が遠くなるように配置されている。ここで、並走するバスバー４とバスバー５Ａとの間の距離は、並走するバスバー４とバスバー５Ｂとの間に距離よりも短いため、図３に示されるように、バスバー５Ａの相互インダクタンスは、バスバー５Ｂの相互インダクタンスに比べて小さくなる。一方、バスバー５Ａの長さは、バスバー５Ｂの長さよりも長く自己インダクタンスが大きい。したがって、バスバー５Ａは、バスバー５Ｂに比べて自己インダクタンスが大きくなるものの、上述したようにバスバー５Ｂに比べて相互インダクタンスが小さくなるため、自己インダクタンスと相互インダクタンスを併せたバスバインダクタンス（合成インダクタンス）は、バスバー５Ａ，５Ｂともにほぼ同じものとなる。これにより、図６に示されるように、スイッチング回路１１の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１１Ｑｇとスイッチング回路１２の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１２Ｑｇとがほぼ一致したバランスが良い状態となる。さらに、スイッチング回路１１の半導体スイッチング素子のコレクタ電流１１Ｉｃとスイッチング回路１２の半導体スイッチング素子のコレクタ電流１２Ｉｃとが一致したバランスが良い状態となる。 Next, the operation of the semiconductor circuit 10 will be described with reference to FIG. FIG. 6 is a diagram showing temporal changes in the collector current and the gate charge amount when the semiconductor circuit 10 is operated. When a continuous pulse voltage (control signal) is applied from the control unit 90 to the gate terminals of the semiconductor switching elements of the switching circuits 11 and 12, an induced voltage is generated in the bus bar 5A and the bus bar 5B at the moment when the semiconductor switching element is turned on. To do. Here, the bus bar 5A for connecting to the switching circuit 11 having a distant positional relationship with the mounting portion 51 is disposed so that the distance from the bus bar 4 is close, and the positional relationship with the mounting portion 51 is close. The bus bar 5B for connecting to the switching circuit 12 is arranged so that the distance from the bus bar 4 is increased. Here, since the distance between the parallel running bus bar 4 and the bus bar 5A is shorter than the distance between the parallel running bus bar 4 and the bus bar 5B, the mutual inductance of the bus bar 5A is as shown in FIG. This is smaller than the mutual inductance of the bus bar 5B. On the other hand, the length of the bus bar 5A is longer than the length of the bus bar 5B and has a large self-inductance. Therefore, although the bus bar 5A has a larger self-inductance than the bus bar 5B, the mutual inductance is smaller than that of the bus bar 5B as described above. Therefore, the bus bar inductance (combined inductance) combined with the self-inductance and the mutual inductance is The bus bars 5A and 5B are substantially the same. As a result, as shown in FIG. 6, the gate charge amount 11Qg charged to the gate terminal of the semiconductor switching element of the switching circuit 11 and the gate charge amount 12Qg charged to the gate terminal of the semiconductor switching element of the switching circuit 12. Is in a good balance. Furthermore, the collector current 11Ic of the semiconductor switching element of the switching circuit 11 and the collector current 12Ic of the semiconductor switching element of the switching circuit 12 are in good balance.

このように、半導体回路１０によれば、取付部５１との間の位置関係が異なるスイッチング回路に対し、分岐したバスバーを用いて接続する場合において、バスバー５Ａ,５Ｂの長さの相違により生じる自己インダクタンスの差分が、バスバー４とバスバー５Ａ，５Ｂとの間で生じる相互インダクタンスの差分によって相殺され、バスバインダクタンス（自己インダクタンスと相互インダクタンスの和）がほぼ同一となるように、バスバー５Ａとバスバー５Ｂについてバスバー４との配置関係を調整することができる。したがって、半導体回路１０によれば、スイッチング回路１１，１２の各半導体スイッチング素子のターンオン電流に関し各半導体スイッチング素子間における過渡的な電流アンバランスを低減することができる。 As described above, according to the semiconductor circuit 10, when connecting to the switching circuit having a different positional relationship with the mounting portion 51 using the branched bus bar, the self generated due to the difference in the length of the bus bars 5 A and 5 B. About the bus bar 5A and the bus bar 5B, the difference in inductance is canceled out by the difference in mutual inductance generated between the bus bar 4 and the bus bars 5A and 5B, and the bus bar inductance (the sum of the self-inductance and the mutual inductance) becomes substantially the same. The arrangement relationship with the bus bar 4 can be adjusted. Therefore, according to the semiconductor circuit 10, it is possible to reduce a transient current imbalance between the semiconductor switching elements with respect to the turn-on currents of the semiconductor switching elements of the switching circuits 11 and 12.

次に、半導体回路１０の第１変形例について説明する。図７は、半導体回路１０の第１変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第１変形例と半導体回路１０の相違は、バスバー５Ｂだけである。バスバー５Ｂは、図７に示されるように、取付部５１からスイッチング回路１２の近傍まで延伸する途中において、バスバー４との間の距離が一部で大きくなるように一部曲げられた突出部５ＢＷを有している。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。 Next, a first modification of the semiconductor circuit 10 will be described. FIG. 7 is a diagram (corresponding to FIG. 2) showing a relationship with the bus bars 4, 5A, 5B of the first modified example of the semiconductor circuit 10, and a plan view on the left side and a right side view on the right side. . Here, the difference between the first modification of the semiconductor circuit 10 and the semiconductor circuit 10 is only the bus bar 5B. As shown in FIG. 7, the bus bar 5 B is a protrusion 5 BW that is partially bent so that the distance from the bus bar 4 is partially increased while extending from the mounting portion 51 to the vicinity of the switching circuit 12. have. Thereby, by adjusting the coupling coefficient between the bus bar 4 and the bus bar 5B, in other words, by adjusting the mutual inductance, the same effect as the semiconductor circuit 10 can be obtained even if the bus bar inductance of the bus bar 5A and the bus bar 5B is the same. it can.

次に、半導体回路１０の第２変形例について説明する。図８は、半導体回路１０の第２変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第２変形例と半導体回路１０の相違は、バスバー５Ｂだけである。バスバー５Ｂは、図８に示されるように取付部５１からバスバー５Ａと隙間の無い状態で延伸し、途中からバスバー５Ａとの間で空間５ＢＳを設けてバスバー４と並走するように折り曲げ部５ＢＯが設けられている。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。 Next, a second modification of the semiconductor circuit 10 will be described. FIG. 8 is a diagram (corresponding to FIG. 2) showing a relationship with the bus bars 4, 5A, 5B of the second modified example of the semiconductor circuit 10, and a plan view on the left side and a right side view on the right side. . Here, the difference between the second modification of the semiconductor circuit 10 and the semiconductor circuit 10 is only the bus bar 5B. As shown in FIG. 8, the bus bar 5 B extends from the mounting portion 51 without a gap with the bus bar 5 A, and a space 5 BS is provided from the middle to the bus bar 5 A so as to run in parallel with the bus bar 4. Is provided. Thereby, by adjusting the coupling coefficient between the bus bar 4 and the bus bar 5B, in other words, by adjusting the mutual inductance, the same effect as the semiconductor circuit 10 can be obtained even if the bus bar inductance of the bus bar 5A and the bus bar 5B is the same. it can.

次に、半導体回路１０の第３変形例について説明する。図９は、半導体回路１０の第３変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に側面図を示している。ここで、半導体回路１０の第３変形例と半導体回路１０の相違は、バスバー５Ａとバスバー５Ｂだけである。バスバー５Ａ，５Ｂは、半導体回路１０において平面図上で見た場合に分岐されているが、半導体回路１０の第３変形例のバスバー５Ａ，５Ｂは、右側面図上で見た場合に分岐されており、さらにバスバー５Ｂは、平面図上で見た場合においてもバスバー５Ａとの間で空間５ＢＳが設けられるように折り曲げ部５ＢＯを有している。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。 Next, a third modification of the semiconductor circuit 10 will be described. FIG. 9 is a diagram (a diagram corresponding to FIG. 2) showing a relationship with the bus bars 4, 5A, 5B of the third modified example of the semiconductor circuit 10, with a plan view on the left side and a side view on the right side. Here, the difference between the third modification of the semiconductor circuit 10 and the semiconductor circuit 10 is only the bus bar 5A and the bus bar 5B. The bus bars 5A and 5B are branched when viewed on the plan view of the semiconductor circuit 10, but the bus bars 5A and 5B of the third modification of the semiconductor circuit 10 are branched when viewed on the right side view. Further, the bus bar 5B has a bent portion 5BO so that a space 5BS is provided between the bus bar 5B and the bus bar 5A even when viewed on a plan view. Thereby, by adjusting the coupling coefficient between the bus bar 4 and the bus bar 5B, in other words, by adjusting the mutual inductance, the same effect as the semiconductor circuit 10 can be obtained even if the bus bar inductance of the bus bar 5A and the bus bar 5B is the same. it can.

次に、半導体回路１０の第４変形例について説明する。図１０は、半導体回路１０の第４変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第４変形例と半導体回路１０の相違は、バスバー５Ａとバスバー５Ｂだけである。バスバー５Ａ，５Ｂは、半導体回路１０において平面図上で見た場合に分岐されているが、半導体回路１０の第４変形例のバスバー５Ａ，５Ｂは、右側面図上で見た場合に分岐されており、さらに、右側面図上で見た場合にバスバー５Ａとバスバー５Ｂの面積（バスバーの幅）が異なるように設けられている。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。 Next, a fourth modification of the semiconductor circuit 10 will be described. FIG. 10 is a diagram (corresponding to FIG. 2) showing the relationship with the bus bars 4, 5A, 5B of the fourth modified example of the semiconductor circuit 10, with a plan view on the left side and a right side view on the right side. . Here, the difference between the fourth modification of the semiconductor circuit 10 and the semiconductor circuit 10 is only the bus bar 5A and the bus bar 5B. The bus bars 5A and 5B are branched when viewed on the plan view of the semiconductor circuit 10, but the bus bars 5A and 5B of the fourth modification of the semiconductor circuit 10 are branched when viewed on the right side view. Furthermore, when viewed on the right side view, the bus bar 5A and the bus bar 5B are provided so that the areas (the width of the bus bar) are different. Thereby, by adjusting the coupling coefficient between the bus bar 4 and the bus bar 5B, in other words, by adjusting the mutual inductance, the same effect as the semiconductor circuit 10 can be obtained even if the bus bar inductance of the bus bar 5A and the bus bar 5B is the same. it can.

次に、半導体回路１０の第５変形例について説明する。図１１は、半導体回路１０の第５変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第５変形例と半導体回路１０の相違は、バスバー５Ａとバスバー５Ｂだけである。バスバー５Ａ，５Ｂは、半導体回路１０において平面図上で見た場合に分岐されているが、半導体回路１０の第５変形例のバスバー５Ａ，５Ｂは、右側面図上で見た場合に分岐されており、さらに、右側面図上で見た場合にバスバー５Ａとバスバー５Ｂの面積（バスバーの幅）が異なるように設けられている。これに加えて、右側面図上で見た場合にバスバー５Ａとバスバー５Ｂの間に空間５ＢＹが設けられるようにバスバー５Ｂが折り曲げられている。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。 Next, a fifth modification of the semiconductor circuit 10 will be described. FIG. 11 is a diagram (corresponding to FIG. 2) showing the relationship with the bus bars 4, 5A, 5B of the fifth modified example of the semiconductor circuit 10, with a plan view on the left side and a right side view on the right side. . Here, the difference between the fifth modification of the semiconductor circuit 10 and the semiconductor circuit 10 is only the bus bar 5A and the bus bar 5B. The bus bars 5A and 5B are branched when viewed on the plan view of the semiconductor circuit 10, but the bus bars 5A and 5B of the fifth modification of the semiconductor circuit 10 are branched when viewed on the right side view. Furthermore, when viewed on the right side view, the bus bar 5A and the bus bar 5B are provided so that the areas (the width of the bus bar) are different. In addition to this, the bus bar 5B is bent so that a space 5BY is provided between the bus bar 5A and the bus bar 5B when viewed on the right side view. Thereby, by adjusting the coupling coefficient between the bus bar 4 and the bus bar 5B, in other words, by adjusting the mutual inductance, the same effect as the semiconductor circuit 10 can be obtained even if the bus bar inductance of the bus bar 5A and the bus bar 5B is the same. it can.

４，５Ａ，５Ｂ，７バスバー、４Ｃ，５ＡＣ延伸先端部、４Ｔ，５ＡＴ，５ＢＴ基端部、５Ａ８，５Ｂ８領域、５ＡＣ，５ＢＣ延伸先端部、５ＡＳ，５ＢＳ，５ＢＹ空間、５ＢＯ折り曲げ部、５ＢＷ突出部、９，１０半導体回路、１１，１２スイッチング回路、１１Ｉｃ，１２Ｉｃコレクタ電流、１１Ｑｇ，１２Ｑｇゲートチャージ電荷量、１１ｃ，１１ｅ，１１ｇ，１２ｃ，１２ｅ，１２ｇ，２１ａ，２１ｋ，２２ａ，２２ｋボンディングワイヤ、１１ｇＲ，１２ｇＲゲート抵抗、２１，２２フライホイールダイオード、３０コンデンサ、４１,５１，７１，１１１，１２１取付部、４８領域、６０リアクトル、８０電源、８１正極側端子、８２負極側端子、９０制御ユニット、１００ケース。 4, 5A, 5B, 7 Busbar, 4C, 5AC Stretched tip, 4T, 5AT, 5BT Base end, 5A8, 5B8 region, 5AC, 5BC Stretched tip, 5AS, 5BS, 5BY space, 5BO Bent, 5BW Projection Part, 9, 10 semiconductor circuit, 11, 12 switching circuit, 11Ic, 12Ic collector current, 11Qg, 12Qg gate charge amount, 11c, 11e, 11g, 12c, 12e, 12g, 21a, 21k, 22a, 22k bonding wire, 11 gR, 12 gR gate resistance, 21, 22 flywheel diode, 30 capacitor, 41, 51, 71, 111, 121 mounting part, 48 region, 60 reactor, 80 power supply, 81 positive terminal, 82 negative terminal, 90 control unit , 100 cases.

Claims

A capacitor,
A plurality of transistors connected in parallel;
One side bus bar extending from one side mounting portion for connecting to one side terminal of the capacitor,
Branching from the other side mounting portion for connecting to the other side terminal of the capacitor, the other end of the branch bus bar extends toward the other side terminal of each transistor, and each branch bus bar and one side Adjusting the mutual inductance between the bus bar and the other side bus bar provided in parallel with the one side bus bar so that the bus bar inductance of each branch bus bar is the same;
A semiconductor circuit comprising:

The semiconductor circuit according to claim 1,
The other side bus bar adjusts the distance between each branch bus bar and the one side bus bar to make each bus bar inductance the same.

The semiconductor circuit according to claim 1 or 2,
A semiconductor circuit, wherein the other bus bar has the same bus bar inductance by adjusting the area of each branch bus bar.