JP2007227885A - ミリメートル波動作のための窒化物ベースのトランジスタ - Google Patents

ミリメートル波動作のための窒化物ベースのトランジスタ Download PDF

Info

Publication number
JP2007227885A
JP2007227885A JP2006311951A JP2006311951A JP2007227885A JP 2007227885 A JP2007227885 A JP 2007227885A JP 2006311951 A JP2006311951 A JP 2006311951A JP 2006311951 A JP2006311951 A JP 2006311951A JP 2007227885 A JP2007227885 A JP 2007227885A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
layer
sublayer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006311951A
Other languages
English (en)
Other versions
JP5350585B2 (ja
Inventor
Yifeng Wu
ウー イーフェン
Primit Parikh
パリーク プリミット
Marcia Moore
ムーア マーシャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2007227885A publication Critical patent/JP2007227885A/ja
Application granted granted Critical
Publication of JP5350585B2 publication Critical patent/JP5350585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Abstract

【課題】ミリメートル波動作のために設計された広バンドギャップのトランジスタの提供。
【解決手段】第III族窒化物チャネル層と;第III族窒化物チャネル層の上のスペーサ層と;第III族窒化物チャネル層の上にあり、かつ30GHzを超える周波数において印加される電圧に応じてチャネル層の伝導率を変調するのに十分なゲート長を有するゲート接点と;ゲート接点と電気的に接続され、スペーサ層を横断してドレイン接点に向かう方向に少なくとも約0.1μm延びる下部フィールドプレートと;第III族窒化物チャネル層の上のソース接点およびドレイン接点とを含み、少なくとも30GHzの周波数における動作時に約5W/mmより大きな電力密度を示すことを特徴とする電界効果トランジスタ。
【選択図】図1

Description

本発明は、半導体デバイスに関し、およびより詳細にはミリメートル波動作のために設計された広バンドギャップのトランジスタに関する。
シリコン(Si)およびガリウムヒ素(GaAs)のような材料は、半導体デバイスにおける広い用途が見いだされてきている。しかしながら、これらのよりありふれた半導体材料は、それらの比較的小さいバンドギャップ(たとえば、室温におけるSiの1.12eVおよびGaAsの1.42eV)および/または比較的小さい降伏電圧のために、高出力および/または高周波数用途にはそれほど十分には適さない可能性がある。
したがって、大電力、高温および/または高周波数用途およびデバイスにおける関心は、炭化ケイ素(室温におけるα−SiCの2.996eV)および第III族窒化物(たとえば、室温におけるGaNの3.36eV)のような広バンドギャップ半導体材料に向いてきている。これらの材料は、典型的には、ガリウムヒ素およびシリコンに比較して、より高い電界降伏強度およびより大きな電子飽和速度を有する。
大電力および/または高周波数用途において特に関心が持たれているデバイスは、高電子移動度トランジスタ(HEMT)である。それは、ある種の場合に、変調ドープ電界効果トランジスタ(MODFET)としても知られている。これらのデバイスは、多くの場合において動作上の利点を提供することができる。なぜなら、異なるバンドギャップエネルギーを有する2つの半導体材料の間のヘテロ結合(より小さいバンドギャップの材料がより高い電子親和力を有する)において二次元電子ガス(2DEG)が形成される。2DEGは、非ドープ(「非意図的にドーピングされている」)のより小さいバンドギャップ材料中の集積層であり、たとえば1013キャリア/cmを超える非常に高いシート電子濃度を有する。加えて、より広いバンドギャップの半導体中に発生する電子が2DEGへと移動し、イオン化不純物散乱の減少に起因する高い電子移動度を可能にする。
高いキャリア濃度および高いキャリア易動度の組み合わせは、HEMTに非常に大きな相互コンダクタンスを与え、かつ高周波用途における金属−半導体電界効果トランジスタ(MESFET類)より優れた強力な性能上の利点を提供することができる。
窒化ガリウム/窒化アルミニウムガリウム(GaN/AlGaN)材料系において製造される高電子移動度トランジスタは、前述の高い降伏電界、その広いバンドギャップ、大きな伝導帯オフセット、および/または高い飽和電子ドリフト速度を含む材料特性の組み合わせによって、大量のRF出力を発生させる潜在力を有する。2DEG中の電子の大部分は、AlGaN中の分極に帰する。
GaN/AlGaN系におけるHEMT類は、すでに例示されている。特許文献1および2は、AlGaN/GaN HEMTの構造および製造方法を記載している(特許文献1および2参照)。共通の譲受人を有し、参照により本明細書の一部をなすものとするSheppardに対する特許文献3は、半絶縁性炭化シリコン基板、該基板上の窒化アルミニウムバッファ層、該バッファ層上の絶縁性窒化ガリウム層、該窒化ガリウム層上の窒化アルミニウムガリウムバリア層、および窒化アルミニウムガリウム活性構造上のパッシベーション層を有するHEMTデバイスを記載している(特許文献3参照)。
1993年の非特許文献1の記載および1996年の非特許文献2によるその電力性能の実証以来、広バンドギャップのGaNをベースとする高電子移動度トランジスタ(HEMT類)は、マイクロ波デバイスとして成功してきた。多くの研究グループが、慣用のIII-Vデバイスから10倍の改善である10W/mmを超える出力密度を有するデバイスを提供してきている(非特許文献3〜5参照)。Zhangらによって、高電圧スイッチング用途のためのGaN HEMT類とともに、オーバーラップゲート構造(すなわちフィールドプレート)が用いられた(非特許文献6参照)。これに続いて、Karmalkarらはフィールドプレート構造のシミュレーションを実施し、降伏電圧の5倍までの向上を予言した(非特許文献7参照)。しかしながら、そのときに製造されたデバイスは低いカットオフ周波数を有し、マイクロ波動作には適当ではなかった。最近、Andoらは、より小さいゲート寸法を有する類似の構造を用い、SiC基板上の1mm幅のデバイスを用い、2GHzにおける10.3Wの出力電力の性能を実証した(非特許文献5参照)。Chiniらは、さらに減少したゲート寸法を有する新たなバリエーションのフィールドプレート設計を実施し、サファイア基板上の150μm幅のデバイスから4GHzにおいて12W/mmを得た(非特許文献8参照)。
最近、フィールドプレートによる電界変調を用いるGaNをベースとするHEMT類は、8GHzまでの周波数において30W/mmを超える電力密度まで強化されてきている(たとえば、非特許文献9参照)。しかしながら、フィールドプレートはデバイスに寄生容量を付加し、および利得を低下させるために、ミリメートル波動作が可能であるGaNをベースとするHEMTの設計および製造は困難であった。
ミリメートル波トランジスタ動作(すなわち、約30GHzを超える周波数におけるトランジスタ動作)は、そのような周波数に必要なスイッチング速度に起因するさらなる難問を提供する。これらの難問にもかかわらず、ミリメートル波デバイスは、ガリウムヒ素(GaAs)技術において実証されてきている。詳細には、GaAs pHEMT類は、近ミリメートル波動作中に、14.7mmのゲート外縁を有するデバイスからの8.5W出力を実現した(たとえば、非特許文献10参照)。しかしながら、所望される動作周波数における所与の電力出力レベルに関して、GaAsデバイスは、対応するGaNをベースとするデバイスよりも遙かに大きくなる傾向を有する。
ミリメートル波デバイスの用途は、移動体通信迂回中継のためのデジタル無線トランシーバ、および超小型衛星通信地球局(VSAT)用の地上端末トランシーバを含む。そのような装置は、Ku周波数帯(12GHz〜18GHz)およびKa周波数帯(26GHz〜40GHz)内の周波数を含む42GHzまでのラジオ帯内で動作する。さらなる用途は、ミリメートル波周波数のE帯(60GHz〜90GHz)に存在する。
米国特許第5,192,987号明細書 米国特許第5,296,395号明細書 米国特許第6,316,793号明細書 米国特許出願公開第2002/0066908号明細書 米国特許出願公開第2002/0167023号明細書 米国特許出願公開第2004/0061129号明細書 米国特許出願公開第2005/0173728号明細書 米国特許出願公開第2006/0019435号明細書 米国特許出願公開第2005/0258451号明細書 米国特許出願公開第2005/0258450号明細書 米国特許出願公開第2003/0020092号明細書 米国特許出願公開第2006/0108606号明細書 米国特許出願公開第2003/0102482号明細書 米国特許出願公開第2004/0012015号明細書 米国再発行特許発明第34,861号明細書 米国特許第4,946,547号明細書 米国特許第5,200,022号明細書 米国特許第6,218,680号明細書 米国特許第5,210,051号明細書 米国特許第5,393,993号明細書 米国特許第5,523,589号明細書 米国特許第5,592,501号明細書 米国特許第5,686,738号明細書 米国特許出願公開第2006/0202272号明細書 米国特許出願公開第2005/0051796号明細書 米国特許出願公開第2005/0051800号明細書 国際公開第2005/024909号パンフレット Khan et al., Appl. Phys. Lett., vol.63, p.1214, 1993 Wu et al., IEEE Electron Device Lett., vol.17, pp.455-457, Sept, 1996 Tilak et al., IEEE Electron Device Lett., vol.22, pp.504-506, Nov., 2001 Wu et al., IEDM Tech Dig., Dec. 2-5, 2001, pp.378-380 Ando et al., IEEE Electron Device Lett., vol.24, pp.289-291, May, 2003 Zhang et al., IEEE Electron Device Lett., vol.21, pp.421-423, Sep., 2000 Karmalkar et al., IEEE Trans. Electron Device, vol.48, pp.1515-1521, Aug., 2001 Chini et al., IEEE Electron Device Lett., vol.25, No.5, pp.229-231, May, 2004 Y.-F. Wu et al., "30-W/mm GaN HEMTs by Field Plate Optimization", IEEE Electron Device Lett., vol.25, No.3, pp.117-119, March, 2004 M. R. Lyons et al., IEEE MTT-S/IMS Proceedings, pp.1673-1676, Fort Worth, Texas, June 6-11, 2004
本発明のいくつかの実施形態にしたがって、前述のトランジスタ特性の種々の組み合わせおよび/または部分的組み合わせ(sub-combination)を有するトランジスタを提供することができる。
本発明の実施形態は、第III族窒化物チャネル層および第III族窒化物チャネル層上のスペーサ層を含む電界効果トランジスタを提供する。ゲート接点は、第III族窒化物チャネル層上にあり、およびゲート接点に十分な電圧が印加される際にチャネル層の導電率を変調するように設計される。ゲート接点は、30GHzを超える周波数におけるチャネル層の導電率の変調を可能にする十分なゲート長さを有する。下部フィールドプレートは、ゲート接点と電気的に接続され、スペーサ層を横断してドレイン接点に向かう方向に、距離LFDにわたって延びる。LFDは、少なくとも約0.1μmであることができる。ソース接点およびドレイン接点は、第III族窒化物チャネル層上にある。電界効果トランジスタは、少なくとも30GHzの周波数において動作する際に約5W/mmよりも大きな電力密度を示すように設計される。いくつかの実施形態において、LFDは、約0.25μmであってもよい。スペーサ層はSiNを含んでもよい。
電界効果トランジスタは、チャネル層の上に第III族窒化物バリア層をさらに含んでもよい。ゲート接点およびスペーサ層は、バリア層上にあってもよく、ならびに、バリア層およびチャネル層が、それらバリア層およびチャネル層の界面近傍のチャネル層内に、協調的に二次元電子ガスを誘起してもよい。
バリア層は、チャネル層上の第1バリア副層(barrier sublayer)と、第1バリア副層上の第2バリア副層とを含んでもよい。第1バリア副層はAlNを含んでもよく、第2バリア副層はAlGa1−xN(0.15≦x≦0.45)を含んでもよい。
第1バリア副層は約0nmから約4nmの厚さを有してもよく、第2バリア副層は約10nmから約50nmの厚さを有してもよい。
チャネル層は、第1チャネル副層と、第1チャネル副層上の第2チャネル副層を含んでもよい。第1チャネル副層は、GaNを含んでもよく、かつ少なくとも約1×1017/cmの濃度のFeドーパントを有してもよい。第2チャネル副層は、GaNを含んでもよく、かつ第1チャネル副層からの距離にしたがって減少する濃度のFeドーパントを有してもよい。
フィールドプレートは、スペーサ層を横断してソース接点に向かう方向に、約0.2μmの距離LFSにわたって延びていてもよい。
28Vのドレイン電圧において、少なくとも5W/mmの電力密度を提供することができる。
電界効果トランジスタは、約30%より大きい電力付加効率(PAE)を有してもよい。電界効果トランジスタは、少なくとも30GHzの周波数において動作する際に約8W/mmより大きな電力密度を示すように設計することができる。本発明のいくつかの実施形態によれば、電界効果トランジスタは、少なくとも40GHzの周波数において動作する際に約5W/mmより大きな電力密度を示すように設計することができる。
本発明のいくつかの実施形態にしたがう電界効果トランジスタは、少なくとも30GHzの周波数において動作する際に5W/mmより大きな電力密度を有する。28Vのドレイン電圧において、少なくとも5W/mmの電力密度を提供することができる。電界効果トランジスタは、約30%より大きいPAEを有してもよい。
本発明のいくつかの実施形態にしたがう電界効果トランジスタは、少なくとも35GHzの周波数において動作する際に8W/mmより大きい電力密度および30%より大きいPAEを有する。本発明のさらなる実施形態にしたがう電界効果トランジスタは、少なくとも40GHzの周波数において動作する際に8W/mmより大きい電力密度および30%より大きいPAEを有する。
添付の図面は、本発明のさらなる理解を提供するために含まれ、本発明中に組み込まれ、および本発明の一部をなす特定の実施形態を例示する。以下、本発明の実施形態を示す添付の図面を参照しながら、本発明をより詳細に記載する。しかしながら、本発明は明細書中に記載の実施形態に限定されると解釈すべきではない。むしろ、本開示が綿密かつ完全であり、および当業者に対して本発明の範囲を完全に知らしめるために、これら実施の形態を提供する。図面において、層および領域の厚さは、明瞭性のために誇張されている。全体を通して、同様の番号は同様の要素を指示する。本明細書において用いられる際に、用語「および/または」は、関連して列挙された1つまたは複数の項目の任意かつ全ての組み合わせを含む。
本明細書において用いられる術語は、特定の実施形態を記載する目的のみのためであり、本発明を限定することを意図するものではない。本発明で用いられる際に、特に文脈中で明示的に示されない限り、単数形は、複数形も同様に含むことを意図する。さらに、明細書中で用いられる際に、用語「含む(comprise)」および/または「含む(comprising)」は、提示された特徴、整数、工程、動作、要素および/または部品の存在を明確に示すが、1つまたは複数の他の特徴、整数、工程、動作、要素、部品および/またはそれらの群の存在または追加を排除するものではないことは理解されるであろう。
層、領域または基板のような要素が、別の要素の「上に(on)」ある場合、該要素は別の要素の上に直接に存在してもよいし、あるいは介在する要素が存在してもよいことは理解されるであろう。また、層、領域または基板のような要素が、別の要素の「上へと(onto)」延びる場合、該要素は別の要素の上へと直接延びてもよいし、あるいは介在する要素が存在してもよいことは理解されるであろう。対照的に、他の要素の「上に直接に(directly on)」要素が存在すること、または他の要素の「上へと直接に(directly onto)」要素が延びることが言及されている場合、介在する要素は存在しない。同様に、要素が他の要素と「接続」または「連結」されることが言及されている場合、該要素は他の要素と直接的に「接続」または「連結」されていてもよいし、介在する要素が存在してもよいことは理解されるであろう。対照的に、要素が他の要素と「直接的に接続」または「直接的に連結」することが言及されている場合、介在する要素は存在しない。明細書全体を通して、同様の番号は同様の要素を指示する。
本明細書において、種々の要素、部品、領域、層および/または部分を記載する際に第1、第2などの用語を使用することがあり得るが、これら要素、部品、領域、層および/または部品がこれらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、1つの要素、部品、領域、層または部分を、別の領域、層または部分から区別することのみのために用いられる。したがって、本発明の教示から離れることなしに、以下で議論される第1要素、第1部品、第1領域、第1層または第1部分を、第2要素、第2部品、第2領域、第2層または第2部分と記載することもできる。
さらに、本明細書において、「下部」または「底部」および「上部」または「頂部」のような相対的用語を、図面に例示されている別の要素に対する1つの要素の関係を記載するのに用いる。相対的用語は、図面に記載されている配置に加えて、デバイスの異なる配置を包含することを意図していることは理解されるであろう。たとえば、図面中のデバイスを逆さにされた場合、他の要素の「下部」面上に存在すると記載されている要素は、該他の要素の「上部」面上に配置される。したがって、例示の用語「下部」は、図面の特定の配置に依存して、「下部」および「上部」の配置の両方を包含する。同様に、図面の1つのデバイスが逆さにされた場合、他の要素の「下方」または「直下」と記載されている要素は、該他の要素の「上方」に配置される。したがって、例示の用語「下方」または「直下」は、「上方」および「下方」の配置の両方を包含する。さらに、用語「外側」は、基板から最も遠い表面および/または層を指示するのに用いられる。
本発明の実施形態を、本発明の理想化された実施形態の概略図である断面図を参照して、本明細書中に記載する。そのようにして、たとえば製造技術および/または寛容度の結果としての例示の形状からの変化を予期すべきである。したがって、本発明の実施形態を、本明細書中に例示された特定の形状に限定されるものと解釈すべきではなく、たとえば製造によってもたらされる形状の偏差を含むものである。たとえば、矩形であると例示されるエッチングされた領域は、典型的には、テーパー状、円形または曲線状の特徴を有するであろう。したがって、図面に例示された領域は、本質的に概略的であり、それらの形状は、デバイスの領域の正確な形状を例示することを意図しておらず、かつ本発明の範囲を制限することを意図しない。
別途定義しない限りにおいて、本明細書中で用いられる全ての用語(技術用語および科学用語を含む)は、本発明が属する技術の通常の知識を有するものに一般的に理解される意味と同一の意味を有する。一般的に用いられる辞書に定義されているような用語は、本明細書の文脈および関連技術における意味と調和している意味を有すると解釈すべきであり、本明細書中で明示的に定義しない限り、理想化または過度に形式的な意味で解釈されないことは理解されるであろう。
別の特徴(構成層など)に「隣接して」配列される構造または特徴(構成層など)に関する言及が、隣接する特徴(構成層など)を覆う部分またはその下にある部分を有してもよいことは、当業者に理解されるであろう。
本発明の実施の形態は、第III族窒化物をベースとするHEMTのような窒化物をベースとするデバイスにおける使用に特に良好に適合することができる。本明細書において使用される際に、「第III族窒化物」は、窒素および周期表の第III族元素(通常、アルミニウム(Al)、ガリウム(Ga)および/またはインジウム(In))から形成されるような半導体性化合物を意味する。また、この用語は、AlGaNおよびAlInGaNのような三元化合物および四元化合物を意味する。当業者に良好に理解されるように、III族元素は、窒素と結合して、二元化合物(たとえばGaN)、三元化合物(たとえばAlGaN、AlInN)および四元化合物(たとえばAlInGaN)を形成することができる。これらの化合物は、1モルの窒素が合計1モルのIII族元素と結合した経験式を有する。したがって、それらを記載するためにAlGa1−xN(0≦x≦1)のような式がしばしば用いられる。
本発明の実施形態を特定の構造を参照して記載するが、GaNをベースとするHEMTを作製するための他の構造および/または技術もまた、本発明のいくつかの実施形態において使用することができる。そのような構造および/または技術は、たとえば、共通の譲受人の特許文献3および2001年7月12日に出願され2002年6月6日に公開された特許文献4、2002年11月14日に公開された特許文献5、2003年7月11日に出願された特許文献6(米国特許出願第10/617,843号)、2004年2月5日に出願された特許文献7(米国特許出願第10/772,882号)、2004年7月23日に出願された特許文献8(米国特許出願第10/897,726号)、2004年5月20日に出願された特許文献9(米国特許出願第10/849,617号)、2004年5月20日に出願された特許文献10(米国特許出願第10/849,589号)、2002年7月23日に出願され2003年1月30日に公開された特許文献11、および2004年11月23日に出願された特許文献12(米国特許出願第10/996,249号)に記載されているものを含むことができ、これら文献の開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする(特許文献3〜12参照)。
本発明のいくつかの実施形態は、第2のフィールドプレートがトランジスタのソース接点と接続されている二重フィールドプレート構成を有する広バンドギャップ電界効果トランジスタを提供する。そのようなトランジスタは、改良された電力性能および減少したゲート・ドレイン間(gate-to-drain)フィードバックキャパシタンスを有することができる。
本発明のいくつかの実施形態に従う例示のデバイスを、図1〜図3に概略的に例示する。しかしながら、本発明の実施形態は、本明細書に記載された特定の例示の実施の形態に限定されると解釈すべきではなく、本明細書に記載されるトランジスタ特性を提供する任意の適当な構造を含むことができる。
図1に、単一フィールドプレート構造を有する部分HEMTデバイス構造100を例示する。構造100は、その上に窒化物をベースとするデバイスが形成される基板12を含む。本発明の特定の実施形態において、基板12は、たとえば4Hポリタイプの炭化シリコンであってもよい、半絶縁性炭化シリコン(SiC)基板であってもよい。他の炭化シリコンの候補のポリタイプは、3Cポリタイプ、6Hポリタイプおよび15Rポリタイプを含む。用語「半絶縁性」は、相対的意味において用いられる。本発明の特定の実施形態において、炭化シリコンのバルク結晶は、室温において1×10Ω−cm以上の抵抗率を有する。
AlNバッファ層14を提供して、炭化シリコン基板とデバイスの残部との間に適当な結晶構造の移行(transition)を提供する。バッファ層14は、約100nmから約500nmの厚さを有してもよい。特定の実施形態においては、バッファ層14は約200nmの厚さを有してもよい。
前述のような追加のバッファ層、移行層および/または核生成層を、基板12とチャネル層16との間に提供してもよい。たとえば、2002年7月19日に出願され2003年6月5日に公開された共通の譲受人の特許文献13または2002年7月19日に出願され2004年1月22日に公開された特許文献14に記載されるように、応力調和移行層を提供してもよく、それら文献の開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする(特許文献13および14参照)。
適当なSiC基板は、本願の出願人、またはたとえば特許文献15〜18に記載される方法によって製造される(特許文献15〜18参照)。それら特許文献の内容は、その全体が参照により本明細書の一部をなすものとする。同様に、第III族窒化物のエピタキシャル成長の技術は、たとえば特許文献19〜22に記載されており、それら特許文献の内容は、その全体が参照により本明細書の一部をなすものとする(特許文献19〜22参照)。
基板材料として炭化シリコンを使用することができるが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、GaAs、LGO、ZnO、LAO、InP等のような任意の適当な基板を使用することができる。また、いくつかの実施形態において、使用される基板の種類に適当なバッファ層を形成することができる。たとえば、サファイア基板を使用する実施形態において、特許文献23において提供されるように、バッファ層を形成してもよい(特許文献23参照)。
図1をさらに参照して、バッファ層14の上にチャネル層16を提供する。チャネル層16は圧縮応力下にあってもよい。さらに、チャネル層16、バッファ層14および/または核生成層および/または移行層を、MOCVDによって、またはMBEまたはHVPEのような当業者に知られている他の技術によって堆積させてもよい。
本発明のいくつかの実施形態において、チャネル層16は、第III族窒化物および特にGaNを含む。チャネル層16は非ドープ(「非意図的にドープされている」)および/またはドーパントでドープされていてもよい。また、チャネル層16を約20Åを超える厚さまで成長させてもよい。本発明の特定の実施形態において、チャネル層16はGaNであり、および約1.6μmの厚さを有する。
図1に示されるように、チャネル層16は、バッファ層14の上に形成される第1チャネル副層16A、および第1チャネル副層16Aの上に形成される第2チャネル副層16Bを含んでもよい。第1チャネル副層16Aは約0.1〜0.8μmの厚さを有してもよい。第1チャネル副層16Aは、少なくとも約1×1017/cmの濃度においてFeでドープされてもよく、および特定の場合、約1×1018/cmのFe濃度を有してもよい。
化学気相成長を用いて第1チャネル副層16Aを形成する際に、Feドーパントを提供するための原料ガスとして、フェロセンのような有機金属原料ガスを用いてもよい。第1チャネル副層16Aの成長が完了した後にFe原料ガスを止める際に、いくらかの残余のFeが引き続いて成長される層中に包含されるようになってもよい。すなわち、Fe原料ガスを止めた後であってさえも、いくらかのFe原材料が成長システム中に残留してもよく、それは原料を止めた後にエピタキシャル層中のFeの濃度をゆっくりと減少させることができる。したがって、第1チャネル副層16Aの上に第2チャネル副層16Bが提供される。第2チャネル副層16Bは、約0.2〜2.0μmの厚さを有し、および非意図的にドープされていてもよい。しかしながら、前述のように、第2チャネル副層16Bは、第1チャネル副層16Aからの距離にしたがって減少する濃度のFeを含んでもよい。
特定の実施形態において、第1チャネル副層16Aは約0.8μmの厚さを有し、および第2チャネル副層16Bは約0.8μmの厚さを有する。
チャネル層16の上にバリア層18が提供される。バリア層18は、チャネル層16のバンドギャップよりも大きなバンドギャップを有してもよい。バリア層18は、チャネル層16よりも小さい電子親和力を有してもよい。
チャネル層16の上にバリア層18を形成してもよい。本発明のある実施形態において、バリア層18は、チャネル層16の上の第1バリア副層18Aと、第1バリア副層18Aの上の第2バリア副層18Bとを含む。第1バリア副層18Aは、AlNを含んでもよく、かつ約0〜4nmの厚さを有してもよい。第2バリア副層18Bは、AlGa1−xNを含んでもよく、かつ約10〜50nmの厚さを有してもよい。第2バリア副層18Bは、約15%〜45%のアルミニウムのモル分率(すなわち0.15≦x≦0.45)を有してもよい。特定の実施形態において、第1バリア副層18Aは厚さ約0.8nmであってもよい。第2バリア副層18Bは約25nmの厚さを有してもよく、かつ約25%(すなわちx〜0.25)のアルミニウムのモル分率を有してもよい。
本発明のある実施形態に従うバリア層の例は特許文献5に記載されており、その開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする(特許文献5参照)。
本発明の特定の実施形態において、バリア層18は、分極効果によってチャネル層16およびバリア層18の界面において相当量のキャリア濃度を誘起するのに十分な厚さ、および十分に高いAl組成およびドーピングを有する。
バリア層18の上にゲート接点24が提供される。ソース接点20およびドレイン接点22は、バリア層18の上のオーミック接点(ohmic contact)として、および/またはバリア層18を貫いて延びるオーミック接点として提供される。オーミック接点は、バリア層18を貫いてチャネル層16に至る低抵抗率接続を有するように処理(たとえば焼結)される。たとえば、ソース接点20およびドレイン接点22を電子ビーム蒸着によってバリア層18上に形成し、そして、たとえば880℃でアニーリングしてもよい。そのようにして、図1に示されるように、処理後に、オーミック接点20および22は、バリア層18を貫いてチャネル層16まで延びてもよい。ゲート24がソース20に対して適切なレベルでバイアスされる際に、チャネル層16およびバリア層18の間の界面近傍のチャネル層16中に誘起される2DEGチャネル26を通して、ソース接点20およびドレイン接点22の間に電流を流すことができる。
たとえば電子ビーム蒸着を用いて、ゲート24を形成してもよい。ゲート24は、厚さ約10〜500nmのニッケル層および厚さ約100〜1000nmの金層を有するNi/Au構造を含んでもよい。特定の実施形態において、ゲート24は、約20nmのニッケルおよび約500nmの金を含んでもよい。
ゲート24は、(ミリメートル波の範囲、すなわち約30GHzより高い周波数における動作のために)約0.15〜0.25μmのゲート長Lを有してもよい。特に、ミリメートル波動作のために、ゲート24は約0.2μmのゲート長Lを有してもよい。ゲート長(L)は、キャリアのゲート下通過時間に影響を及ぼし、同様にデバイスの動作周波数に影響を及ぼす。
ゲート・ドレイン間の間隔LGDは、約1.4μmであってもよく、かつゲート・ソース間の間隔LGSは約0.8μmであってもよい。
ゲート24とソース接点20との間、およびゲート24とドレイン接点との間のバリア層18の上に、非伝導性第1スペーサ層62が提供される。第1スペーサ層62は、約50〜300nmの厚さを有するSi(2≦x≦4、3≦y≦5)を含んでもよい。特定の実施形態において、第1スペーサ層62は、約200nmの厚さを有するSiの層を含んでもよい。
第1スペーサ層62を、デバイスの金属化の前に形成することができる。ある実施形態において、第1スペーサ層62は、バリア層18を形成するのに用いられるのと同一のエピタキシャル成長技術を用いて成長させることができる。第1スペーサ層62は、Al、GaまたはInの合金のような異なるIII族元素を有する第III族窒化物材料のようなエピタキシャル材料を含んでもよい。適当なスペーサ層はAlGa1−xN(0≦x≦1)であってもよい。あるいはまた、スペーサ層62は、Si、SiO、SiGe、MgO、MgN、ZnO、それらの合金および/または層状配列物を含んでもよい。Si、MgNなどへの言及は、化学量論量の材料および/または非化学量論量の材料を意味する。
第1スペーサ層62を、バリア層の上部表面全体の上に形成してもよい。
次いで、第1スペーサ層62を選択的にエッチングして、ゲート24のための開口部を提供してもよい。また、ソース接点20およびドレイン接点22のために、開口部をエッチングしてもよい。金属化の際に、バリア層18と電気的に接触するようにゲート24を形成してもよい。
第1フィールドプレート64を、ゲート24と一体に形成してもよい、第1フィールドプレート64は、ドレイン接点22に向かって0から0.3μmまでの範囲内の距離LFDにわたってスペーサ層62上に延在してもよく、および/またはソース接点20に向かって0から0.3μmまでの範囲内の距離LFSにわたってスペーサ層62上に延在してもよい。特定の実施の形態において、第1フィールドプレート64は、ドレイン接点22に向かって約0.25μmの距離LFD、およびソース接点20に向かって約0.2μmの距離LFSにわたって延在していてもよい。
第1フィールドプレート64は、たとえばゲート24との一体形成によって、ゲート24と電気的に接続されてもよい。第1フィールドプレート64は、ゲート24から連続的に延びてもよい。また、第1フィールドプレート64は、ゲート24および第1フィールドプレート64の間に電流が効果的に広がるために十分な導電路が利用可能である限りにおいて、ゲート電極24のソース側またはドレイン側に、ゲート24と接続される分断部/孔を有してもよい。
第1フィールドプレート64をゲート24と一体に形成することができるので、第1フィールドプレート64は、たとえば電子ビーム蒸着を用いて形成してもよく、かつ厚さ約10〜500nmのニッケル層および厚さ約100〜1000nmの金層を有するNi/Au構造を含んでもよい。特定の実施形態において、第1フィールドプレート64は、約20nmのニッケルおよび約500nmの金を含んでもよい。
ソースおよびドレインのオーミック接点は、チタン、アルミニウム、金またはニッケルの合金を含むが、それらに限定されるものではない種々の材料を用いて作製することができる。また、ゲート24および第1フィールドプレート64は、金、ニッケル、白金、チタン、クロム、チタンおよびタングステンの合金、または白金シリサイドを含むが、それらに限定されるものではない種々の材料を用いて作製することができる。
フィールドプレートを有するトランジスタ、およびそのようなトランジスタを製造する方法は、たとえば、2005年3月11日に出願された特許文献24(米国特許出願第11/078,265号)、2004年8月31日に出願された特許文献25(米国特許出願第10/930,160号)、2004年5月28日に出願された特許文献26(米国特許出願第10/856,098号)、2004年9月9日に出願された特許文献27(国際出願PCT/US04/29324号)に記載されており、それら特許文献の開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする(特許文献24〜27参照)。
本明細書において、ゲート接点24のゲート長に対して横向きの方向に延びる寸法(すなわち、図1の紙面表面から裏面方向)をゲート幅Wと呼ぶ。電力密度は、異なる大きさのデバイス間の比較を可能にする規格化されたデバイス特性である。電力密度は、ゲート幅1ミリメートル当たりの電力出力(単位W)、すなわちW/mmで定義される。
[例示デバイス]
単一フィールドプレート構造を有する第1の例示のデバイスは、高純度半絶縁性SiC基板12を含む。基板12の上にAlNバッファ層14を形成する。AlNバッファ層14は、約200nmの厚さを有する。バッファ層12の上にGaNの第1チャネル副層16Aを提供する。第1チャネル副層16Aは約0.8μmの厚さを有する。第1チャネル副層16Aを、約1×1018/cmの濃度のFeでドープする。第1チャネル副層16Aの上に、約0.8μmの厚さを有するGaNの第2チャネル副層16Bを形成する。第2チャネル副層16Bは、非意図的にドープされており、該層中に第1チャネル副層16Aからの距離にしたがって減少する残留濃度のFeドーパントを有する。
第2チャネル副層16Bの上に第1バリア副層18Aを提供する。第1バリア副層18Aは、AlNから形成され、かつ約0.8nmの厚さを有した。第1バリア副層18Aの上に、約25%のAlを有するAlGaNを含む第2バリア副層18Bを形成する。第2バリア副層18Bは約25nmの厚さを有する。
第2バリア副層18Bの上に、Siから形成される第1スペーサ層62を提供する。第1スペーサ層62は約200nmの厚さを有する。
ソース接点20およびドレイン接点22は、第1バリア副層18Aおよび第2バリア副層18Bを貫いて延び、および約220nmの全厚に対して約10nm/120nm/30nm/50nmのそれぞれの厚さを有するTi/Al/Ni/Auで構成される。また、第2バリア副層18Bの上にゲート接点24を提供する。ゲート接点24は、約520nmの全厚を有するNi/Au(20nmのNi/500nmのAu)である。第1スペーサ層62の上に第1フィールドプレート64を提供する。第1フィールドプレート64はゲート24と同一の組成を有する。さらに、Lは約0.15〜0.18μmであり、LFSは約0.2μmであり、およびLFDは約0.25μmである。ゲート・ドレイン間距離LGDは約1.4μmであり、およびゲート・ソース間距離LGSは約0.8μmである。
低いソース接地抵抗およびインダクタンスのために、大型のエアブリッジ(air bridge)を用いる。
次に、本実施例中に記載される例示のデバイスの性能を記載する。特に指示しない限りにおいて、図2〜図4を参照して以下で議論されるデバイスは、前述の例示の構造を有するデバイスである。しかしながら、本発明の実施形態は、これらの特定のデバイスに限定されると解釈されるべきではなく、本明細書に記載される性能特性を提供することができる他のデバイスを含む。さらに、本明細書中に種々の動作原理が記載されているが、本発明の実施形態は、特定の動作原理に限定されると解釈すべきではない。
30〜40GHzにおいてFocusロードプルシステムを用いて、電力性能の特性を評価した。ゲート幅W=150μmを有する例示の単位セルデバイス構造を有するデバイスについて、40GHzにおける連続波(CW)電力掃引線(power sweep)を測定し、その結果を図2に示した。デバイスは、室温におけるオン・ウェーハ(on-wafer)で、かつドレイン・ソース間バイアスVDS=28Vにおいて測定した。図2から分かるように、デバイスは、26dBmの入力レベルにおいて約7W/mmを達成した。付随する40GHzにおける電力付加効率(PAE)は約30%であり、5.7dBの小信号利得(大信号利得4.0dB)を伴った。デバイスは、+3Vのゲートバイアスにおいて、370mS/mの最大相互コンダクタンスgm,maxおよび1.4A/mmまでの最大ドレイン電流を示した。電流利得カットオフ周波数fは54GHzであり、電力利得カットオフ周波数fmaxは110GHzであった。
40GHzおよび28Vのドレイン・ソース間バイアスにおいて、100μmのゲート幅の単位セルを測定した。該デバイスの40GHzにおける連続波(CW)電力掃引線を図3に示す。図3から分かるように、該デバイスは、25dBmの入力レベルにおいて、6.1dBの小信号利得および4.1dBの大信号利得を伴って、8.6W/mmおよび33.6%のPAEを示した。
ゲート幅W=1.5mmの例示のデバイス構造を有するトランジスタデバイスの30GHzにおける連続波(CW)電力掃引線を図4に示す。28Vのドレイン・ソース間バイアスにおいて、該デバイスは、30.8%のPAEにおいて8.05Wの出力電力Poutを生じさせた。
1.05mmのゲート幅Wを有するスケーリングされたデバイスは、35GHzにおいて5.15Wの出力電力および31%のPAEを生じさせた。
したがって、本発明のいくつかの実施形態は、ミリメートル波周波数における広バンドギャップ電界効果トランジスタの改善された電力性能を提供することができる。本発明のいくつかの実施形態は、より大きな入力−出力絶縁(input-output isolation)(すなわち、減少したゲート・ドレイン間キャパシタンスCGD)に起因して、より高い効率、より大きな電力、および/または高い利得動作、および/またはより安定な動作を提供することができる。
図面および明細書において、本発明の典型的な実施形態を開示してきた。図面および明細書において特定の用語を用いてきたが、それらは、限定の目的のためではなく、総括的かつ説明的な意味のみにおいて使用した。
本発明のいくつかの実施形態にしたがうトランジスタの概略断面図である。 本発明のいくつかの実施形態にしたがう150μm幅の単位セルの、40GHzにおける電力掃引線のグラフを示す図である。 本発明のいくつかの実施形態にしたがう100μm幅の単位セルの、40GHzにおける電力掃引線のグラフを示す図である。 本発明のいくつかの実施形態にしたがう1.5mm幅の単位セルの、30GHzにおける電力掃引線のグラフを示す図である。
符号の説明
12 基板
14 バッファ層
16 チャネル層
18 バリア層
20 ソース
22 ドレイン
24 ゲート
26 二次元電子ガスチャネル
62 スペーサ層
64 フィールドプレート

Claims (17)

  1. 第III族窒化物チャネル層と、
    該第III族窒化物チャネル層の上のスペーサ層と、
    ゲート接点であって、該第III族窒化物チャネル層の上にあり、かつゲート接点に印加される電圧に応じてチャネル層の導電率を変調するように設計され、30GHzを超える周波数においてチャネル層の導電率の変調を可能にするのに十分であるゲート長を有するゲート接点と、
    ゲート接点と電気的に接続され、スペーサ層を横断してドレイン接点に向かう方向に距離LFDにわたって延び、LFDが少なくとも約0.1μmである下部フィールドプレートと、
    該第III族窒化物チャネル層の上のソース接点およびドレイン接点と
    を含む電界効果トランジスタであって、少なくとも30GHzの周波数において動作する際に約5W/mmより大きな電力密度を示すように設計されていることを特徴とする電界効果トランジスタ。
  2. 該チャネル層の上に第III族窒化物バリア層をさらに含み、ゲート接点およびスペーサ層はバリア層の上に形成され、およびバリア層およびチャネル層が、バリア層およびチャネル層の間の界面近傍のチャネル層内に、二次元電子ガスを協調的に誘起することを特徴とする請求項1に記載の電界効果トランジスタ。
  3. バリア層が、チャネル層上の第1バリア副層と、第1バリア副層上の第2バリア副層とを含み、第1バリア副層がAlNを含み、および第2バリア副層がAlGa1−xN(式中、0.15≦x≦0.45)を含むことを特徴とする請求項2に記載の電界効果トランジスタ。
  4. 第1バリア副層が約0から約4nmの厚さを有し、および第2バリア副層が約10から約50nmの厚さを有することを特徴とする請求項3に記載の電界効果トランジスタ。
  5. チャネル層が、第1チャネル副層と、第1チャネル副層上の第2チャネル副層とを含み、第1チャネル副層がGaNを含み、かつ少なくとも約1×1017/cmの濃度のFeドーパントを有し、第2チャネル副層がGaNを含み、第1チャネル副層からの距離にしたがって減少する濃度のFeドーパントを有することを特徴とする請求項1に記載の電界効果トランジスタ。
  6. FDが約0.25μmであることを特徴とする請求項1に記載の電界効果トランジスタ。
  7. 該フィールドプレートが、スペーサ層を横断してソース電極に向かう方向に約0.2μmの距離LFSにわたって延びていることを特徴とする請求項1に記載の電界効果トランジスタ。
  8. スペーサ層がSiNを含むことを特徴とする請求項6に記載の電界効果トランジスタ。
  9. 28Vのドレイン電圧において、少なくとも5W/mmの電力密度を提供することを特徴とする請求項1に記載の電界効果トランジスタ。
  10. 約30%より大きい電力付加効率を有することを特徴とする請求項1に記載の電界効果トランジスタ。
  11. 少なくとも30GHzの周波数において動作する際に、約8W/mmより大きな電力密度を示すように設計されていることを特徴とする請求項1に記載の電界効果トランジスタ。
  12. 少なくとも40GHzの周波数において動作する際に、約5W/mmより大きな電力密度を示すように設計されていることを特徴とする請求項1に記載の電界効果トランジスタ。
  13. 少なくとも30GHzの周波数において動作する際に、約5W/mmより大きな電力密度を有することを特徴とする電界効果トランジスタ。
  14. 28Vのドレイン電圧において、少なくとも5W/mmの電力密度が提供されることを特徴とする請求項13に記載の電界効果トランジスタ。
  15. 約30%より大きな電力付加効率を有することを特徴とする請求項13に記載の電界効果トランジスタ。
  16. 少なくとも35GHzの周波数において動作する際に、8W/mmより大きな電力密度および30%より大きな電力付加効率を有することを特徴とする電界効果トランジスタ。
  17. 少なくとも40GHzの周波数において動作する際に、8W/mmより大きな電力密度および30%より大きな電力付加効率を有することを特徴とする電界効果トランジスタ。
JP2006311951A 2006-02-23 2006-11-17 ミリメートル波動作のための窒化物ベースのトランジスタ Active JP5350585B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/360,876 2006-02-23
US11/360,876 US7566918B2 (en) 2006-02-23 2006-02-23 Nitride based transistors for millimeter wave operation

Publications (2)

Publication Number Publication Date
JP2007227885A true JP2007227885A (ja) 2007-09-06
JP5350585B2 JP5350585B2 (ja) 2013-11-27

Family

ID=38015254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006311951A Active JP5350585B2 (ja) 2006-02-23 2006-11-17 ミリメートル波動作のための窒化物ベースのトランジスタ

Country Status (3)

Country Link
US (1) US7566918B2 (ja)
EP (1) EP1826823A3 (ja)
JP (1) JP5350585B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117712A (ja) * 2007-11-08 2009-05-28 Sanken Electric Co Ltd 窒化物系化合物半導体装置
WO2010016213A1 (ja) * 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタ
JP2011249824A (ja) * 2011-07-15 2011-12-08 Sharp Corp 電界効果トランジスタ
JP2012033646A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
US8159027B2 (en) 2008-09-09 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8253145B2 (en) * 2009-04-29 2012-08-28 University Of Seoul Industry Cooperation Foundation Semiconductor device having strong excitonic binding
US20100270592A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation Semiconductor device
US20100276730A1 (en) * 2009-04-29 2010-11-04 University Of Seoul Industry Cooperation Foundation Semiconductor device
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
US8097999B2 (en) * 2009-04-27 2012-01-17 University Of Seoul Industry Cooperation Foundation Piezoelectric actuator
US20100270547A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation Semiconductor device
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
CN102484067A (zh) * 2009-06-26 2012-05-30 康奈尔大学 包括铝-硅氮化物钝化的用于形成iii-v半导体结构的方法
US20100327278A1 (en) * 2009-06-29 2010-12-30 University Of Seoul Industry Cooperation Foundation Laminated structures
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
US8513703B2 (en) 2010-10-20 2013-08-20 National Semiconductor Corporation Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same
US8502273B2 (en) 2010-10-20 2013-08-06 National Semiconductor Corporation Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 E-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
JP5179611B2 (ja) * 2011-03-04 2013-04-10 シャープ株式会社 ノーマリオフ型ヘテロ接合電界効果トランジスタ
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US9093432B2 (en) * 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
JP5680223B2 (ja) * 2011-12-27 2015-03-04 シャープ株式会社 ノーマリオフ型ヘテロ接合電界効果トランジスタ
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US8860091B2 (en) 2012-04-16 2014-10-14 Hrl Laboratories, Llc Group III-N HFET with a graded barrier layer
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
CN102881715B (zh) * 2012-07-06 2016-04-13 电子科技大学 一种高频低噪声氮化镓基高电子迁移率晶体管结构
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
KR20150051822A (ko) * 2013-11-05 2015-05-13 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10177061B2 (en) * 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
JP6597046B2 (ja) * 2015-08-20 2019-10-30 住友電気工業株式会社 高電子移動度トランジスタ
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US10170611B1 (en) * 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face
US10777638B1 (en) * 2018-01-04 2020-09-15 Synopsys, Inc. Constricted junctionless FinFET/nanowire/nanosheet device having cascode portion
JP2021089977A (ja) * 2019-12-04 2021-06-10 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法
US20220376099A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. High electron mobility transistors having improved performance
US20220376104A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Transistors including semiconductor surface modification and related fabrication methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204778A (ja) * 1998-01-20 1999-07-30 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2001111038A (ja) * 1999-10-12 2001-04-20 Murata Mfg Co Ltd 半導体装置
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2004200248A (ja) * 2002-12-16 2004-07-15 Nec Corp 電界効果トランジスタ
JP2005029589A (ja) * 2003-07-07 2005-02-03 Akebono Brake Res & Dev Center Ltd 摩擦材原材料

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
DE69229265T2 (de) 1991-03-18 1999-09-23 Univ Boston Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
WO2003032397A2 (en) 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US7126426B2 (en) 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
CA2538077C (en) 2003-09-09 2015-09-01 The Regents Of The University Of California Fabrication of single or multiple gate field plates
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
KR100718129B1 (ko) 2005-06-03 2007-05-14 삼성전자주식회사 Ⅲ-Ⅴ족 GaN계 화합물 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204778A (ja) * 1998-01-20 1999-07-30 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2001111038A (ja) * 1999-10-12 2001-04-20 Murata Mfg Co Ltd 半導体装置
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP2004200248A (ja) * 2002-12-16 2004-07-15 Nec Corp 電界効果トランジスタ
JP2005029589A (ja) * 2003-07-07 2005-02-03 Akebono Brake Res & Dev Center Ltd 摩擦材原材料

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
WU, Y.-F. ET AL.: "30-W/mm GaN HEMTs by field plate optimization", ELECTRON DEVICE LETTERS, IEEE, vol. Volume: 25 , Issue: 3, JPN6012065685, March 2004 (2004-03-01), pages 117 - 119, ISSN: 0002410502 *
Y.-F.WU: "8-watt GaN HEMTs at millimeter-wave frequencies", ELECTRON DEVICES MEETING, 2005. IEDM TECHNICAL DIGEST. IEEE INTERNATIONAL, JPN6011060407, 5 December 2005 (2005-12-05), pages 583 - 585, XP010903545, ISSN: 0002073091, DOI: 10.1109/IEDM.2005.1609414 *
YUNJU SUN: "Large-signal performance of deep submicrometer AlGaN/AlN/GaNHEMTs with a field-modulating plate", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. Volume 52, Issue 8, JPN6012034469, August 2005 (2005-08-01), pages 1689 - 1692, ISSN: 0002268535 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117712A (ja) * 2007-11-08 2009-05-28 Sanken Electric Co Ltd 窒化物系化合物半導体装置
WO2010016213A1 (ja) * 2008-08-06 2010-02-11 日本電気株式会社 電界効果トランジスタ
US8159027B2 (en) 2008-09-09 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2012033646A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2011249824A (ja) * 2011-07-15 2011-12-08 Sharp Corp 電界効果トランジスタ
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP1826823A3 (en) 2008-08-06
EP1826823A2 (en) 2007-08-29
US20070194354A1 (en) 2007-08-23
JP5350585B2 (ja) 2013-11-27
US7566918B2 (en) 2009-07-28

Similar Documents

Publication Publication Date Title
JP5350585B2 (ja) ミリメートル波動作のための窒化物ベースのトランジスタ
JP5667619B2 (ja) 高効率および/または高電力密度のワイドバンドギャップトランジスタ
US7615774B2 (en) Aluminum free group III-nitride based high electron mobility transistors
EP1921669B1 (en) GaN based HEMTs with buried field plates
US7161194B2 (en) High power density and/or linearity transistors
US7126426B2 (en) Cascode amplifier structures including wide bandgap field effect transistor with field plates
JP6124511B2 (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US6583454B2 (en) Nitride based transistors on semi-insulating silicon carbide substrates
KR20220020901A (ko) 향상된 성능 및 신뢰도를 갖는 트랜지스터들을 포함하는 고전자 이동도 트랜지스터들 및 전력 증폭기들
US7355215B2 (en) Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US20220376098A1 (en) Field effect transistor with selective modified access regions
KR20140110615A (ko) 질화계 반도체 소자
US11658234B2 (en) Field effect transistor with enhanced reliability
US20030201459A1 (en) Nitride based transistors on semi-insulating silicon carbide substrates
US11869964B2 (en) Field effect transistors with modified access regions
US20240105824A1 (en) Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240105823A1 (en) Barrier Structure for Dispersion Reduction in Transistor Devices
KR20240005070A (ko) 변형된 액세스 영역들을 갖는 전계 효과 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080512

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121112

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5350585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250