JP2007226480A - I/o回路の信号遅延時間見積り方法 - Google Patents
I/o回路の信号遅延時間見積り方法 Download PDFInfo
- Publication number
- JP2007226480A JP2007226480A JP2006046025A JP2006046025A JP2007226480A JP 2007226480 A JP2007226480 A JP 2007226480A JP 2006046025 A JP2006046025 A JP 2006046025A JP 2006046025 A JP2006046025 A JP 2006046025A JP 2007226480 A JP2007226480 A JP 2007226480A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay time
- signal delay
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 LSIのI/O回路の信号遅延時間を見積る場合、複雑な解析式により求めており、また、信号遅延時間に影響する各種条件も多岐にわたり、多大な設計工数を要していた。また、信号遅延時間の見積り精度も十分なものでなかった。
【解決手段】 I/O回路の出力トランジスタの駆動電流の大きさ、電源電圧、温度および外部負荷の大きさをパラメータとしたI/O回路の信号遅延時間値表を作成し、該信号遅延時間値表を使用して、I/O回路の信号遅延時間を求める。
【選択図】 図1
【解決手段】 I/O回路の出力トランジスタの駆動電流の大きさ、電源電圧、温度および外部負荷の大きさをパラメータとしたI/O回路の信号遅延時間値表を作成し、該信号遅延時間値表を使用して、I/O回路の信号遅延時間を求める。
【選択図】 図1
Description
本発明は、半導体集積回路の信号遅延時間見積り方法に係り、特に入出力回路の信号遅延時間見積り方法に関する。
1個の半導体集積回路(LSI)には、このLSIと同じ実装ボード上に搭載されている相手回路(他のLSIやメモリ回路等)との信号授受を行うために、LSIのインターフェース部に多数の入力回路および出力回路(I/O回路)が使用されている。
近年の高速化されたシステムでは、この相手回路や相手回路と接続するための配線を施した実装ボードがLSIのタイミング設計に与える影響が大きくなっており、LSIに使用するI/O回路の選択は重要になっている。
I/O回路の信号遅延時間に影響を与える要因としては、I/O回路のトランジスタ特性、電源電圧条件、温度条件、外部負荷条件がある。従って、LSIにおける複数のI/O回路は、相手回路(例えば、メモリ回路)までの外部負荷の大きさを、それぞれに考慮し、相手回路で規定されているタイミング内に信号遅延時間が収まるよう設計されねばならない。
図8は、出力回路の外部負荷の説明図、図7は、出力回路の出力信号タイミング図、図6は、出力回路図例を示す。
図8に示すように、1個のLSI(11)内の出力回路1に対する外部負荷としては、LSIパッケージ負荷LA(パッケージの外部出力端子回路やボンディングワイヤ回路等)、実装ボード負荷LB(実装ボード上の配線等)、およびメモリ回路負荷LC(メモリ回路のパッケージ負荷や入力容量等)から成る。
図7は、図8に示す出力回路1に入力信号として基準信号とデータ信号を入力した場合の出力信号タイミングを示す。基準信号の出力は外部負荷を一定の基準負荷とした場合であり、基準信号の出力信号の遅延時間に影響を与える要因は出力回路1のトランジスタ特性、電源電圧条件、温度条件となり、これらの要因による遅延時間のばらつきは、基準信号の遅延の基準値Tを中心としたDAとなる。 一方、データ信号は例えば8本のデータ線により送出され、トランジスタ特性、電源電圧条件、温度条件による遅延時間のばらつきDAに加えて、さらに、外部負荷のばらつきによる遅延時間のばらつきDBが加算される。
相手回路が、例えばメモリ回路では、この基準信号に対して所定の時間内にデータ信号を受信しなければならないという規定があり、従って、LSI(11)の出力回路1としては、この規定に収まる遅延時間を有する出力回路1を設計する必要がある。
図6は、図8に示した出力回路図例を示す。図6において、最終段出力回路2は、PチャンネルMOSトランジスタ4とNチャンネルトランジスタ5から成るCMOS回路である。プリバッファ回路3は、最終段出力回路2を駆動するために設けられているもので、PチャンネルMOSトランジスタ6とNチャンネルトランジスタ7、およびPチャンネルMOSトランジスタ8とNチャンネルMOSトランジスタ9から成る2組のCMOS回路で構成されている。なお、10はI/Oセル内部回路であり、入力信号をプリバッファ回路3に伝達するための回路である。
前述したように、出力回路の信号遅延時間は、出力回路のトランジスタ特性、電源電圧条件、温度条件、外部負荷条件等の種々の要因により変化する。
従来、出力回路の信号遅延時間を見積る場合、外部負荷としてLSIパッケージおよび実装ボートの詳細レイアウトデータを用いて、複雑な解析式により計算していた。また、トランジスタ特性、電源電圧条件、温度条件の組み合わせも多岐にわたり、多大な設計工数を要していた。
出力回路のトランジスタ特性として、最終段出力回路2のPチャンネルMOSトランジスタ4とNチャンネルMOSトランジスタ5の駆動電流(IDS)の大きさが出力回路の遅延時間に大きく影響する。
図5は、トランジスタの駆動電流の大きさのばらつきの分布確率曲線Mを示すグラフである。従来、駆動電流の大きさのばらつきを考慮する場合、このようなグラフを使用して、例えば、3σおよび−3σの大きさの駆動電流値により計算していた。なお、σは標準偏差を表し、駆動電流の大きさはグラフの右方向にゆくに従って小さくなるものとする。
しかし、図5のグラフは、LSIのI/O回路として製造される全てのトランジスタにおける分布を示すもので、1つのLSI内のI/O回路を想定した場合、一般にこのような大きな駆動電流のばらつきは起こらない。従って、従来は、製造歩留まりが低下しないにも拘わらず出力回路の信号遅延時間について過剰な見積もりを行う場合があった。
上記課題を解決するため、本発明の一観点によれば、I/O回路の出力トランジスタの駆動電流の大きさ、電源電圧、温度および外部負荷の大きさをパラメータとしたI/O回路の信号遅延時間値表を作成し、該信号遅延時間値表を使用して、I/O回路の信号遅延時間を求めることを特徴とする。
本発明のI/O回路の信号遅延時間見積り方法によれば、容易にI/O回路の信号遅延時間の見積りができるので、半導体装置の設計工数の短縮を図ることができる。
また、I/O回路の信号遅延時間について過剰な見積もりを行うことがなく、より精度の高いI/O回路の信号遅延時間を求めることができる。
図1は本発明で適用したトランジスタの駆動電流の大きさの分布確率曲線を示すグラフ、図2は本発明の第1の実施例による出力回路の信号遅延時間値表である。
図2は表の縦方向に温度、電源電圧をパラメータとしてとり、横方向に出力トランジスタの駆動電流の大きさのばらつきσをパラメータとしてとった出力回路の信号遅延時間が記載されている。図2では、出力回路のPチャンネルMOSトランジスタとNチャンネルMOSトランジスタの駆動電流の大きさは略等しいとしている。また図2の表において、・・・は数値を省略していることを表す。
なお、図2は外部負荷が最小(負荷は最も小さい)で、かつ信号の立上がりの場合の信号遅延時間値表を示している。図示されてないが、外部負荷が最小で、かつ信号の立下りに対応する信号遅延時間値表、外部負荷が最大(負荷は最も大きい)で、かつ信号の立上がりに対応する信号遅延時間値表、外部負荷が最大で、かつ信号の立下りに対応する信号遅延時間値表は別途作成されている。さらに、外部負荷として中間の大きさの場合についての信号遅延時間値表を作成してもよい。
図1のグラフは、各σ間の範囲(±0.5 σ)で1つのLSI内の出力トランジスタがばらつくと想定している。なお、図1や図2ではσの値を1σのステップでとっているが、σを0.5 ステップでとったグラフや表を作成してもよい。
I/O回路の信号遅延時間を見積る場合、LSIの使用される周囲温度範囲(例えば、−40〜0℃)、LSIの消費電流から電源電圧変動幅(例えば、2.4 〜2.3V)、1つのLSI内の出力回路の最終段駆動回路の出力トランジスタの種類(P型、N型等)およびトランジスタの占有面積の大きさ(一般にトランジスタの占有面積が大きくなると駆動電流が大きくなる)等に基づいて駆動電流値のばらつきの範囲(例えば、σ=−3σ〜−2σ)MAを特定し、図2の信号遅延時間値表を使用して出力回路の信号遅延時間を見積る。図2の表から、駆動電流値のばらつきの範囲をσ=−3σ〜−2σとし、電源電圧変動幅2.4 〜2.3V、温度−40℃のとき、信号遅延時間は900 〜912 (ピコセカンド)と読み取れる。また、温度が0℃のときは、信号遅延時間は910 〜930 (ピコセカンド)と読み取れる。従って、温度が−40℃〜0℃では、信号遅延時間は900 〜930 (ピコセカンド)と素早く見積ることができる。
図3は、本発明の第2の実施例を説明するための図である。
前述した本発明の第1の実施例は、LSI(11)から、相手回路(例えば、メモリ回路)へデータ信号を送出する場合について述べたものであるが、逆に、LSI(11)が相手回路(例えば、メモリ回路)からデータ信号を受信する場合の信号遅延時間を見積もる場合について説明する。
一般に相手回路からの信号出力情報は、IBIS(I/O Buffer Information Specification)のように、数条件の動作条件(例えば、2.7Vで25℃、2.5Vで60℃、2.3Vで100 ℃)でしか提示されないことがある。しかし、このような限られた動作条件を基に、相手回路から出力された信号が、途中の実装ボードを経由して、LSI(11)の図示されてない入力回路で受信されるまでの信号遅延時間を見積ることができる。
まず、図3に示すように、提示された第1の動作条件(2.7Vで25℃)を基に、その動作変動範囲(例えば、2.5 〜2.7V、0 〜80℃)SA、第2の動作条件(2.7Vで25℃)を基に、その動作変動範囲(例えば、2.4 〜2.6V、25〜120 ℃)SB、第3の動作条件(2.3Vで100 ℃)を基に、その動作変動範囲(例えば、2.3 〜2.4V、25〜120 ℃)SCを想定する。
一方、LSI(11)の入力回路に関して、図示されてないが、前述の図2に相当する入力回路用の信号遅延時間値表を作成しておく。なお、この場合の負荷回路は、相手回路とLSI(11)の入力回路間の実装ボードおよびLSI(11)のパッケージ負荷となる。
そして、例えば、相手回路から上述の第1の動作条件で信号が出力された場合は、対象とする1つのLSI(11)内の入力回路の出力トランジスタの駆動電流値と、電圧範囲2.5 〜2.7V、温度範囲0 〜80℃の条件から、入力回路用の信号遅延時間値表を使用して、LSI(11)が相手回路からデータ信号を受信する場合の信号遅延時間を容易に見積もることができる。
図4は、本発明の応用例として出力回路の外部負荷駆動能力を示すグラフである。
出力回路は、図6に示すようにプリバッファ回路3と最終段駆動回路2で構成されている。プリバッファ回路3において、次に到来する入力信号の遷移時までに、最終段駆動回路2の出力信号がフル振幅するように設計される。
従って、出力回路の最終段の出力トランジスタの信号遅延時間が大きくなると、出力回路で扱える動作周波数は下がってしまう。
図4において、Aは最終段駆動回路2の出力トランジスタの駆動電流の大きさが1番小さいの場合の実装ボード配線長と動作周波数の関係を示すカーブである。
Bは、最終段駆動回路2の出力トランジスタの駆動電流の大きさがAより大きく、2番目に小さい場合の実装ボード配線長と動作周波数の関係を示すカーブである。
Cは、最終段駆動回路2の出力トランジスタの駆動電流の大きさがBより大きく、3番目に小さい場合の実装ボード配線長と動作周波数の関係を示すカーブである。
Dは、最終段駆動回路2の出力トランジスタの駆動電流の大きさがCより大きく、4番目に小さい場合の実装ボード配線長と動作周波数の関係を示すカーブである。
この図4を使用することにより、所定の大きさの駆動電流の出力トランジスタをもつ出力回路を配線長の異なる他の実装ボードに変更した場合の動作周波数の変化を素早く求めることができる。
また、実装ボードの配線長の変更にも拘わらず動作周波数を同じに保つには、最終段駆動回路2の出力トランジスタとしてどの大きさの駆動電流のものを選択すればよいか素早く求めることができる。図4のグラフは、前述の図2の信号遅延時間値表を基に作成するものであり、これにより出力回路の外部負荷駆動能力を容易に把握できる。
なお、図4の場合の温度条件、電源電圧条件は所定の範囲の値であり、また、外部負荷としてLSIパッケージ負荷および相手回路(例えばメモリ回路)負荷は所定の範囲の値であり、実装ボートの配線長のみを変えている。
以上のとおり、本発明のI/O回路の信号遅延時間見積り方法によれば、容易にI/O回路の信号遅延時間の見積りができるので、半導体装置の設計工数の短縮を図ることができる。
また、I/O回路の信号遅延時間について過剰な見積もりを行うことがなく、製造歩留まりも落ちることなく、より精度の高いI/O回路の信号遅延時間を求めることができる。
1 出力回路
2 最終段駆動回路
3 プリバッファ回路
11 LSI
12 実装ボード
13 相手回路(メモリ回路)
2 最終段駆動回路
3 プリバッファ回路
11 LSI
12 実装ボード
13 相手回路(メモリ回路)
Claims (4)
- I/O回路の出力トランジスタの駆動電流の大きさ、電源電圧、温度および外部負荷の大きさをパラメータとしたI/O回路の信号遅延時間値表を作成し、該信号遅延時間値表を使用して、I/O回路の信号遅延時間を求めることを特徴とするI/O回路の信号遅延時間見積り方法。
- 信号の立上がり、立下りのそれぞれに対応して、前記信号遅延時間値表を作成することを特徴とする請求項1記載のI/O回路の信号遅延時間見積り方法。
- 1つのLSI内のI/O回路の出力トランジスタの駆動電流の大きさを所定の範囲に特定し、前記信号遅延時間値表を使用してI/O回路の信号遅延時間を求めることを特徴とする請求項1または2記載のI/O回路の信号遅延時間見積り方法。
- 前記I/O回路の出力トランジスタのトランジスタの種類およびトランジスタの占有面積の大きさに基づき、該I/O回路の出力トランジスタの駆動電流の大きさを所定の範囲に特定することを特徴とする請求項3記載のI/O回路の信号遅延時間見積り方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006046025A JP2007226480A (ja) | 2006-02-22 | 2006-02-22 | I/o回路の信号遅延時間見積り方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006046025A JP2007226480A (ja) | 2006-02-22 | 2006-02-22 | I/o回路の信号遅延時間見積り方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007226480A true JP2007226480A (ja) | 2007-09-06 |
Family
ID=38548250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006046025A Pending JP2007226480A (ja) | 2006-02-22 | 2006-02-22 | I/o回路の信号遅延時間見積り方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007226480A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113366A (ja) * | 1997-06-13 | 1999-01-06 | Fujitsu Ltd | 遅延時間算出方法、遅延時間算出装置、テーブル作成方法及び記憶媒体 |
JP2001147948A (ja) * | 1999-11-19 | 2001-05-29 | Matsushita Electric Ind Co Ltd | セルの遅延時間計算方法及び半導体集積回路のレイアウト最適化方法 |
JP2001209673A (ja) * | 1999-11-19 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 遅延時間計算方法 |
JP2005259107A (ja) * | 2004-02-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および回路シミュレーション装置 |
-
2006
- 2006-02-22 JP JP2006046025A patent/JP2007226480A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113366A (ja) * | 1997-06-13 | 1999-01-06 | Fujitsu Ltd | 遅延時間算出方法、遅延時間算出装置、テーブル作成方法及び記憶媒体 |
JP2001147948A (ja) * | 1999-11-19 | 2001-05-29 | Matsushita Electric Ind Co Ltd | セルの遅延時間計算方法及び半導体集積回路のレイアウト最適化方法 |
JP2001209673A (ja) * | 1999-11-19 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 遅延時間計算方法 |
JP2005259107A (ja) * | 2004-02-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および回路シミュレーション装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9602080B2 (en) | Phase interpolators and push-pull buffers | |
CN106487375B (zh) | 缓冲器电路、接收器和使用接收器的系统 | |
US20060145735A1 (en) | Output buffer circuit eliminating high voltage insulated transistor and level shift circuit, and an interface circuit using the output buffer circuit | |
KR20150075721A (ko) | 입력 버퍼와 입력 버퍼를 포함하는 플래쉬 메모리 장치 | |
US9317052B1 (en) | Semiconductor apparatus with calibration circuit and system including the same | |
US9996100B2 (en) | Current reference circuit and semiconductor integrated circuit including the same | |
US9720471B2 (en) | Voltage regulator with feed-forward and feedback control | |
US7859309B2 (en) | Clock tree distributing method | |
US9858382B2 (en) | Computer program product for timing analysis of integrated circuit | |
KR101062777B1 (ko) | 반도체 메모리 장치 | |
CN101086894B (zh) | 供给无噪声电压的装置及其操作方法 | |
CN111581142A (zh) | 校准电路以及包括其的半导体装置 | |
JP2007173893A (ja) | 半導体集積回路装置 | |
US9292424B2 (en) | Memory controller and information processing apparatus | |
JPH01117518A (ja) | 半導体装置の出力回路 | |
US20090164695A1 (en) | Pci load card | |
JP2007226480A (ja) | I/o回路の信号遅延時間見積り方法 | |
US9535128B2 (en) | Test path compensating circuit and test path compensating system | |
US8304260B2 (en) | Method of manufacturing semiconductor device | |
US9813046B2 (en) | Embedded buffer circuit compensation scheme for integrated circuits | |
JP2011124683A (ja) | 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路 | |
JP6835573B2 (ja) | 電圧調整回路、及び電圧調整方法 | |
US8866543B2 (en) | Integrated circuit having stack structure | |
US20210311537A1 (en) | Supply Voltage Control Systems And Methods For Integrated Circuits | |
US8618832B2 (en) | Balanced single-ended impedance control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110104 |