JP2007226330A5

JP2007226330A5 -

Info

Publication number: JP2007226330A5
Application number: JP2006044145A
Authority: JP
Filing date: 2006-02-21
Publication date: 2009-02-26
Anticipated expiration: 2026-02-21

Claims

画像データを格納する画像メモリから前記画像データを読み出す入力メモリアドレスを生成する入力アドレス生成手段と、
前記入力アドレス生成手段によって生成された入力メモリアドレスに基づいて、前記画像メモリにバーストアクセスして、画像データを読み出すメモリアクセス制御手段と、
前記入力アドレス生成手段によって生成された入力アドレスに基づいて前記画像データを読み込んで回転処理を施す回転処理手段と、を備え、
前記入力アドレス生成手段は、
前記画像メモリに格納された画像データを読み出す主走査方向の先頭メモリアドレスを生成する先頭メモリアドレス生成手段、および、
前記先頭メモリアドレス生成手段によって生成された先頭メモリアドレスに対応する画素以降の読み込みを停止する画素数を演算する非アクセス量演算手段を、有し、
前記メモリアクセス制御手段は、前記先頭メモリアドレスに対応する画素以降、前記非アクセス量演算手段によって演算された画素数の画像データを読み飛ばして前記画像メモリにバーストアクセスし、格納された画像データを読み出し、前記回転処理手段によって回転処理を施された画像データを、前記画像メモリにバースト転送するものであることを特徴とする画像処理装置。
前記画像メモリを矩形領域に分割する分割手段を、さらに備え、
前記非アクセス量演算手段は、
主走査方向の所定幅における先頭画素からの非アクセス量である先頭非アクセス量を演算する先頭読み飛ばし演算手段、
前記主走査方向の所定幅における後端画素に至るまでの非アクセス量である後端非アクセス量を演算する後端読み飛ばし演算手段、および、
前記メモリアクセス制御手段がバーストアクセスするバースト長を演算するバースト長演算手段を有し、
前記メモリアクセス制御手段は、前記先頭メモリアドレス、前記先頭非アクセス量、前記後端非アクセス量、および前記バースト長に基づいて、前記画像メモリにバーストアクセスするものであり、
前記先頭メモリアドレス生成手段は、前記分割手段によって分割された矩形領域の先頭アドレスを生成し、
前記バースト長演算手段は、前記矩形領域内におけるバースト長を演算するものであることを特徴とする請求項１に記載の画像処理装置。
前記画像メモリアクセス制御手段によって読み出された画像データを、画像メモリに格納するための出力メモリアドレスを生成する出力アドレス生成手段を、さらに備え、
前記メモリアクセス制御手段は、前記出力アドレス生成手段によって生成された出力メモリアドレスに基づいて、読み出した前記画像データを、前記画像メモリにバースト転送するものであることを特徴とする請求項１または２に記載の画像処理装置。
前記メモリアクセス制御手段は、前記出力メモリアドレス、および前記バースト長に基づいて、前記読み出した画像データを、前記画像メモリにバースト転送するものであることを特徴とする請求項３に記載の画像処理装置。
前記メモリアクセス制御手段は、前記画像データを前記画像メモリに格納する際に、所定数の画素データに対してマスク処理を施して格納するマスク生成手段を有するものであることを特徴とする請求項３または４に記載の画像処理装置。
前記マスク生成手段は、
上記先頭読み飛ばしに後続する所定の画素数だけマスク処理を施す先頭マスク生成手段、および、
上記後端読み飛ばしに先行する所定の画素数だけマスク処理を施す後端マスク生成手段を有し、
前記先頭マスク生成手段によるマスク処理、および前記後端マスク生成手段によるマスク処理によって、前記画像データに対してマスク処理を施すものであることを特徴とする請求項５に記載の画像処理装置。
前記分割手段は、前記画像メモリをバイト単位の矩形領域に分割するものであることを特徴とする請求項２に記載の画像処理装置。
画像処理装置における画像処理方法であって、
入力アドレス生成手段によって、画像データを格納する画像メモリから前記画像データを読み出す入力メモリアドレスを生成する入力アドレス生成工程と、
メモリアクセス制御手段によって、前記入力アドレス生成工程で生成された入力メモリアドレスに基づいて、前記画像メモリにバーストアクセスして、画像データを読み出すメモリアクセス制御工程と、
回転処理手段によって、前記入力アドレス生成工程で生成された入力アドレスに基づいて前記画像データを読み込んで回転処理を施す回転処理工程と、を含み、
前記入力アドレス生成工程は、
先頭メモリアドレス生成手段によって、前記画像メモリに格納された画像データを読み出す主走査方向の先頭メモリアドレスを生成する先頭メモリアドレス生成工程、および、
非アクセス量演算手段によって、前記先頭メモリアドレス生成工程で生成された先頭メモリアドレスに対応する画素以降の読み込みを停止する画素数を演算する非アクセス量演算工程を、含み、
前記メモリアクセス制御工程は、前記先頭メモリアドレスに対応する画素以降、前記非アクセス量演算工程で演算された画素数の画像データを読み飛ばして前記画像メモリにバーストアクセスし、格納された画像データを読み出し、前記回転処理工程で回転処理を施された画像データを、前記画像メモリにバースト転送するものであることを特徴とする画像処理方法。
分割手段によって、前記画像メモリを矩形領域に分割する分割工程を、さらに含み、
前記非アクセス量演算工程は、
先頭読み飛ばし演算手段によって、主走査方向の所定幅における先頭画素からの非アクセス量である先頭非アクセス量を演算する先頭読み飛ばし演算工程、
後端読み飛ばし演算手段によって、前記主走査方向の所定幅における後端画素に至るまでの非アクセス量である後端非アクセス量を演算する後端読み飛ばし演算工程、および、
バースト長演算手段が、前記メモリアクセス制御手段がバーストアクセスするバースト長を演算するバースト長演算工程を含み、
前記メモリアクセス制御工程は、前記メモリアクセス制御手段が、前記先頭メモリアドレス、前記先頭非アクセス量、前記後端非アクセス量、および前記バースト長に基づいて、前記画像メモリにバーストアクセスするものであり、
前記先頭アドレス生成工程は、前記先頭アドレス生成手段が前記分割工程で分割された矩形領域の先頭アドレスを生成し、
前記バースト長演算工程は、前記矩形領域内におけるバースト長を演算するものであることを特徴とする請求項８に記載の画像処理方法。
出力アドレス生成手段によって、前記画像メモリアクセス制御工程で読み出された画像データを、画像メモリに格納するための出力メモリアドレスを生成する出力アドレス生成工程を、さらに含み、
前記メモリアクセス制御工程は、前記メモリアクセス制御手段が、前記出力アドレス生成工程で生成された出力メモリアドレスに基づいて、読み出した前記画像データを、前記画像メモリにバースト転送するものであることを特徴とする請求項８または９に記載の画像処理方法。
前記メモリアクセス制御工程は、前記メモリアクセス制御手段が、前記出力メモリアドレス、および前記バースト長に基づいて、前記読み出した画像データを前記画像メモリにバースト転送するものであることを特徴とする請求項１０に記載の画像処理方法。
前記メモリアクセス制御工程は、前記メモリアクセス制御手段が、前記画像データを前記画像メモリに格納する際に、マスク生成手段によって、所定数の画素データに対してマスク処理を施して格納するマスク生成工程を、含むものであることを特徴とする請求項１０または１１に記載の画像処理方法。
前記マスク生成工程は、
先頭マスク生成手段によって、上記先頭読み飛ばしに後続する所定の画素数だけマスク処理を施す先頭マスク生成工程、および、
後端マスク生成手段によって、上記後端読み飛ばしに先行する所定の画素数だけマスク処理を施す後端マスク生成工程を含み、
前記先頭マスク生成手段によるマスク処理、および前記後端マスク生成手段によるマスク処理によって、前記画像データに対してマスク処理を施すものであることを特徴とする請求項１２に記載の画像処理方法。
前記分割工程は、前記分割手段が、前記画像メモリをバイト単位の矩形領域に分割するものであることを特徴とする請求項９に記載の画像処理方法。
請求項８〜１４のいずれか１つに記載の画像処理方法を、コンピュータに実行させるためのプログラム。