JP2007225414A - Inspection method and device of semiconductor device - Google Patents

Inspection method and device of semiconductor device Download PDF

Info

Publication number
JP2007225414A
JP2007225414A JP2006046290A JP2006046290A JP2007225414A JP 2007225414 A JP2007225414 A JP 2007225414A JP 2006046290 A JP2006046290 A JP 2006046290A JP 2006046290 A JP2006046290 A JP 2006046290A JP 2007225414 A JP2007225414 A JP 2007225414A
Authority
JP
Japan
Prior art keywords
semiconductor device
signal
frequency
output signal
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006046290A
Other languages
Japanese (ja)
Inventor
Kouji Fukuou
浩司 福王
Motoyasu Okumura
元康 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006046290A priority Critical patent/JP2007225414A/en
Publication of JP2007225414A publication Critical patent/JP2007225414A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method and an inspection device of a semiconductor device capable of inspecting the semiconductor device operated at high speed without increase of a circuit scale and complication of a circuit pattern. <P>SOLUTION: This inspection device 1 equipped with an FC (function) module 25 for determining whether an output signal outputted from the semiconductor device 11 agrees with an expected value set beforehand or not inspects the quality of the semiconductor device 11 based on a determination result by the FC module 25. The inspection device 1 determines a frequency of the output signal from the semiconductor device 11 based on the determination result by the FC module 25, concerning whether the output signal from the semiconductor device 11 agrees with the expected value set beforehand at a prescribed value or not. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integraton）等の半導体デバイスを検査する検査方法及び検査装置に関する。   The present invention relates to an inspection method and an inspection apparatus for inspecting a semiconductor device such as an IC (Integrated Circuit) and an LSI (Large Scale Integraton).

従来から、ＩＣ，ＬＳＩ等の半導体デバイスの初期不良を検査する装置として検査装置（いわゆるＩＣテスタ）が用いられている。この検査装置は、一般的に被検査対象（以下、ＤＵＴ（Device Under Test）という）としての半導体デバイスに対して検査信号（テストパターン）を与え、ＤＵＴから出力される信号と予め定められた期待値とを比較し、パス・フェイルを判断することによりＤＵＴの良、不良を検査している。   Conventionally, an inspection apparatus (so-called IC tester) is used as an apparatus for inspecting an initial failure of a semiconductor device such as an IC or LSI. This inspection apparatus generally provides an inspection signal (test pattern) to a semiconductor device as an object to be inspected (hereinafter referred to as DUT (Device Under Test)), and a signal output from the DUT and a predetermined expectation The DUT is checked for good or bad by comparing the value and judging pass / fail.

近年においては、ＤＵＴの動作速度が向上しているため、検査装置から出力される検査信号をそのままＤＵＴに与えたのでは、ＤＵＴの実動作速度での検査を行うことができない状況が生じている。このため、ＤＵＴを実動作速度で動作させるための高速信号源を別途設け、この高速信号源から出力される高速信号を制御することでＤＵＴの検査を行う方法が提案されている。   In recent years, since the operation speed of the DUT has been improved, if the inspection signal output from the inspection apparatus is supplied to the DUT as it is, there is a situation where the inspection cannot be performed at the actual operation speed of the DUT. . Therefore, a method has been proposed in which a DUT is inspected by separately providing a high-speed signal source for operating the DUT at an actual operation speed and controlling a high-speed signal output from the high-speed signal source.

図４は、従来の検査装置の概略構成を示すブロック図である。図４に示す通り、従来の検査装置１００は、検査基板１１０とテスタ１２０とを含んで構成される。検査基板１１０は、高速信号源１１１及びリレー１１２を備えており、ＤＵＴとしての半導体デバイス１１３が搭載される。高速信号源１１１は、テスタ１２０の制御の下で、半導体デバイス１１３を実動作速度で動作させるための高速信号を出力する。ここで、高速信号源１１１から出力される高速信号の周波数は数百ＭＨｚ程度である。   FIG. 4 is a block diagram showing a schematic configuration of a conventional inspection apparatus. As shown in FIG. 4, the conventional inspection apparatus 100 includes an inspection substrate 110 and a tester 120. The inspection board 110 includes a high-speed signal source 111 and a relay 112, and a semiconductor device 113 as a DUT is mounted. The high-speed signal source 111 outputs a high-speed signal for operating the semiconductor device 113 at the actual operation speed under the control of the tester 120. Here, the frequency of the high-speed signal output from the high-speed signal source 111 is about several hundred MHz.

リレー１１２は、２つの入力端と１つの出力端とを備えており、テスタ１２０の制御の下で、何れの入力端を出力端と接続するかを切り替える。このリレー１１２の一方の入力端には高速信号源１１１からの高速信号Ｓ１１が入力され、他方の入力端にはテスタ１２０からの検査信号Ｓ１２が入力される。尚、検査信号Ｓ１２は、半導体デバイス１１３のオープン（開放）／ショート（短絡）検査を行うための信号である。半導体デバイス１１３は、例えばＡ／Ｄ（アナログ／ディジタル）コンバータである。この半導体デバイス１１３は、内部にＰＬＬ（Phase Locked Loop）回路を備えており、リレー１１２の出力端に接続された基準クロック入力端１１４から周波数が数百ＭＨｚ程度の信号が入力されると、数ＧＨｚの動作速度で動作する。   The relay 112 includes two input terminals and one output terminal, and switches which input terminal is connected to the output terminal under the control of the tester 120. The high-speed signal S11 from the high-speed signal source 111 is input to one input terminal of the relay 112, and the inspection signal S12 from the tester 120 is input to the other input terminal. The inspection signal S12 is a signal for performing open (open) / short (short circuit) inspection of the semiconductor device 113. The semiconductor device 113 is, for example, an A / D (analog / digital) converter. The semiconductor device 113 includes a PLL (Phase Locked Loop) circuit therein, and when a signal having a frequency of about several hundred MHz is input from the reference clock input terminal 114 connected to the output terminal of the relay 112, It operates at an operating speed of GHz.

テスタ１２０は、高速信号源１１１に対して周波数制御信号Ｃ１１を出力して、高速信号源１１１から出力される高速信号Ｓ１１の周波数を制御する。また、半導体デバイス１１３のオープン（開放）／ショート（短絡）検査を行うための検査信号Ｓ１２を出力する。更に、リレー１１２に対して出力端に接続する入力端を切り替える切替制御信号Ｃ１２を出力する。尚、図４においては図示を省略しているが、半導体デバイス１１３から出力される信号はテスタ１２０に入力されており、この信号に基づいてテスタ１２０はパス・フェイル判定を行う。尚、テスタ１２０の動作速度は、数十ＭＨｚ程度である。   The tester 120 outputs a frequency control signal C11 to the high speed signal source 111 and controls the frequency of the high speed signal S11 output from the high speed signal source 111. Further, an inspection signal S12 for performing an open (open) / short (short circuit) inspection of the semiconductor device 113 is output. Furthermore, the switching control signal C12 which switches the input terminal connected to an output terminal with respect to the relay 112 is output. Although not shown in FIG. 4, a signal output from the semiconductor device 113 is input to the tester 120, and the tester 120 performs pass / fail determination based on this signal. The operation speed of the tester 120 is about several tens of MHz.

上記構成において、半導体デバイス１１３が実動作速度で動作しているときの検査を行うには、まずテスタ１２０が切替制御信号Ｃ１２を出力し、高速信号Ｓ１１が入力される入力端と出力端とが接続されるようリレー１１２を切り替える。次に、テスタ１２０は周波数制御信号Ｃ１１を出力し、高速信号源１１１から所定周波数（数百ＭＨｚ）の高速信号Ｓ１１が出力されるよう制御する。   In the above configuration, in order to perform inspection when the semiconductor device 113 is operating at the actual operation speed, first, the tester 120 outputs the switching control signal C12, and the input terminal and the output terminal to which the high-speed signal S11 is input are connected. The relay 112 is switched so as to be connected. Next, the tester 120 outputs a frequency control signal C11 and controls so that a high-speed signal S11 having a predetermined frequency (several hundreds of MHz) is output from the high-speed signal source 111.

高速信号源１１１から出力された高速信号Ｓ１１は、リレー１１２を介して基準クロック入力端１１４から半導体デバイス１１３に入力される。これにより、半導体デバイス１１３は数ＧＨｚの動作速度で動作し、このときに半導体デバイス１１３から出力される信号のパス／フェイル判定を行って半導体デバイス１１３の検査を行う。以上の通り、動作速度が半導体デバイス１１３の動作速度よりも遅いテスタ１２０であっても、高速信号源１１１を設けて出力される高速信号Ｓ１１の周波数を制御することにより、半導体デバイス１１３が実動作速度で動作しているときの検査が可能となる。   The high-speed signal S11 output from the high-speed signal source 111 is input from the reference clock input terminal 114 to the semiconductor device 113 via the relay 112. As a result, the semiconductor device 113 operates at an operating speed of several GHz. At this time, the semiconductor device 113 is inspected by determining pass / fail of the signal output from the semiconductor device 113. As described above, even if the tester 120 has an operation speed slower than the operation speed of the semiconductor device 113, the semiconductor device 113 is actually operated by controlling the frequency of the high-speed signal S11 output by providing the high-speed signal source 111. Allows inspection when operating at speed.

尚、半導体デバイス１１３のオープン（開放）／ショート（短絡）検査を行う場合には、テスタ１２０が切替制御信号Ｃ１２を出力し、検査信号Ｓ１２が入力される入力端と出力端とが接続されるようリレー１１２を切り替え、切替完了後にテスタ１２０が検査信号Ｓ１２を出力する。テスタ１２０から出力された検査信号Ｓ１２は、リレー１１２を介して基準クロック入力端１１４から半導体デバイス１１３に入力される。この状態で、例えば検査信号Ｓ１２の電流値を計測することにより、オープン（開放）／ショート（短絡）を検査することができる。尚、従来の検査装置の詳細については、例えば以下の特許文献１，２を参照されたい。
特開平２−２２７６８０号公報 特開平３−１７０８８４号公報 When performing an open (open) / short (short circuit) inspection of the semiconductor device 113, the tester 120 outputs a switching control signal C12, and an input terminal and an output terminal to which the inspection signal S12 is input are connected. The relay 112 is switched, and the tester 120 outputs the inspection signal S12 after the switching is completed. The inspection signal S12 output from the tester 120 is input to the semiconductor device 113 from the reference clock input terminal 114 via the relay 112. In this state, open (open) / short (short circuit) can be inspected by measuring the current value of the inspection signal S12, for example. For details of the conventional inspection apparatus, see, for example, Patent Documents 1 and 2 below.
JP-A-2-227680 Japanese Patent Laid-Open No. 3-170884

ところで、図４に示す従来の検査装置１００では、テスタ１２０の動作速度に比べて高速な動作速度で動作する半導体デバイス１１３の検査が可能ではあるものの、かかる半導体デバイス１１３を検査するためには、高速信号源１１１及びリレー１１２が必要になり、検査基板１１０の回路規模が増加してしまうとう問題があった。また、検査基板１１０には高速信号Ｓ１１を伝送するための回路パターンを設計する必要があり、回路パターンの設計が複雑になってしまう問題があった。   By the way, in the conventional inspection apparatus 100 shown in FIG. 4, although it is possible to inspect the semiconductor device 113 operating at a higher operation speed than the operation speed of the tester 120, in order to inspect the semiconductor device 113, Since the high-speed signal source 111 and the relay 112 are required, there is a problem that the circuit scale of the inspection board 110 increases. Further, it is necessary to design a circuit pattern for transmitting the high-speed signal S11 on the inspection board 110, and there is a problem that the design of the circuit pattern becomes complicated.

本発明は上記事情に鑑みてなされたものであり、回路規模の増大及び回路パターンの複雑化を招かずに、高速に動作する半導体デバイスの検査を行うことができる半導体デバイスの検査方法及び検査装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and a semiconductor device inspection method and inspection apparatus capable of inspecting a semiconductor device operating at high speed without causing an increase in circuit scale and complexity of a circuit pattern. The purpose is to provide.

上記課題を解決するために、本発明の半導体デバイスの検査方法は、半導体デバイス（１１）から出力される出力信号（Ｓ１）が予め設定された期待値通りであるか否かを判定し、当該判定の結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査方法において、前記期待値を所定の値に設定する第１ステップと、前記半導体デバイスからの出力信号が前記期待値通りであるか否かを判定する第２ステップと、前記第２ステップの判定結果に基づいて前記出力信号の周波数を求める第３ステップとを含むことを特徴としている。
この発明によると、半導体デバイスからの出力信号が設定された期待値通りであるか否かが判定され、この判定結果に基づいて出力信号の周波数が求められる。
また、本発明のデバイスの検査方法は、前記第３ステップが、予め定められた計測時間内における前記第２ステップの判定結果の変化数を計数し、当該計数結果から前記出力信号の周波数を求めるステップであることを特徴としている。
また、本発明のデバイスの検査方法は、前記出力信号は二値をとる信号であり、前記第１ステップは、前記期待値を前記二値のうちの何れか一方の値に設定するステップであることを特徴としている。
また、本発明のデバイスの検査方法は、前記第１ステップが、前記期待値を、前記計測時間よりも短い計測単位時間内における前記出力信号の値の変化を検出可能な値に設定するステップであることを特徴としている。
更に、本発明のデバイスの検査方法は、前記半導体デバイスが、印加される電圧に応じて発振周波数を変化させる発振器（１２）と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路（１３）とを備えており、前記第３ステップで求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する第４ステップを含むことを特徴としている。
上記課題を解決するために、本発明の半導体デバイスの検査装置は、半導体デバイス（１１）から出力される出力信号が予め設定された期待値通りであるか否かを判定する判定部（２５）を備え、当該判定部の判定結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査装置（１）において、前記半導体デバイスからの出力信号が予め所定の値に設定された期待値通りであるか否かの前記判定部による判定結果に基づいて、前記出力信号の周波数を求めることを特徴としている。
また、本発明の半導体デバイスの検査装置は、前記半導体デバイスが、印加される電圧に応じて発振周波数を変化させる発振器（１２）と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路（１３）とを備えており、求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する制御部（２１）を備えることを特徴としている。 In order to solve the above-described problem, the semiconductor device inspection method of the present invention determines whether the output signal (S1) output from the semiconductor device (11) is in accordance with a preset expected value, and In the semiconductor device inspection method for inspecting the quality of the semiconductor device based on the result of the determination, the first step of setting the expected value to a predetermined value and the output signal from the semiconductor device are as expected. A second step of determining whether or not, and a third step of determining the frequency of the output signal based on the determination result of the second step.
According to the present invention, it is determined whether or not the output signal from the semiconductor device is in accordance with the set expected value, and the frequency of the output signal is obtained based on the determination result.
In the device inspection method of the present invention, the third step counts the number of changes in the determination result of the second step within a predetermined measurement time, and obtains the frequency of the output signal from the count result. It is characterized by being a step.
In the device inspection method of the present invention, the output signal is a binary signal, and the first step is a step of setting the expected value to one of the binary values. It is characterized by that.
In the device inspection method of the present invention, the first step is a step in which the expected value is set to a value capable of detecting a change in the value of the output signal within a measurement unit time shorter than the measurement time. It is characterized by being.
Furthermore, in the device inspection method of the present invention, the semiconductor device has an oscillator (12) that changes an oscillation frequency according to an applied voltage, and a signal obtained by dividing the signal output from the oscillator. And a frequency dividing circuit (13) for outputting, and including a fourth step for controlling a voltage applied to the oscillator based on the frequency of the output signal obtained in the third step. Yes.
In order to solve the above problems, the semiconductor device inspection apparatus of the present invention determines whether or not the output signal output from the semiconductor device (11) is in accordance with a preset expected value. In the semiconductor device inspection apparatus (1) for inspecting the quality of the semiconductor device based on the determination result of the determination unit, the output signal from the semiconductor device is in accordance with an expected value set in advance to a predetermined value. It is characterized in that the frequency of the output signal is obtained based on a determination result by the determination unit whether or not there is.
In the semiconductor device inspection apparatus of the present invention, the semiconductor device outputs an oscillator (12) that changes an oscillation frequency according to an applied voltage, and a signal obtained by dividing the signal output from the oscillator. And a frequency dividing circuit (13) for outputting as a signal, and a control unit (21) for controlling a voltage applied to the oscillator based on the obtained frequency of the output signal.

本発明によれば、回路規模の増大及び回路パターンの複雑化を招かずに、高速に動作する半導体デバイスの検査を行うことができる。   According to the present invention, a semiconductor device that operates at high speed can be inspected without increasing the circuit scale and complicating the circuit pattern.

以下、図面を参照して本発明の一実施形態による半導体デバイスの検査方法及び検査装置について詳細に説明する。   Hereinafter, a semiconductor device inspection method and inspection apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings.

〔半導体デバイスの検査装置〕
図１は、本発明の一実施形態による検査装置の概略構成を示すブロック図である。図１に示す通り、本実施形態の検査装置１は、検査基板１０とテスタ２０とを含んで構成される。検査基板１０には、ＤＵＴとしての半導体デバイス１１が搭載される。 [Inspection equipment for semiconductor devices]
FIG. 1 is a block diagram showing a schematic configuration of an inspection apparatus according to an embodiment of the present invention. As shown in FIG. 1, the inspection apparatus 1 according to the present embodiment includes an inspection substrate 10 and a tester 20. A semiconductor device 11 as a DUT is mounted on the inspection substrate 10.

半導体デバイス１１は、発振器１２及び分周回路１３を備えている。また、半導体デバイス１１には発振制御信号入力端１４と分周信号出力端１５とが設けられており、発振器１２の入力端が発振制御信号入力端１４に接続され、分周回路１３の出力端が分周信号出力端１５に接続されている。発振器１２の出力端は、半導体デバイス１１の内部回路（図示省略）に接続されているとともに分周回路１３の入力端に接続されている。この半導体デバイス１１は、例えばＡ／Ｄ（アナログ／ディジタル）コンバータである。   The semiconductor device 11 includes an oscillator 12 and a frequency divider circuit 13. Further, the semiconductor device 11 is provided with an oscillation control signal input terminal 14 and a frequency division signal output terminal 15, and an input terminal of the oscillator 12 is connected to the oscillation control signal input terminal 14, and an output terminal of the frequency divider circuit 13. Is connected to the divided signal output terminal 15. An output end of the oscillator 12 is connected to an internal circuit (not shown) of the semiconductor device 11 and is connected to an input end of the frequency dividing circuit 13. The semiconductor device 11 is, for example, an A / D (analog / digital) converter.

発振器１２は、発振制御信号入力端１４から発振制御信号Ｃ１が入力されると、その電圧に応じた周波数を有する信号を出力する。つまり、発振器１２は発振制御信号Ｃ１の電圧に応じて発振周波数を変化させる。本実施形態においては、発振器１２が出力する信号の周波数は数ＧＨｚ程度であるとする。分周回路１３は、発振器１２から出力される信号を所定の分周比で分周して、分周信号出力端１５に出力する。尚、本実施形態においては、分周回路１３の分周比は、発振器１２から出力される信号をテスタ２０で計測可能とする分周比に設定されているものとする。具体的には、数ＧＨｚの周波数を数十ＭＨｚに分周する分周比に設定されているものとする。   When the oscillation control signal C1 is input from the oscillation control signal input terminal 14, the oscillator 12 outputs a signal having a frequency corresponding to the voltage. That is, the oscillator 12 changes the oscillation frequency according to the voltage of the oscillation control signal C1. In the present embodiment, it is assumed that the frequency of the signal output from the oscillator 12 is about several GHz. The frequency dividing circuit 13 divides the signal output from the oscillator 12 by a predetermined frequency dividing ratio and outputs the result to the frequency dividing signal output terminal 15. In the present embodiment, it is assumed that the frequency dividing ratio of the frequency dividing circuit 13 is set to a frequency dividing ratio at which the signal output from the oscillator 12 can be measured by the tester 20. Specifically, it is assumed that the frequency division ratio for dividing the frequency of several GHz into several tens of MHz is set.

テスタ２０は、制御信号出力部２１と測定部２２とを備えており、検査基板１０上に搭載された半導体デバイス１１が備える発振制御信号入力端１４及び分周信号出力端１５にそれぞれ接続されている。このため、テスタ２０から出力される制御信号Ｃ１は発振制御信号入力端１４を介して半導体デバイス１１に入力され、半導体デバイス１１からの分周信号Ｓ１はテスタ２０に入力される。尚、テスタ２０の動作速度は、数十ＭＨｚ程度である。   The tester 20 includes a control signal output unit 21 and a measurement unit 22, and is connected to an oscillation control signal input terminal 14 and a frequency division signal output terminal 15 included in the semiconductor device 11 mounted on the inspection substrate 10, respectively. Yes. Therefore, the control signal C1 output from the tester 20 is input to the semiconductor device 11 via the oscillation control signal input terminal 14, and the frequency-divided signal S1 from the semiconductor device 11 is input to the tester 20. The operation speed of the tester 20 is about several tens of MHz.

制御信号出力部２１は、ＤＣモジュール２３及びＦＣ（FunCtion：ファンクション）モジュールを備えており、半導体デバイス１１の検査を行うための各種制御信号を出力する。ここで、ＤＣモジュール２３は、主として直流検査を行うための制御信号を出力するモジュールであり、ＦＣモジュールは、主として交流検査を行うための制御信号を出力するモジュールである。   The control signal output unit 21 includes a DC module 23 and an FC (FunCtion: function) module, and outputs various control signals for inspecting the semiconductor device 11. Here, the DC module 23 is a module that mainly outputs a control signal for performing a DC inspection, and the FC module is a module that mainly outputs a control signal for performing an AC inspection.

ここで、直流検査とは、半導体デバイス１１の特定のピンに所定の電圧値の直流電圧を印加したときに測定される電流値が予め定められた規格内であるか否かを判定する静的な検査である。半導体デバイス１１に印加する直流電圧は、例えば０〜十数ボルト程度の範囲で変化させることが可能である。直流検査は、例えば半導体デバイス１１のオープン（開放）／ショート（短絡）を検査するために行われる。これに対し、交流検査とは、パルス状のテスト信号を半導体デバイス１１に印加したときに、期待通りの信号が半導体デバイス１１から得られるか否かを判定する動的な検査である。   Here, the DC test is a static that determines whether or not a current value measured when a DC voltage having a predetermined voltage value is applied to a specific pin of the semiconductor device 11 is within a predetermined standard. It is a serious inspection. The DC voltage applied to the semiconductor device 11 can be changed in the range of, for example, about 0 to several tens volts. The DC inspection is performed, for example, to inspect the open (open) / short (short circuit) of the semiconductor device 11. On the other hand, the AC inspection is a dynamic inspection for determining whether or not an expected signal is obtained from the semiconductor device 11 when a pulsed test signal is applied to the semiconductor device 11.

測定部２２は、ＦＣモジュール２５を備えており、半導体デバイス１１から出力される分周信号Ｓ１に対する各種判定を行う。ここで、ＦＣモジュール２５は、主として交流検査を行っているときに半導体デバイス１１から出力される分周信号Ｓ１が、予め設定された期待値通りであるか（パスであるか）又は期待値とは異なるか（フェイルであるか）を判定する。尚、直流検査にはＤＣモジュール２３のみを用い、交流検査にはＦＣモジュール２４，２５のみを用いるという訳ではなく、半導体デバイス１１の種類と検査の種類とに応じて、これらは適宜組み合わせて用いられる。尚、本実施形態では、半導体デバイス１１の検査を行うために、ＤＣモジュール２３とＦＣモジュール２５とが用いられるものとして説明を進める。   The measurement unit 22 includes an FC module 25 and performs various determinations on the frequency-divided signal S1 output from the semiconductor device 11. Here, the FC module 25 mainly determines whether the frequency-divided signal S1 output from the semiconductor device 11 during the alternating current inspection is in accordance with a preset expected value (is a path) or an expected value. Are different (failure). Note that only the DC module 23 is used for the direct current inspection and only the FC modules 24 and 25 are used for the alternating current inspection, and these are used in appropriate combinations according to the type of the semiconductor device 11 and the type of inspection. It is done. In the present embodiment, the description will be given assuming that the DC module 23 and the FC module 25 are used to inspect the semiconductor device 11.

ＦＣモジュール２５で用いる期待値は、任意の値を設定することが可能である。例えば、分周信号Ｓ１が「Ｈ（ハイ）」レベルと「Ｌ（ロー）」レベルとをとる二値の信号である場合には、「Ｌ」及び「Ｈ」の何れか一方の値に設定することができる。また、分周信号Ｓ１の立ち上がりエッジ又は立ち下がりエッジを検出可能な値に設定することも可能である。尚、期待値の値は、固定にすることもでき、時間的に値が変わるような変化をさせることもできる。   An expected value used in the FC module 25 can be set to an arbitrary value. For example, when the frequency-divided signal S1 is a binary signal having an “H (high)” level and an “L (low)” level, it is set to one of “L” and “H”. can do. It is also possible to set the rising edge or the falling edge of the frequency-divided signal S1 to a value that can be detected. Note that the expected value can be fixed or can be changed such that the value changes with time.

本実施形態のテスタ２０は、ＦＣモジュール２５の判定結果に基づいて、分周信号Ｓ１の周波数を求める。ここで、半導体デバイス１１に設けられた分周回路１３の分周比が分かれば、分周信号Ｓ１の周波数から半導体デバイス１１の実動作速度を求めることができる。このように、半導体デバイス１１の実動作速度を求めるのは、半導体デバイス１１が正常に実動作速度で動作していなければ、半導体デバイス１１に対する種々の検査を行うことができなからである。換言すると、本実施形態では半導体デバイス１１に対する各種検査を実現するために、その前提として半導体デバイス１１の実動作速度を求めている。   The tester 20 of the present embodiment obtains the frequency of the divided signal S1 based on the determination result of the FC module 25. Here, if the frequency dividing ratio of the frequency dividing circuit 13 provided in the semiconductor device 11 is known, the actual operation speed of the semiconductor device 11 can be obtained from the frequency of the frequency divided signal S1. Thus, the reason why the actual operation speed of the semiconductor device 11 is obtained is that various inspections on the semiconductor device 11 cannot be performed unless the semiconductor device 11 is operating normally at the actual operation speed. In other words, in this embodiment, in order to realize various inspections for the semiconductor device 11, the actual operation speed of the semiconductor device 11 is obtained as a premise.

また、テスタ２０は、分周信号Ｓ１の周波数から求められる半導体デバイス１１の実動作速度と、半導体デバイス１１の目標動作速度との間に差がある場合には、その旨を制御信号出力部２１に通知する。かかる通知がなされると、制御信号出力部２１はＤＣモジュール２３を制御して、半導体デバイス１１に印加する制御信号Ｃ１の電圧を変化させる。尚、テスタ２０には、各種情報を入力する入力装置（図示省略）が設けられており、ユーザがこの入力装置を操作して分周回路１３の分周比、半導体デバイス１１の目標動作速度等を入力する。   When there is a difference between the actual operation speed of the semiconductor device 11 obtained from the frequency of the frequency-divided signal S1 and the target operation speed of the semiconductor device 11, the tester 20 notifies the control signal output unit 21 to that effect. Notify When such notification is made, the control signal output unit 21 controls the DC module 23 to change the voltage of the control signal C1 applied to the semiconductor device 11. The tester 20 is provided with an input device (not shown) for inputting various information, and the user operates the input device to divide the frequency dividing circuit 13, the target operating speed of the semiconductor device 11, and the like. Enter.

〔半導体デバイスの検査方法〕
〈第１実施形態〉
次に、上記構成における検査装置１を用いた半導体デバイスの検査方法について説明する。図２は、本発明の第１実施形態による半導体デバイスの検査方法を説明するための図である。まず、テスタ２０は、計測単位時間としてのストローブ時間ｔｅ［ｎｓ］を設定するとともに、計測時間としてのゲート時間Ｔを設定する。ここで、ゲート時間Ｔは、ストローブ時間ｔｅとエッジストローブ数Ｎとの積である。次いで、テスタ２０は、ＦＣモジュール２５に対して前述した期待値を設定する。具体的には、期待値を時間的に変化しない「Ｌ」レベルに設定する。尚、テスタ２０には、ユーザの操作によって予め分周回路１３の分周比及び半導体デバイス１１の目標動作速度等が入力されているとする。 [Inspection method for semiconductor devices]
<First Embodiment>
Next, a semiconductor device inspection method using the inspection apparatus 1 having the above configuration will be described. FIG. 2 is a view for explaining a semiconductor device inspection method according to the first embodiment of the present invention. First, the tester 20 sets a strobe time t e [ns] as a measurement unit time and also sets a gate time T as a measurement time. The gate time T is the product of the strobe time t e and the edge strobe number N. Next, the tester 20 sets the above-described expected value for the FC module 25. Specifically, the expected value is set to the “L” level that does not change with time. It is assumed that the frequency dividing ratio of the frequency dividing circuit 13 and the target operation speed of the semiconductor device 11 are input to the tester 20 in advance by a user operation.

以上の設定が完了すると、テスタ２０は、制御信号出力部２１に対して検査開始を指示する検査開始信号を出力する。この検査開始信号が入力されると、制御信号出力部２１はＤＣモジュール２３を制御して所定の電圧値を有する制御信号Ｃ１を出力させる。ＤＣモジュール２３から出力された制御信号Ｃ１は、発振制御信号入力端１４から半導体デバイス１１の発振器１２に入力される。発振器１２は制御信号Ｃ１の電圧に応じた周波数を有する信号を出力する。この信号は半導体デバイス１１の内部回路に入力されるとともに分周回路１３に入力される。   When the above setting is completed, the tester 20 outputs a test start signal that instructs the control signal output unit 21 to start the test. When this inspection start signal is input, the control signal output unit 21 controls the DC module 23 to output a control signal C1 having a predetermined voltage value. The control signal C1 output from the DC module 23 is input from the oscillation control signal input terminal 14 to the oscillator 12 of the semiconductor device 11. The oscillator 12 outputs a signal having a frequency corresponding to the voltage of the control signal C1. This signal is input to the internal circuit of the semiconductor device 11 and to the frequency divider circuit 13.

分周回路１３は、発振器１２から出力される信号を所定の分周比で分周して分周信号出力端１５に出力する。この信号は、分周信号Ｓ１として半導体デバイス１１から出力され、テスタ２０のＦＣモジュール２５に入力され、前述したストローブ時間ｔｅを単位としてパス／フェイル判定が行われる。ここで、図２に示す通り、分周信号Ｓ１が「Ｈ」レベルである場合には判定結果はフェイル（Ｆ）となり、「Ｌ」レベルである場合にはパス（Ｐ）となる。判定結果がパス（Ｐ）からフェイル（Ｆ）に変化する箇所は分周信号Ｓ１の立ち上がりエッジであり、逆にフェイル（Ｆ）からパス（Ｐ）に変化する箇所は分周信号Ｓ１の立ち下がりエッジである。 The frequency dividing circuit 13 divides the signal output from the oscillator 12 by a predetermined frequency dividing ratio and outputs the result to the frequency divided signal output terminal 15. This signal is output from the semiconductor device 11 as a frequency division signal S1, it is inputted to the FC module 25 of the tester 20, the pass / fail judgment is performed in units of strobe time t e mentioned above. Here, as shown in FIG. 2, when the frequency-divided signal S1 is at "H" level, the determination result is fail (F), and when it is at "L" level, it is pass (P). Where the determination result changes from pass (P) to fail (F) is the rising edge of the frequency-divided signal S1, and conversely, the location where the determination result changes from fail (F) to pass (P) is the falling edge of the frequency-divided signal S1. It is an edge.

テスタ１１は、ゲート時間Ｔ内において、ＦＣモジュール２５の判定結果がパス（Ｐ）からフェイル（Ｆ）に変化する箇所の数（即ち、分周信号Ｓ１の立ち上がりエッジの数）を計数し、この計数結果から分周信号Ｓ１の周波数を求める。具体的には、ゲート時間Ｔ内においてパス（Ｐ）からフェイル（Ｆ）に変化する箇所の数がｎであるとすると、分周信号Ｓ１の周波数ｆはｆ＝ｎ／Ｔで求められる。テスタ１１には、予め分周回路１３の分周比が入力されているため、分周信号Ｓ１の周波数ｆから半導体デバイス１１の実動作速度が求められる。   The tester 11 counts the number of locations where the determination result of the FC module 25 changes from pass (P) to fail (F) within the gate time T (that is, the number of rising edges of the frequency-divided signal S1). The frequency of the frequency-divided signal S1 is obtained from the counting result. Specifically, if the number of locations where the path (P) changes to the fail (F) within the gate time T is n, the frequency f of the divided signal S1 is obtained by f = n / T. Since the frequency dividing ratio of the frequency dividing circuit 13 is input to the tester 11 in advance, the actual operation speed of the semiconductor device 11 is obtained from the frequency f of the frequency divided signal S1.

また、テスタ１１は、予め入力されている半導体デバイス１１の目標動作速度と、分周信号Ｓ１の周波数ｆから求めた半導体デバイス１１の実動作速度との差を求める。そして、その差を示す信号を制御信号出力部２１に出力する。制御信号出力部２１は、この信号に基づいてＤＣモジュール２３を制御し、制御信号Ｃ１の電圧を変化させる。以上の動作を繰り返すことにより、半導体デバイス１１の実動作速度を目標動作速度に設定することができ、これにより半導体デバイス１１に対する各種検査が実現可能となる。   Further, the tester 11 obtains a difference between the target operation speed of the semiconductor device 11 inputted in advance and the actual operation speed of the semiconductor device 11 obtained from the frequency f of the frequency division signal S1. Then, a signal indicating the difference is output to the control signal output unit 21. The control signal output unit 21 controls the DC module 23 based on this signal, and changes the voltage of the control signal C1. By repeating the above operation, the actual operation speed of the semiconductor device 11 can be set to the target operation speed, and various tests on the semiconductor device 11 can be realized.

〈第２実施形態〉
ところで、図２を用いて説明した検査方法においては、いわばエッジストローブの時間間隔で分周信号Ｓ１をサンプリング（標本化）している。このため、周期がエッジストローブの時間間隔の２倍以下である分周信号Ｓ１が半導体デバイス１１から出力された場合には、図２を用いて説明した検査方法では誤った周波数が求められる可能性が考えられる。このため、分周信号Ｓ１の周期がエッジストローブの時間間隔の２倍以上であるか否かを確認する必要がある。以下、この確認方法を本発明の第２実施形態による半導体デバイスの検査方法として説明する。尚、以下の検査方法は分周信号Ｓ１のデューティ比が５０％である場合に用いることができる。 Second Embodiment
In the inspection method described with reference to FIG. 2, the frequency-divided signal S1 is sampled (sampled) at the edge strobe time interval. For this reason, when the frequency-divided signal S1 whose period is not more than twice the time interval of the edge strobe is output from the semiconductor device 11, an erroneous frequency may be obtained in the inspection method described with reference to FIG. Can be considered. For this reason, it is necessary to confirm whether or not the period of the frequency-divided signal S1 is at least twice the time interval of the edge strobe. Hereinafter, this confirmation method will be described as a semiconductor device inspection method according to the second embodiment of the present invention. The following inspection method can be used when the duty ratio of the frequency-divided signal S1 is 50%.

図３は、本発明の第２実施形態による半導体デバイスの検査方法を説明するための図である。まず、テスタ２０は、計測単位時間としてのウィンドウ時間ｔｗ［ｎｓ］を設定するとともに、計測時間としてのゲート時間Ｔを設定する。ここで、ゲート時間Ｔは、ウィンドウ時間ｔｗとウィンドウストローブ数Ｎｗとの積である。尚、ウィンドウ時間ｔｗ及びウィンドウストローブ数Ｎｗは、前述したストローブ時間ｔｅ及びエッジストローブ数Ｎとそれぞれ同じであっても良い。 FIG. 3 is a view for explaining a semiconductor device inspection method according to the second embodiment of the present invention. First, the tester 20 sets a window time t w [ns] as a measurement unit time and also sets a gate time T as a measurement time. Here, the gate time T is the product of the window time t w and the window strobe number N w. Incidentally, the window time t w and window strobe number N w may be the same respectively strobe time t e and edge strobe number N described above.

次いで、テスタ２０は、ＦＣモジュール２５に対して前述した期待値を設定する。具体的には、ウィンドウ時間ｔｗ内における分周信号Ｓ１のエッジを検出可能な値に設定する。即ち、図３に示す通り、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在しない場合にはパス（Ｐ）となり、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在する場合には、フェイル（Ｆ）となる期待値「Ｖ」を設定する。 Next, the tester 20 sets the above-described expected value for the FC module 25. Specifically, to set the edge of the frequency-divided signal S1 at the window time t w in the detectable value. That is, as shown in FIG. 3, if the path (P) next to the absence of an edge of the window time t w in the divided signal S1, the edge of the window time t w in the frequency division signal S1 is present , The expected value “V” to be a fail (F) is set.

以上の設定が完了すると、第１実施形態と同様に、テスタ２０は、制御信号出力部２１に対して検査開始を指示する検査開始信号を出力する。そして、制御信号出力部２１の制御の下でＤＣモジュール２３から所定の電圧値を有する制御信号Ｃ１が出力される。この制御信号Ｃ１は、発振制御信号入力端１４から半導体デバイス１１の発振器１２に入力される。発振器１２は制御信号Ｃ１の電圧に応じた周波数を有する信号を出力する。この信号は半導体デバイス１１の内部回路に入力されるとともに分周回路１３に入力される。   When the above setting is completed, the tester 20 outputs a test start signal that instructs the control signal output unit 21 to start a test, as in the first embodiment. A control signal C 1 having a predetermined voltage value is output from the DC module 23 under the control of the control signal output unit 21. The control signal C1 is input from the oscillation control signal input terminal 14 to the oscillator 12 of the semiconductor device 11. The oscillator 12 outputs a signal having a frequency corresponding to the voltage of the control signal C1. This signal is input to the internal circuit of the semiconductor device 11 and to the frequency divider circuit 13.

分周回路１３は、発振器１２から出力される信号を所定の分周比で分周して分周信号出力端１５に出力する。この信号は、分周信号Ｓ１として半導体デバイス１１から出力され、テスタ２０のＦＣモジュール２５に入力され、ウィンドウ時間ｔｗを単位としてパス／フェイル判定が行われる。ここで、図３に示す通り、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在しない場合にはパス（Ｐ）となり、ウィンドウ時間ｔｗ内に分周信号Ｓ１のエッジが存在する場合には、フェイル（Ｆ）となる。 The frequency dividing circuit 13 divides the signal output from the oscillator 12 by a predetermined frequency dividing ratio and outputs the result to the frequency divided signal output terminal 15. This signal is output from the semiconductor device 11 as a frequency division signal S1, is inputted to the FC module 25 of the tester 20, the pass / fail judgment is made window time t w as a unit. Here, as shown in FIG. 3, the path (P) next to the absence of an edge of the window time t w in the divided signal S1, if there is an edge of the frequency-divided signal S1 to the window time t w Becomes fail (F).

テスタ１１は、ゲート時間Ｔ内におけるフェイル（Ｆ）の数（即ち、立ち上がりエッジ及び立ち下がりエッジの総和）を計数する。ここで、フェイル（Ｆ）の数がゲート時間Ｔ内におけるウィンドウストローブ数Ｎｗよりも少ない場合には、判定結果がパス（Ｐ）となる箇所が存在することになる。これにより、分周信号Ｓ１の周期が、前述したウィンドウストローブのウィンドウ時間の２倍以上であることを確認できる。これに対し、フェイル（Ｆ）の数がゲート時間Ｔ内におけるウィンドウストローブ数Ｎｗと同数である場合には、判定結果がパス（Ｐ）となる箇所が存在しないことになり、これにより、分周信号Ｓ１の周期が、前述したウィンドウストローブのウィンドウ時間の２倍よりも短いことを確認できる。 The tester 11 counts the number of failures (F) within the gate time T (that is, the sum of the rising edge and the falling edge). Here, the fail number of (F) when less than the window strobe number N w in a gate time T, so that the portion where the determination result is a path (P) is present. Thereby, it can be confirmed that the period of the frequency-divided signal S1 is twice or more the window time of the window strobe described above. In contrast, if the number of fail (F) is equal to the window strobe number N w in a gate time T, will be the determination result is no portion which becomes the path (P), thereby, partial It can be confirmed that the period of the circumferential signal S1 is shorter than twice the window time of the window strobe described above.

以上説明した実施形態によれば、検査基板１０に高速信号源１１１を設ける必要がないため回路規模の増大を招くことはない。また、半導体デバイス１１に対しては直流の制御信号Ｃ１を印加し、半導体デバイス１１からは分周信号Ｓ１を出力しているため、高周波の信号を伝送するための回路パターンを検査基板１０に形成する必要がなく、回路パターンの設計を複雑にすることもない。   According to the embodiment described above, since it is not necessary to provide the high-speed signal source 111 on the inspection substrate 10, the circuit scale is not increased. Further, since a DC control signal C1 is applied to the semiconductor device 11 and a frequency-divided signal S1 is output from the semiconductor device 11, a circuit pattern for transmitting a high-frequency signal is formed on the inspection substrate 10. There is no need to complicate the circuit pattern design.

以上、本発明の実施形態による半導体デバイスの検査方法及び検査装置について説明したが、本発明は上記実施形態に制限される訳ではなく、本発明の範囲内で自由に変更が可能である。例えば、図２を用いて説明した検査方法においては、期待値を「Ｌ」に設定して分周信号Ｓ１の立ち上がりエッジを検出していたが、期待値を「Ｈ」に設定して分周信号Ｓ１の立ち下がりエッジを検出してもよい。また、上記実施形態では、直流の制御信号Ｃ１を半導体デバイス１１に印加していたが、半導体デバイス１１の動作周波数を規定する信号（パターン）を半導体デバイス１１に印加しても良い。   The semiconductor device inspection method and inspection apparatus according to the embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and can be freely modified within the scope of the present invention. For example, in the inspection method described with reference to FIG. 2, the expected value is set to “L” to detect the rising edge of the divided signal S1, but the expected value is set to “H” to divide the frequency. The falling edge of the signal S1 may be detected. In the above embodiment, the DC control signal C <b> 1 is applied to the semiconductor device 11. However, a signal (pattern) that defines the operating frequency of the semiconductor device 11 may be applied to the semiconductor device 11.

本発明の一実施形態による検査装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the test | inspection apparatus by one Embodiment of this invention. 本発明の第１実施形態による半導体デバイスの検査方法を説明するための図である。It is a figure for demonstrating the test | inspection method of the semiconductor device by 1st Embodiment of this invention. 本発明の第２実施形態による半導体デバイスの検査方法を説明するための図である。It is a figure for demonstrating the inspection method of the semiconductor device by 2nd Embodiment of this invention. 従来の検査装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the conventional inspection apparatus.

符号の説明Explanation of symbols

１ 検査装置
１０ 検査基板
１１ 半導体デバイス
１２ 発振器
１３ 分周回路
２０ テスタ
２１ 制御信号出力部
２２ 測定部
２３ ＤＣモジュール
２４ ＦＣモジュール
２５ ＦＣモジュール
DESCRIPTION OF SYMBOLS 1 Inspection apparatus 10 Inspection board 11 Semiconductor device 12 Oscillator 13 Frequency divider 20 Tester 21 Control signal output part 22 Measuring part 23 DC module 24 FC module 25 FC module

Claims (7)

半導体デバイスから出力される出力信号が予め設定された期待値通りであるか否かを判定し、当該判定の結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査方法において、
前記期待値を所定の値に設定する第１ステップと、
前記半導体デバイスからの出力信号が前記期待値通りであるか否かを判定する第２ステップと、
前記第２ステップの判定結果に基づいて前記出力信号の周波数を求める第３ステップと
を含むことを特徴とする半導体デバイスの検査方法。 In the semiconductor device inspection method for determining whether the output signal output from the semiconductor device is in accordance with a preset expected value, and inspecting the quality of the semiconductor device based on the result of the determination,
A first step of setting the expected value to a predetermined value;
A second step of determining whether an output signal from the semiconductor device is as expected or not;
And a third step of obtaining a frequency of the output signal based on the determination result of the second step. 前記第３ステップは、予め定められた計測時間内における前記第２ステップの判定結果の変化数を計数し、当該計数結果から前記出力信号の周波数を求めるステップであることを特徴とする請求項１記載の半導体デバイスの検査方法。   The third step is a step of counting the number of changes in the determination result of the second step within a predetermined measurement time, and obtaining the frequency of the output signal from the count result. The inspection method of the semiconductor device as described. 前記出力信号は二値をとる信号であり、
前記第１ステップは、前記期待値を前記二値のうちの何れか一方の値に設定するステップであることを特徴とする請求項１記載の半導体デバイスの検査方法。 The output signal is a binary signal,
2. The semiconductor device inspection method according to claim 1, wherein the first step is a step of setting the expected value to one of the two values. 前記第１ステップは、前記期待値を、前記計測時間よりも短い計測単位時間内における前記出力信号の値の変化を検出可能な値に設定するステップであることを特徴とする請求項１記載の半導体デバイスの検査方法。   The said 1st step is a step which sets the said expected value to the value which can detect the change of the value of the said output signal within the measurement unit time shorter than the said measurement time. Inspection method for semiconductor devices. 前記半導体デバイスは、印加される電圧に応じて発振周波数を変化させる発振器と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路とを備えており、
前記第３ステップで求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する第４ステップを含むことを特徴とする請求項１から請求項４の何れか一項に記載の半導体デバイスの検査方法。 The semiconductor device includes an oscillator that changes an oscillation frequency according to an applied voltage, and a frequency dividing circuit that outputs a signal obtained by dividing a signal output from the oscillator as the output signal.
5. The method according to claim 1, further comprising a fourth step of controlling a voltage applied to the oscillator based on the frequency of the output signal obtained in the third step. 6. Semiconductor device inspection method. 半導体デバイスから出力される出力信号が予め設定された期待値通りであるか否かを判定する判定部を備え、当該判定部の判定結果に基づいて前記半導体デバイスの良否を検査する半導体デバイスの検査装置において、
前記半導体デバイスからの出力信号が予め所定の値に設定された期待値通りであるか否かの前記判定部による判定結果に基づいて、前記出力信号の周波数を求めることを特徴とする半導体デバイスの検査装置。 A semiconductor device inspection comprising a determination unit that determines whether or not an output signal output from a semiconductor device is in accordance with a preset expected value, and inspects the quality of the semiconductor device based on a determination result of the determination unit In the device
A frequency of the output signal is obtained based on a determination result by the determination unit as to whether or not an output signal from the semiconductor device is in accordance with an expected value set in advance to a predetermined value. Inspection device. 前記半導体デバイスは、印加される電圧に応じて発振周波数を変化させる発振器と、当該発振器から出力される信号を分周した信号を前記出力信号として出力する分周回路とを備えており、
求められた前記出力信号の周波数に基づいて、前記発振器に印加する電圧を制御する制御部を備えることを特徴とする請求項６記載の半導体デバイスの検査装置。
The semiconductor device includes an oscillator that changes an oscillation frequency according to an applied voltage, and a frequency dividing circuit that outputs a signal obtained by dividing a signal output from the oscillator as the output signal.
The semiconductor device inspection apparatus according to claim 6, further comprising a control unit that controls a voltage applied to the oscillator based on the obtained frequency of the output signal.
JP2006046290A 2006-02-23 2006-02-23 Inspection method and device of semiconductor device Pending JP2007225414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006046290A JP2007225414A (en) 2006-02-23 2006-02-23 Inspection method and device of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006046290A JP2007225414A (en) 2006-02-23 2006-02-23 Inspection method and device of semiconductor device

Publications (1)

Publication Number Publication Date
JP2007225414A true JP2007225414A (en) 2007-09-06

Family

ID=38547373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006046290A Pending JP2007225414A (en) 2006-02-23 2006-02-23 Inspection method and device of semiconductor device

Country Status (1)

Country Link
JP (1) JP2007225414A (en)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04270975A (en) * 1991-02-27 1992-09-28 Advantest Corp Ic testing device
JPH0510990A (en) * 1991-07-02 1993-01-19 Hitachi Ltd Frequency measurement method and its device and semiconductor tester
JPH0933619A (en) * 1995-07-19 1997-02-07 Advantest Corp Frequency measuring method in semiconductor testing device
JPH1062492A (en) * 1996-08-14 1998-03-06 Nec Corp Semiconductor integrated circuit
JPH1138090A (en) * 1997-07-15 1999-02-12 Fujitsu Ltd Semiconductor integrated circuit and its testing method
JPH1164455A (en) * 1997-08-19 1999-03-05 Yokogawa Electric Corp Digital comparator
JP2000075001A (en) * 1998-08-31 2000-03-14 Ando Electric Co Ltd Semiconductor tester
JP2001188983A (en) * 1999-12-28 2001-07-10 Saginomiya Seisakusho Inc Method and device for transmitting physical quantity data, and system and instrument for flow rate measurement
JP2003043109A (en) * 2001-07-30 2003-02-13 Nec Corp Semiconductor integrated circuit device and its inspection device
JP2003248037A (en) * 2002-02-27 2003-09-05 Kawasaki Microelectronics Kk Pll testing circuit
JP2004007152A (en) * 2002-05-31 2004-01-08 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JP2005292135A (en) * 2004-03-31 2005-10-20 Teradyne Inc How to measure duty cycle
JP2005331315A (en) * 2004-05-19 2005-12-02 Matsushita Electric Ind Co Ltd Clock generation circuit for semiconductor test, semiconductor device, and test method of semiconductor device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04270975A (en) * 1991-02-27 1992-09-28 Advantest Corp Ic testing device
JPH0510990A (en) * 1991-07-02 1993-01-19 Hitachi Ltd Frequency measurement method and its device and semiconductor tester
JPH0933619A (en) * 1995-07-19 1997-02-07 Advantest Corp Frequency measuring method in semiconductor testing device
JPH1062492A (en) * 1996-08-14 1998-03-06 Nec Corp Semiconductor integrated circuit
JPH1138090A (en) * 1997-07-15 1999-02-12 Fujitsu Ltd Semiconductor integrated circuit and its testing method
JPH1164455A (en) * 1997-08-19 1999-03-05 Yokogawa Electric Corp Digital comparator
JP2000075001A (en) * 1998-08-31 2000-03-14 Ando Electric Co Ltd Semiconductor tester
JP2001188983A (en) * 1999-12-28 2001-07-10 Saginomiya Seisakusho Inc Method and device for transmitting physical quantity data, and system and instrument for flow rate measurement
JP2003043109A (en) * 2001-07-30 2003-02-13 Nec Corp Semiconductor integrated circuit device and its inspection device
JP2003248037A (en) * 2002-02-27 2003-09-05 Kawasaki Microelectronics Kk Pll testing circuit
JP2004007152A (en) * 2002-05-31 2004-01-08 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
JP2005292135A (en) * 2004-03-31 2005-10-20 Teradyne Inc How to measure duty cycle
JP2005331315A (en) * 2004-05-19 2005-12-02 Matsushita Electric Ind Co Ltd Clock generation circuit for semiconductor test, semiconductor device, and test method of semiconductor device

Similar Documents

Publication Publication Date Title
US7696771B2 (en) Test apparatus and test method
CA2406619A1 (en) Method and circuit for testing dc parameters of circuit input and output nodes
JP2007205792A (en) Testing device and testing method
US7395480B2 (en) Test apparatus and test method
JP2008256632A (en) Testing method and ic tester of semiconductor integrated circuit
US20140125419A1 (en) Method and system for testing oscillator circuit
JP2008002900A (en) Screening method, system, and program for semiconductor devices
EP1024367B1 (en) Frequency measurement test circuit and semiconductor integrated circuit having the same
US7539589B2 (en) Testing radio frequency and analogue circuits
US8228384B2 (en) Circuit testing apparatus
JP2007225414A (en) Inspection method and device of semiconductor device
JP4705493B2 (en) Semiconductor integrated circuit
US9645195B2 (en) System for testing integrated circuit
JP2005140759A (en) Semiconductor integrated circuit and failure detection method for semiconductor integrated circuit
JP2005030978A (en) Phase difference measuring apparatus, phase difference measurement method, and testing apparatus
JP4409039B2 (en) Path fault diagnostic device, path fault diagnostic method, and semiconductor integrated circuit device having self-diagnosis function
JP2008519974A (en) Testable integrated circuit
JP3353288B2 (en) LSI test equipment
JP2007141882A (en) Semiconductor device, its testing device and method
JP2008275337A (en) Testing device and method
JP2008064717A (en) Delay measuring circuit in semiconductor integrated circuit
JPS63177437A (en) Testing method for semiconductor integrated circuit device
JP2005030977A (en) Phase difference measuring apparatus, phase difference measurement method, and testing apparatus
JP2005331315A (en) Clock generation circuit for semiconductor test, semiconductor device, and test method of semiconductor device
JPH09264931A (en) Semiconductor integrated circuit measuring device and semiconductor integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703