JP2007214405A - 受光装置、電気光学装置及び電子機器 - Google Patents
受光装置、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2007214405A JP2007214405A JP2006033319A JP2006033319A JP2007214405A JP 2007214405 A JP2007214405 A JP 2007214405A JP 2006033319 A JP2006033319 A JP 2006033319A JP 2006033319 A JP2006033319 A JP 2006033319A JP 2007214405 A JP2007214405 A JP 2007214405A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light receiving
- light
- metal wiring
- pin diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
ることが可能な受光装置、電気光学装置及び電子機器を提供することである。
【解決手段】絶縁基板上に形成された、p+層31,イントリンシック層32,n+層3
3を有するPINダイオード30と、PINダイオード30のアノード,カソードとされ
るp+層31,n+層33に接続される金属配線34,35とを備えた受光装置において
、p+層31,n+層33の少なくとも一方の上部に、イントリンシック層32の受光面
に対して斜め方向から光が入射可能なように、金属配線34,35の存在しない領域を所
定面積以上に設けたものである。
【選択図】図1
Description
び電子機器に関する。
各基板には電極を設け、画像信号を電極に供給する。各基板の電極相互間の液晶は、画像
信号に応じて光学特性が変化する。即ち、各基板の電極相互間の液晶に画像信号に基づく
電圧を印加することで、液晶分子の配列を変化させる。これにより、各画素における光の
透過率が画像信号に応じて変化することになり、画像信号に応じた画像表示が行われる。
背面にはバックライトが設けられている。このようなバックライトとして、導光板を用い
て、照明の均一性を向上させる装置も開発されている。バックライトによって液晶パネル
の表示領域を照明することで、十分な輝度で表示領域上の表示を観察することができる。
囲光が明るいほど、表示領域の照明を明るくした方が、表示は見やすい。逆に、周囲光が
十分に暗い場合には、表示領域を必要以上に明るくする必要はない。
信号によりバックライトの輝度を制御する技術が知られている。
周囲光(外光)を検出する光センサとして、従来の一般的なダイオードを用いた受光素
子では、PIN構造のダイオード(以下、PINダイオード)に逆バイアスを印加してお
き、光を照射して、これによって増加する光電流を測定することで光を検知していた。
特許文献1は、その構造としては、PINダイオードのp+層とn+層のアノードおよ
びカソード端子部は、コンタクトホールを介した金属層にて形成されている。
p+層とn+層のアノードおよびカソード端子部は、コンタクトホールを介した金属層に
て形成されている。
端子部が金属層で覆われているので、受光層であるイントリンシック層への光の照射が阻
害され、受光量が低下する問題がある。
するのを防止し、受光効率を上げることが可能な受光装置、電気光学装置及び電子機器を
提供することを目的とするものである。
+層を有するPINダイオードと、前記PINダイオードのアノード,カソードとされる
前記p+層,n+層に接続される金属配線とを備えた受光装置において、前記p+層,n
+層の少なくとも一方の上部に、前記イントリンシック層の受光面に対して斜め方向から
光が入射可能なように、前記金属配線の存在しない領域を所定面積以上に設けたものであ
る。
することで、受光効率をあげることが可能となる。
本発明において、前記金属配線の存在しない領域は、前記金属配線の位置を前記イント
リンシック層から所定距離以上離すことによって設けられることを特徴とする。
一部分のみに前記金属配線を接続することによって設けられることを特徴とする。
+層を有するPINダイオードが複数直列接続され、かつその接続部分は、一方のPIN
ダイオードのn+層と他方のPINダイオードのp+層が直接接続された複数のPINダ
イオードと、この複数直列接続されたPINダイオードの両端のアノード,カソードとさ
れる前記p+層,n+層にそれぞれ接続される金属配線と、を備えたものである。
部分が、一方のPINダイオードのn+層と他方のPINダイオードのp+層が互いに金
属配線を介することなく直接接続されるので、金属配線が無い分、受光層への光の照射が
阻害されることが少なくなり、受光効率を上げることが可能となる。
本発明において、上記の受光装置における、前記p+層,イントリンシック層,n+層
は、多結晶シリコンであることを特徴とする。
光素子を作り込むことが可能となる。
本発明による電気光学装置は、上記の受光装置を用いたことを特徴とする。
装置を用いた電気光学装置を実現することができる。
本発明による電子機器は、上記の電気光学装置を用いたことを特徴とする。
光学装置を用いた電子機器を実現することができる。
本発明の実施形態の受光装置が適用される電気光学装置の一例である液晶装置について
、図12及び図13を参照して説明する。図12はバックライト付きの液晶装置の分解し
た斜視図を示し、図13は図12の液晶装置の縦断面図を示している。
0が配置される。液晶パネル10は、ガラス基板に画素毎にスイッチ素子であるTFT(
薄膜トランジスタ)が形成されかつ受光素子であるPINダイオードが配設されたTFT
基板11と、このTFT基板11に対向配置される対向基板12と、TFT基板11と対
向基板12間にシール材を用いて封入される電気光学物質としての液晶13(図示せず)
とを備え、TFT基板11の一辺部は図示手前側に張り出され、その張り出し部に図示し
ない外部回路に接続する外部接続端子14が形成されている。また、液晶パネル10のT
FT基板11又は対向基板12には、例えばパネル一辺部に上記PINダイオードを用い
た受光素子領域15が設けてある。一方、バックライト20は、図示しないLED等の光
源と、外枠21と、その枠内に保持され、光源からの光を導くバックライト導光板22と
を備えている。
そして、液晶パネル10の背面側(TFT基板11の側)にバックライト20が貼り付
けられて、バックライト20の導光板22から液晶パネル10の表示領域に対してバック
ライト光が背面照射されるようになっている。
されている一方、受光素子としてのPINダイオード112が形成されている。
TFT111は、ソース領域(n+/n−)とイントリンシック領域(i)とドレイン
領域(n+/n−)からなる半導体層と、この半導体層の上を覆うようにゲート絶縁膜と
して形成される酸化膜113と、酸化膜113の上に設けたゲート電極とを備え、ソース
領域(n+/n−)とドレイン領域(n+/n−)にはそれぞれコンタクトホールを介し
た金属配線によるソース端子及びドレイン端子が層間絶縁膜115上に引き出されている
。酸化膜113の上部及び下部にはそれぞれ下地絶縁膜114及び層間絶縁膜115が形
成してある。
に形成され、かつバックライト導光板22から照射される光の透過領域外に形成されてい
る。PINダイオード112は、アノードであるp+層(p型半導体層),受光層である
イントリンシック層(真性半導体層),カソードであるn+層(n型半導体層)からなる
半導体層と、この3つの半導体層の上を覆うように形成される酸化膜113とを有し、p
+層とn+層にはそれぞれコンタクトホールを介した金属配線のアノード端子及びカソー
ド端子が層間絶縁膜115上に引き出されている。
からアノード端子が相対的に−電位、カソード端子が相対的に+電位となるように逆バイ
アス電圧が印加され、イントリンシック層に光を照射することによって増加する光電流を
測定する。
なお、TFT基板11の周辺における、符号116は画素電極、117は配向膜、11
8は偏光板、119は光学フィルムである。
また、対向基板12の周辺における、符号121は配向膜、122は対向電極、123
は遮光膜としてのブラックマトリクス、124は偏光板である。
画素が並んでいる表示領域の例えば横に設けられている。画素のスイッチ素子であるTF
T111と駆動回路は低温ポリシリコン技術により非晶質シリコンをレーザにより結晶化
した多結晶シリコン(以下、ポリシリコン)を活性層に使用して作製される。これと同時
プロセスで、PINダイオード112による受光素子が作製されている。この受光素子は
やはり同一の絶縁基板上に形成された図示しない検出回路に接続され、光の強弱に応じた
信号を検出信号として外部接続端子14に出力し、バックライト20の輝度を制御する。
すると、TFTのゲート電極16と同じものが、PINダイオードのイントリンシック層
(i)の上に、酸化膜113を介して形成される。このPINダイオードに付随するゲー
ト電極17は、光センサとしてのPINダイオードには必要ないものであるが、PINダ
イオードのイントリンシック層にTFT作製時のn−が不純物として入らないようにカバ
ーをするために必要であり、言わばマスク用導電層と呼ぶべきものである。しかしながら
、その付随するゲート電極17は受光層であるイントリンシック層(i)を覆うために、
上から外光を取り込もうとするとそれが光の進路を遮る障害物になってしまう。ゲート電
極17を除去すると、外光をイントリンシック層(i)に多く取り込めるが、その除去工
程が別途必要になり、コスト高となる。そこで、以下の本発明の実施形態では、付随して
作製されるゲート電極17が存在していても、PINダイオード112のイントリンシッ
ク層(i)に入射する光量を増やすために、イントリンシック層(i)の周辺にあって光
を遮る要因となっているアノード端子及びカソード端子を形成する金属配線を無くす、若
しくはその金属配線の面積を低減することで、受光効率を上げるようにしている。
図1は本発明の第1の実施形態の受光装置を示す図であり、(a)は平面図、(b)は(a)
のA−A線側断面図を示している。図2は従来例の受光装置を示す図である。
図1において、受光装置を構成するPINダイオード30は、文字通り、p+層31、
受光層であるイントリンシック層32、n+層33の順に並んでいる。
一方の上部に、イントリンシック層32の受光面に対して斜め方向から光が入射可能なよ
うに、金属配線34,35の存在しない領域を所定面積以上の広さに設けたことを特徴と
する。つまり、p+層31,n+層33の長さを両側に(L方向に)延出した構成とし、
p+層31,n+層33に接続する金属配線34,35の位置をイントリンシック層32
から互いに所定距離以上(例えば、(端子部の長さL1)+α)離すことによって、イント
リンシック層32の位置を中心として金属配線34,35の存在しない領域を広げた構成
としている。L1は例えば20μmである。
シリコンのみで形成され、p+層31,n+層33のイントリンシック層32の位置から
上記所定距離(=(端子部の長さL1)+α)離れた長さ方向の両端部分には、端子部とし
て電気的接続のためのコンタクトホールを介した長さL1の金属配線34,35がそれぞ
れ形成されている。図1(b)に示すp+層31,n+層33それぞれの長さの最大は、2
×L1+αとなっている。
層36が形成されている。このマスク用導電層36は、液晶パネルなどの電気光学パネル
の製造時に、TFT作製時と同時のプロセスで作製される。マスク用導電層36がないと
、TFT作製と同時に受光層であるイントリンシック層32にn−等の不純物が入る場合
があり、その遮蔽のために必要であるが、他の手段によりイントリンシック層32への不
純物混入を除去できる場合は無くても良い。
。温度上昇を考慮した場合、一桁以上あがると考えると、PINダイオードを流れる電流
の値としては1nAを見積もれば十分である。本実施形態におけるPINダイオードのよ
うに端子を全てp+ポリシリコンおよびn+ポリシリコンとした場合の抵抗値を求める。
これら膜のシート抵抗値は、最大10kΩ/□程度であるから、幅W=50μm、長さL
1=20μmの端子部であれば抵抗値は、10[kΩ/□]×20[μm]/50[μm]=4
kΩとなる。この抵抗値であれば、PINダイオードの逆バイアス電流は十分に流れるた
め、アノード端子部およびカソード端子部において、ポリシリコンから金属配線への接続
換え(乗り換え)無しでも可能であると考える。
この本実施形態の構造では、従来の構造で光の照射を阻害している金属配線が形成され
ないため、受光層領域への照射が促進され受光効率が向上する。
Nダイオードの構造を示してある。図2において、(a)は平面図、(b)は(a)の縦断面図
である。この従来の構造では、イントリンシック層32の周辺位置に端子部としての金属
配線34,35が存在しており、金属配線34,35がp+層31及びn+層33を覆う
状態となっている。金属配線34,35の配線パターンの各長さL1の範囲(=L1×W
)が端子部である。従って、このような従来構造では、イントリンシック層32の受光面
に対して斜め方向から外光が入射しにくい。
図3及び図4は本発明の第2の実施形態の受光装置を示す図であり、端子部の一部分の
みを金属配線で接続する構造の例を示している。
図3では、PINダイオードを構成するp+層31、イントリンシック層32、n+層
33の領域のうち、p+層31及びn+層33の中央部分に金属配線の無い領域E,Fを
設けたものである。領域E,Fはそれぞれ、1つのコンタクトホールに対応した端子部の
領域(=L1×W)の例えば1/3とされている。
を設けたものである。領域I,J,K,Nもそれぞれ、1つのコンタクトホールに対応し
た端子部の領域(=L1×W)の例えば1/3とされている。
の上部に、イントリンシック層32の受光面に対して斜め方向から光が入射可能なように
、金属配線34,35の存在しない領域を所定面積以上の広さに設けるものであり、p+
層31,n+層33の端子部の一部分のみに金属配線を接続することによって、金属配線
の存在しない領域を設け、光が入射する領域を広げることが可能となる。
に対し、第2の実施の形態では、端子部の一部分のみに金属配線を設けたことによって光
の入射範囲を広げる。
この第2の実施形態の構造では、従来の構造で光の照射を阻害している金属層が形成さ
れない領域ができるため、受光層領域への照射が促進され受光効率が向上する。
図5は本発明の第3の実施形態の受光装置を示す図であり、(a)は平面図、(b)は(a)
のA−A線側断面図を示している。図6は従来例の受光装置を示す図である。本実施形態
は、PINダイオードを複数(図では2つ)直列接続した時の例を示している。
32,n+層33を有する第1のPINダイオード30と、p+層41,イントリンシッ
ク層42,n+層43を有する第2のPINダイオード40とが直列接続され、かつその
接続部分は、第1のPINダイオード30のn+層33と第2のPINダイオード40の
p+層41が直接接続された構成の複数のPINダイオード30,40と、この複数直列
接続されたPINダイオード30,40の両端のアノード,カソードである前記p+層3
1,n+層43にそれぞれ接続される金属配線34,45と、を備えたものである。
30,40のカソード端子部33およびアノード端子部41において金属配線を介在した
接続(即ち金属配線への乗り換え)を行わず、n+層33とp+層41とのポリシリコン
のみで直接接続される。
この本実施形態の構造では、従来の構造で光の照射を阻害している金属配線が形成され
ない領域が大きく形成できるため、PINダイオードの受光層の領域への光照射が促進さ
れ受光効率が向上する。
のPINダイオード30,40の直列接続構造を示してある。図6において、(a)は平面
図、(b)は(a)の縦断面図である。この従来の構造では、図6に示すようにアノード端子
部およびカソード端子部において、電気的接続のためのコンタクトホールを介した金属配
線34,35,44,45が形成されている。隣り合うアノード端子部およびカソード端
子部の接続部分においても、電気的接続のためのコンタクトホールを介した金属配線35
,44が形成されている。金属配線35,44は互いに共通接続されている。
図7及び図8は本発明の第4の実施形態の受光装置を示す図であり、p+層,イントリ
ンシック層,n+層を有するPINダイオードが複数直列接続される場合に、端子部の一
部分のみを金属配線で接続する構造の例を示している。
図7では、直列接続される2つのPINダイオード30,40において、PINダイオ
ード30を構成するp+層31、イントリンシック層32、n+層33の領域のうち、p
+層31及びn+層33の中央部分に金属配線の無い領域E,Fを設けると共に、PIN
ダイオード40を構成するp+層41、イントリンシック層42、n+層44の領域のう
ち、p+層41及びn+層43の中央部分に金属配線の無い領域G,Hを設けたものであ
る。領域E,F,G,Hはそれぞれ、1つのコンタクトホールに対応した端子部の領域(
=L1×W)の例えば1/3とされている。
3の四隅部分に金属配線の無い領域I,J,K,Nを設ける一方、p+層41及びn+層
43の四隅部分に金属配線の無い領域Q,R,S,Tを設けたものである。領域I,J,
K,N,Q,R,S,Tもそれぞれ、1つのコンタクトホールに対応した端子部の領域(
=L1×W)の例えば1/3とされている。
図9及び図10は本発明の第4の実施形態の受光装置を示す図であり、図11は図9及
び図10に対応した従来例の受光装置を示す図である。本例は、受光装置の光センサ部の
幅Wが大きい場合である。
図9では、光センサとしてのPINダイオードの端子部(L1×W)をポリシリコンで
形成し、一部分のみを金属配線34,35で接続する構造の例を示している。
リコンが分割されずにW大、例えば幅Wが長さLの3倍以上ある)である形の場合、一部
分のみを金属配線で繋いでいるので、イントリンシック層32の受光面に対して斜め方向
から入射する光量を増加させることが可能となる。しかも、半導体層(ポリシリコン)の
幅Wが大きいので、PINダイオードを流れる電流に対して抵抗値を小さくすることがで
きる。
を金属配線34,35で接続する構造の例を示している。
この構造は、PINダイオードを構成する半導体層(ポリシリコン)が面積大であって
、ポリシリコンの領域(=L×W)を複数個(図では3つ)に分割した場合に、3分割さ
れたポリシリコン領域の各端子部をポリシリコン配線31a,33aで接続し、かつポリ
シリコン領域(=L×W)の一部分のみを金属配線34,35で接続する構造の例を示し
ている。この構造では、3つのポリシリコン開口部50が形成されている。
リシリコンで接続され、一部分のみを金属配線で繋いでいるので、ポリシリコン開口部5
0からの入射光が直接におよび反射して受光層(イントリンシック層)32に受光される
形となる。
INダイオードの構造を示してある。この従来の構造では、図11に示すようにアノード
端子部およびカソード端子部を全てコンタクトホールを介した金属配線34,35で形成
している。
ら離すという構造ではなく、例えばW大の場合、端子部の殆どをポリシリコンで形成し、
一部分のみを金属配線で接続する形となっている。
た電気光学装置による電子機器の例を示す斜視図であり、例として携帯電話機の外観を示
している。図14に示すように、電子機器として携帯電話機100の表示部101に、上
述した受光装置付きの電気光学装置(例えばPINダイオード付きのバックライト搭載型
液晶装置)が用いられる。
調するライトバルブと、該ライトバルブにより変調された光を投射するための光学系を備
えた、投射型表示装置である。さらに、電子機器としては、他にも、テレビジョンや、ビ
ューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ペ
ージャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS
端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして
、これらの各種の電子機器に対して、本発明に係る受光装置を備えた電気光学装置が適用
可能である。
T(薄膜トランジスタ)やTFD(薄膜ダイオード)をスイッチング素子として備えた液
晶表示パネル)だけでなく、パッシブマトリクス型の液晶表示パネルにも同様に適用する
ことが可能である。また、液晶表示パネルだけでなく、無機エレクトロルミネッセンス装
置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプ
レイ装置、電子放出を用いた装置(Field Emission Display 及び Surface-Conduction E
lectron-Emitter Display 等)、DLP(Digital Light Processing)(別名DMD:Di
gital Micromirror Device)等の各種の電気光学装置においても本発明を同様に適用する
ことが可能である。
id Crysta1 On Silicon)などの反射型の電気光学装置にも適用可能である。
ッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には反射
型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
イントリンシック層(真性半導体層)、33…n+層(n型半導体層)、34,35,4
5…金属配線。
Claims (7)
- 絶縁基板上に形成された、p+層,イントリンシック層,n+層を有するPINダイオ
ードと、前記PINダイオードのアノード,カソードとされる前記p+層,n+層に接続
される金属配線とを備えた受光装置において、
前記p+層,n+層の少なくとも一方の上部に、前記イントリンシック層の受光面に対
して斜め方向から光が入射可能なように、前記前記金属配線の存在しない領域を所定面積
以上に設けたことを特徴とする受光装置。 - 前記金属配線の存在しない領域は、前記金属配線の位置を前記イントリンシック層から
所定距離以上離すことによって設けられることを特徴とする請求項1に記載の受光装置。 - 前記金属配線の存在しない領域は、前記アノード,カソードの一部分のみに前記金属配
線を接続することによって設けられることを特徴とする請求項1に記載の受光装置。 - 絶縁基板上に形成された、p+層,イントリンシック層,n+層を有するPINダイオ
ードが複数直列接続され、かつその接続部分は、一方のPINダイオードのn+層と他方
のPINダイオードのp+層が直接接続された複数のPINダイオードと、
この複数直列接続されたPINダイオードの両端のアノード,カソードとされる前記p
+層,n+層にそれぞれ接続される金属配線と、
を備えたことを特徴とする受光装置。 - 前記p+層,イントリンシック層,n+層は、多結晶シリコンであることを特徴とする
請求項1乃至4に記載の受光装置。 - 請求項1乃至請求項5のいずれか1つに記載の受光装置を用いたことを特徴とする電気
光学装置。 - 請求項6に記載の電気光学装置を用いたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033319A JP4946083B2 (ja) | 2006-02-10 | 2006-02-10 | 受光装置、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033319A JP4946083B2 (ja) | 2006-02-10 | 2006-02-10 | 受光装置、電気光学装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007214405A true JP2007214405A (ja) | 2007-08-23 |
JP2007214405A5 JP2007214405A5 (ja) | 2008-11-13 |
JP4946083B2 JP4946083B2 (ja) | 2012-06-06 |
Family
ID=38492557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006033319A Expired - Fee Related JP4946083B2 (ja) | 2006-02-10 | 2006-02-10 | 受光装置、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4946083B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130276A (ja) * | 2007-11-27 | 2009-06-11 | Hitachi Displays Ltd | 光センサ装置および画像表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314116A (ja) * | 2001-04-09 | 2002-10-25 | Seiko Epson Corp | Pin構造のラテラル型半導体受光素子 |
JP2004119719A (ja) * | 2002-09-26 | 2004-04-15 | Toshiba Matsushita Display Technology Co Ltd | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 |
JP2005019636A (ja) * | 2003-06-25 | 2005-01-20 | Toshiba Matsushita Display Technology Co Ltd | 薄膜ダイオード及び薄膜トランジスタ |
JP2005043672A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板およびその製造方法 |
-
2006
- 2006-02-10 JP JP2006033319A patent/JP4946083B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314116A (ja) * | 2001-04-09 | 2002-10-25 | Seiko Epson Corp | Pin構造のラテラル型半導体受光素子 |
JP2004119719A (ja) * | 2002-09-26 | 2004-04-15 | Toshiba Matsushita Display Technology Co Ltd | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 |
JP2005019636A (ja) * | 2003-06-25 | 2005-01-20 | Toshiba Matsushita Display Technology Co Ltd | 薄膜ダイオード及び薄膜トランジスタ |
JP2005043672A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130276A (ja) * | 2007-11-27 | 2009-06-11 | Hitachi Displays Ltd | 光センサ装置および画像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4946083B2 (ja) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4007390B2 (ja) | 電気光学装置及び電子機器 | |
US8541811B2 (en) | TFT with improved light sensing and TFT substrate using the same and liquid crystal display | |
US20120153289A1 (en) | Semiconductor device, active matrix substrate, and display device | |
JP2003316295A (ja) | 陽光下で表示できるディスプレイの画素構造 | |
JP4033217B2 (ja) | 電気光学装置および電子機器 | |
JP4656082B2 (ja) | 電気光学装置及び電子機器 | |
JP5813943B2 (ja) | 液晶表示装置 | |
US20110291126A1 (en) | Active matrix substrate and display device | |
US11482583B2 (en) | Display apparatus, counter substrate of display apparatus, method of fabricating display apparatus | |
JP2004296665A (ja) | 半導体装置、電気光学装置、および電子機器 | |
JP4946083B2 (ja) | 受光装置、電気光学装置及び電子機器 | |
US10996502B2 (en) | Display panel and method of manufacturing the same | |
US20060146235A1 (en) | Color filter substrate for liquid crystal display and method of fabricating the same | |
JP2007095878A (ja) | 光センサ、電気光学装置及び電子機器 | |
JP2007072242A (ja) | 電気光学装置及び電子機器 | |
JP4623046B2 (ja) | 電気光学装置及び電子機器 | |
KR101408257B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2009223218A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2008191498A (ja) | 液晶表示装置 | |
JP2004140338A (ja) | 光センサ素子、これを用いた平面表示装置、光センサ素子の製造方法、平面表示装置の製造方法 | |
US11614664B2 (en) | Electro-optical device, manufacturing method of electro-optical device, and electronic apparatus | |
CN210325797U (zh) | 一种阵列基板和显示面板 | |
JP2009204899A (ja) | 電気光学装置、電子機器および電気光学装置の駆動方法 | |
JP2005084513A (ja) | 電気光学装置、およびそれを備えた電子機器 | |
JP3794172B2 (ja) | アクティブマトリクス基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100527 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4946083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |