JP2007208192A - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
JP2007208192A
JP2007208192A JP2006028549A JP2006028549A JP2007208192A JP 2007208192 A JP2007208192 A JP 2007208192A JP 2006028549 A JP2006028549 A JP 2006028549A JP 2006028549 A JP2006028549 A JP 2006028549A JP 2007208192 A JP2007208192 A JP 2007208192A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
electronic
circuit module
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006028549A
Other languages
English (en)
Inventor
Isao Ishigaki
功 石垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006028549A priority Critical patent/JP2007208192A/ja
Publication of JP2007208192A publication Critical patent/JP2007208192A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

【課題】小型で、安価なものが得られ、スペースファクタの良い電子回路モジュールを提供すること。
【解決手段】本発明の電子回路モジュールにおいて、回路機能部Kが回路基板1の他面側で、接続端子6よりも下方に突出した位置に設けられているため、回路基板1を小型にできて、安価なものが得られ、また、この回路機能部Kによって、マザー基板10からの接続端子6の位置を高くできて、半田付状態の目視検査が容易にできると共に、回路基板1の他面側を有効活用できて、スペースファクタが良く、小型化を図ることができる。
【選択図】図1

Description

本発明は、携帯電話機等の送、受信回路の切り換えに使用されるアンテナスイッチに適用して好適な電子回路モジュールに関するものである。
従来の電子回路モジュールに係る図面を説明すると、図5は従来の電子回路モジュールの要部の正面図であり、次に、従来の電子回路モジュールの構成を図5に基づいて説明すると、回路基板51は、多層基板からなり、下部側から順次、基板52,53,54が配置されている。
そして、スペーサの機能を行う最下部に位置する基板52の外周部には、2層目の基板53の周縁部の下面を露出するために、間隔を置いて複数個の切り欠き部52aが設けられている。
この回路基板51には、上面と内層に配線パターン(図示せず)が設けられて、この配線パターンに接続された接続端子55が切り欠き部52内の2層目の基板53の下面に露出して設けられている。
また、ここでは図示しないが、回路基板51の上面に、所望の電気回路を形成するための電子部品が搭載され、この電子部品がカバー56によって覆われて、従来の電子回路モジュールが形成されている(例えば、特許文献1参照)。
このような従来の電子回路モジュールは、最下部に位置する基板52がマザー基板57上に載置され、接続端子55がマザー基板57に設けられた配線パターン58に半田59付けされて取り付けられる。
そして、回路基板51がマザー基板57に半田59付けされた際、最下部に位置する基板52がスペーサの機能を果たして、マザー基板57からの接続端子55の位置を高くして、半田59付状態の目視検査を容易にしたものである(例えば、特許文献1参照)。
特開2004−165305号公報
しかし、従来の電子回路モジュールにあっては、回路基板51の最下部に位置する基板52が単にスペーサの機能を果たすだけのものであるため、所望の電気回路を形成するための回路基板51が大型になって、コスト高になる上に、最下部の基板52がデッドスペースとなって、小型化が図れ無いという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型で、安価なものが得られ、スペースファクタの良い電子回路モジュールを提供することにある。
上記の目的を達成するために、本発明は、多層基板からなる回路基板と、この回路基板に設けられた配線パターンと、回路基板の一面側に搭載され、所望の電気回路を形成するための電子部品と、配線パターンに接続され、回路基板外に露出した複数の接続端子とを備え、接続端子は、回路基板の他面側の周縁部に配置されると共に、回路基板の他面側には、接続端子よりも下方に突出した位置に回路機能部が設けられたことを特徴としている。
このように構成した本発明は、回路機能部が回路基板の他面側で、接続端子よりも下方に突出した位置に設けられているため、回路基板を小型にできて、安価なものが得られ、また、この回路機能部によって、マザー基板からの接続端子の位置を高くできて、半田付状態の目視検査が容易にできると共に、回路基板の他面側を有効活用できて、スペースファクタが良く、小型化を図ることができる。
また、本発明は、上記発明において、回路基板の他面側には、接続端子よりも下方に突出した突出部を有し、この突出部の内層には、回路機能部を形成するための配線パターンが設けられたことを特徴としている。
このように構成した本発明は、突出部内に配線パターンを形成できて、小型で、安価なものが得られる。
また、本発明は、上記発明において、突出部の略下面中央部には、第1のキャビティが設けられ、この第1のキャビティ内に設けられた固着部材によって、回路基板をマザー基板に取付可能としたことを特徴としている。
このように構成した本発明は、固着部材によって、回路基板のマザー基板への取付が強固となって、耐振性等の信頼性の向上を図ることができる。
また、本発明は、上記発明において、第1のキャビティの天面には、金属体が設けられると共に、固着部材が半田で形成され、金属体がマザー基板に半田付け可能としたことを特徴としている。
このように構成した本発明は、回路基板のマザー基板への取付が半田付によってでき、取付の容易なものが得られる。
また、本発明は、上記発明において、回路基板の他面側には、接続端子よりも下方に突出した位置に、電波吸収体からなる回路機能部が設けられたことを特徴としている。
このように構成した本発明は、電波吸収体によって、不要な輻射電波が吸収され、性能の向上を図れると共に、電波吸収体がマザー基板からの接続端子を高くできて、スペースファクタの良いものが得られる。
また、本発明は、上記発明において、電子部品は、発熱部品を備え、回路基板の他面側には、接続端子よりも下方に突出した凹凸状のヒートシンクが設けられ、このヒートシンクによって回路機能部が形成されたことを特徴としている。
このように構成した本発明は、発熱部品の熱をヒートシンクから放熱でき、放熱効果の良好なものが得られる。
また、本発明は、上記発明において、回路基板の一面側には、第2のキャビティが設けられ、この第2のキャビティ内には、配線パターンに接続され、電子部品を構成する半導体部品が収納されたことを特徴としている。
このように構成した本発明は、背の高い半導体部品を低い状態で取り付けできて、低背化ができる。
また、本発明は、上記発明において、電子部品は、抵抗、又は/及びコンデンサを有し、この抵抗、又は/及びコンデンサが回路基板の内層に印刷によって形成されたことを特徴としている。
このように構成した本発明は、抵抗、又は/及びコンデンサが回路基板外にせず、薄型で、低背化ができる。
また、本発明は、上記発明において、回路基板の表面には、シールド膜が設けられたことを特徴としている。
このように構成した本発明は、シール膜によって、電気回路のシールドが図れると共に、薄型で、低背化ができる。
本発明は、回路機能部が回路基板の他面側で、接続端子よりも下方に突出した位置に設けられているため、回路基板を小型にできて、安価なものが得られる。
発明の実施の形態について図面を参照して説明すると、図1は本発明の電子回路モジュールの第1実施例に係る要部断面図、図2は本発明の電子回路モジュールの第2実施例に係る要部断面図、図3は本発明の電子回路モジュールの第3実施例に係る要部断面図、図4は本発明の電子回路モジュールの第4実施例に係る要部断面図である。
次に、本発明の電子回路モジュールの第1実施例に係る構成を図1に基づいて説明すると、回路基板1は、低温焼成セラミック(LTCC)等の多層基板からなり、上面である一面側に設けられたキャビティ2と、下面である他面側から突出した突出部3と、この突出部3の略下面中央部に設けられたキャビティ4を有する。
そして、回路基板1の他面側の周縁部には、突出部3の下面から段差を持って形成された段差下面4を有し、この段差下面4は、切り欠き部によってそれぞれが個々に独立して形成され、或いは、面一状態の帯状面で形成されている。
即ち、回路基板1の他面側(段差下面4)には、突出部3が段差下面4よりも下方に突出して形成された状態となっている。
配線パターン5は、回路基板1の内層、及び突出部3内の内層や下面に設けられると共に、この配線パターン5から引き出された接続端子6は、段差下面4に設けられて、回路基板1の他面側で露出している。
電子部品7は、発熱部品等を形成する半導体部品7aやコンデンサ等の部品7bを備え、半導体部品7aは、キャビティ2内に収納された状態で、配線パターン5に接続されている。
また、部品7bは、コンデンサや抵抗からなり、このコンデンサや抵抗は、回路基板1の内層に印刷によって形成された状態となっていて、これ等の電子部品7によって、所望の電気回路が形成されている。
そして、回路基板1の他面側(段差下面4)から下方に突出する突出部3には、電気回路の一部を構成する配線パターン5が設けられており、この配線パターン5によって、回路機能部Kが形成されたものとなっている。
また、半導体部品7aを収納したキャビティ2内には、半導体部品7aを保護するための樹脂材8が充填されると共に、回路基板1の上面と側面には、導電材からなるシールド膜9が塗布、或いはメッキ等によって形成されて、本発明の電子回路モジュールが形成されている。
このような構成を有する本発明の電子回路モジュールは、回路機能部Kを有する突出部3の下面がマザー基板10上に載置されて、接続端子6がマザー基板10の配線パターン(図示せず)に半田やバンプ等の接続体11によって接続されるようになっている。
そして、接続端子6は、回路機能部Kによって、マザー基板10から高い位置になって、接続導体11の目視検査が容易にできる。
また、図2は本発明の電子回路モジュールの第2実施例を示し、この第2実施例を説明すると、突出部3の略下面中央部には、キャビティ12が設けられると共に、このキャビティ12の天面には、半田付可能な金属体13が設けられている。
そして、回路基板1の接続端子6がマザー基板10に取り付けられる際、金属体13とマザー基板10の配線パターンは、キャビティ12内に配置される半田からなる固着部材14によって取り付けられ、これによって、回路基板1の耐振性の向上を図ったものである。
その他の構成は、上記第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、この実施例における回路基板1の取付は、金属体13を無くして、キャビティ12内に配置される接着剤等の固着部材14によって行うようにしても良い。
また、図3は本発明の電子回路モジュールの第3実施例を示し、この第3実施例を説明すると、突出部3の下面には、シート状の電波吸収体15からなる第2の回路機能部Kが貼り付け等によって設けられたものである。
その他の構成は、上記第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、この実施例において、電波吸収体15と突出部3の略下面中央部には、キャビティを設けて、キャビティ内に配置された固着部材14によって、回路基板1をマザー基板10に取り付けるようにしても良く、また、突出部3を無くして、回路基板1の他面側に電波吸収体15を設けたものでも良い。
また、図4は本発明の電子回路モジュールの第4実施例を示し、この第4実施例を説明すると、電子部品7の半導体部品7aは、パワーアンプ等の発熱機能(発熱部品)を備えると共に、回路基板1の他面側(突出部3の下面側)には、放熱を行うための凹凸状のヒートシンク16からなる第2の回路機能部Kが設けられたものである。
その他の構成は、上記第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、この実施例において、ヒートシンク16と突出部3の略下面中央部には、キャビティを設けて、キャビティ内に配置された固着部材14によって、回路基板1をマザー基板10に取り付けるようにしても良い。
また、突出部3を無くして、回路基板1の他面側にヒートシンク16を設けたものでも良く、更に、ヒートシンク16は、回路基板1に凹凸状部を設けて、回路基板1をヒートシンク16とし、或いは、回路基板1とは別体のヒートシンク16を、回路基板1に貼り付け等によって取り付けたものでも良い。
本発明の電子回路モジュールの第1実施例に係る要部断面図である。 本発明の電子回路モジュールの第2実施例に係る要部断面図である。 本発明の電子回路モジュールの第3実施例に係る要部断面図である。 本発明の電子回路モジュールの第4実施例に係る要部断面図である。 従来の電子回路モジュールの要部の正面図である。
符号の説明
1 回路基板
2 キャビティ(第2のキャビティ)
3 突出部
4 段差下面
5 配線パターン
6 接続端子
7 電子部品
7a 半導体部品
7b 部品
8 樹脂材
9 シールド膜
10 マザー基板
11 接続体
12 キャビティ(第1のキャビティ)
13 金属体
14 固着部材
15 電波吸収体
16 ヒートシンク
K 回路機能部

Claims (9)

  1. 多層基板からなる回路基板と、この回路基板に設けられた配線パターンと、前記回路基板の一面側に搭載され、所望の電気回路を形成するための電子部品と、前記配線パターンに接続され、前記回路基板外に露出した複数の接続端子とを備え、前記接続端子は、前記回路基板の他面側の周縁部に配置されると共に、前記回路基板の前記他面側には、前記接続端子よりも下方に突出した位置に回路機能部が設けられたことを特徴とする電子回路モジュール。
  2. 前記回路基板の前記他面側には、前記接続端子よりも下方に突出した突出部を有し、この突出部の内層には、前記回路機能部を形成するための前記配線パターンが設けられたことを特徴とする請求項1記載の電子回路モジュール。
  3. 前記突出部の略下面中央部には、第1のキャビティが設けられ、この第1のキャビティ内に設けられた固着部材によって、前記回路基板をマザー基板に取付可能としたことを特徴とする請求項2記載の電子回路モジュール。
  4. 前記第1のキャビティの天面には、金属体が設けられると共に、前記固着部材が半田で形成され、前記金属体が前記マザー基板に半田付け可能としたことを特徴とする請求項3記載の電子回路モジュール。
  5. 前記回路基板の前記他面側には、前記接続端子よりも下方に突出した位置に、電波吸収体からなる前記回路機能部が設けられたことを特徴とする請求項1から4の何れか1項に電子回路モジュール。
  6. 前記電子部品は、発熱部品を備え、前記回路基板の前記他面側には、前記接続端子よりも下方に突出した凹凸状のヒートシンクが設けられ、このヒートシンクによって前記回路機能部が形成されたことを特徴とする請求項1から4の何れか1項に記載の電子回路モジュール。
  7. 前記回路基板の前記一面側には、第2のキャビティが設けられ、この第2のキャビティ内には、前記配線パターンに接続され、前記電子部品を構成する半導体部品が収納されたことを特徴とする請求項1から6の何れか1項に記載の電子回路モジュール。
  8. 前記電子部品は、抵抗、又は/及びコンデンサを有し、この抵抗、又は/及びコンデンサが前記回路基板の内層に印刷によって形成されたことを特徴とする請求項7記載の電子回路モジュール。
  9. 前記回路基板の表面には、シールド膜が設けられたことを特徴とする請求項8記載の電子回路モジュール。
JP2006028549A 2006-02-06 2006-02-06 電子回路モジュール Withdrawn JP2007208192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006028549A JP2007208192A (ja) 2006-02-06 2006-02-06 電子回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006028549A JP2007208192A (ja) 2006-02-06 2006-02-06 電子回路モジュール

Publications (1)

Publication Number Publication Date
JP2007208192A true JP2007208192A (ja) 2007-08-16

Family

ID=38487361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028549A Withdrawn JP2007208192A (ja) 2006-02-06 2006-02-06 電子回路モジュール

Country Status (1)

Country Link
JP (1) JP2007208192A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110876236A (zh) * 2019-11-28 2020-03-10 成都亚光电子股份有限公司 一种表贴型耦合器安装结构及安装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110876236A (zh) * 2019-11-28 2020-03-10 成都亚光电子股份有限公司 一种表贴型耦合器安装结构及安装方法
CN110876236B (zh) * 2019-11-28 2023-01-06 成都亚光电子股份有限公司 一种表贴型耦合器安装结构及安装方法

Similar Documents

Publication Publication Date Title
JP4732128B2 (ja) 高周波無線モジュール
WO2004021435A1 (ja) モジュール部品
JP2000331835A (ja) 積層電子部品及び回路モジュール
JPWO2018181708A1 (ja) モジュール
KR20120045893A (ko) 반도체 패키지 모듈
JP2010129877A (ja) 電子部品モジュール
JPWO2019167908A1 (ja) 高周波モジュール
JP2004134669A (ja) Icチップ内蔵多層基板及びその製造方法
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2003204244A (ja) Sawフィルタ
JP2010147382A (ja) 電子装置
CN103037619A (zh) 印刷电路板组件
JP2006120996A (ja) 回路モジュール
JP2005136272A (ja) 高周波部品搭載用半導体装置
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
JP2005197354A (ja) 半導体モジュール及びその製造方法
JP2007095956A (ja) 電子部品収納用パッケージ
JP6323622B2 (ja) 部品実装基板
JP2007208192A (ja) 電子回路モジュール
JP2009218258A (ja) 高周波モジュール
JP2009239109A (ja) 電子部品配線基板および部品実装モジュール
JP2005228811A (ja) 半導体装置
JP5642559B2 (ja) 電子部品モジュール
JP2000133765A (ja) 高周波集積回路装置
JP2014053445A (ja) 回路基板および複合モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407